专利名称：半导体制造系统的制作方法
技术领域：
本发明涉及半导体制造系统，特别涉及可谋求提高设计、制造和检查精度及提高生产率的半导体制造系统。
背景技术：
在某工具将处理结果输出给符合标准格式的文件时，当别的工具的输入格式不符合所述标准格式时，必须进行将所述符合标准格式的输出文件变换为所述别的输入格式的作业。
例如，在非专利文献1的180页Fig10-1中，示出了以下内容即某工具将处理结果输出给符合标准格式的文件，并将该输出输入给别的工具，通过将其反复输出给与所述标准格式不同的别的符合格式的文件，以得到所希望格式的处理结果。
另外，在专利文献1中，示出了以下内容即根据每个装置的特性变更输入给装置的文件格式，进而对文件的内容施行分类等的处理；例如，通过加工作为掩模制造装置输入的CAD格式文件的内容，并将其作为掩模检查装置的输入，以谋求提高掩模检查效率。
另外，在专利文献2中，示出了以下内容即进行读取所述符合标准格式的文件，并将其变换为装置内部独自格式的处理；例如，在作为掩模制造装置之一的电子束描绘装置中，输入CAD格式文件，将收存在该文件中的图形分解为单元图形如矩形或梯形的集合，将其变换为独自描绘格式。
另外，在专利文献3中，示出了为避免如上所述的格式变换问题，在逻辑设计上设置通用数据库的内容。
非专利文献1 Reuse Methodology Manual(ISBN 0-7923-8175-0)专利文献1 特开2002-296753号公报专利文献2 特开2002-299211号公报专利文献3 USP6,505,328发明内容所述现有技术，通过交换符合标准格式的文件来实现工具间的联合及装置间的联合。因此，必须进行格式变换等烦杂的作业。另外，在所述格式变换中，产生精度下降或信息缺漏问题。特别是在作为掩模制造用数据的CAD格式数据的场合，信息的缺漏较严重。
作为掩模制造用数据，一般利用称为GDSII的CAD格式。但是，用该CAD格式能够表现的信息只是图形信息，即不包含涉及半导体的信息。因此，不能把每个图形信息识别为半导体元件或配线或虚设图案等个别零件。所以，不能按每个图形即按每个零件施行最合适的处理。
如所述专利文献2所示，通过在掩模制造装置和掩模检查装置中共用CAD格式，能够消除格式变换等的烦杂作业。但是，在提高掩模检查装置的检查生产率方面不充分。即通过设置通用数据库，能够减轻格式变换的烦杂。但是所述通用数据库通过限定于在逻辑电路设计区域的数据来实现，当要利用于掩模制造装置或掩模检查装置等的逻辑电路设计以后的步骤时，只能实现与现状同等的处理。
本发明鉴于这些问题而提出，目的在于提供能够无缝处理涉及半导体的设计、制造及检查信息的半导体制造系统。
本发明为解决上述课题而采用如下措施。
具备把将涉及半导体的设计、半导体的制造及半导体的检查的所有信息，按照逻辑表现形式，赋予表示所述信息作用的元数据的范例作为类别进行表现和存储的存储装置；分别连接该存储装置和半导体制造装置及半导体检查装置间的存储装置用网络，所述存储装置可以从所述半导体制造装置、半导体检查装置及半导体的设计环境进行无缝访问。
图1是说明涉及本发明的实施方式的半导体制造系统的图示。
图2是按照UML的表记，以类别表现逻辑信息的图示。
图3是以类别表现作为逻辑信息的元件信息的关联的图示。
图4是以类别表现作为逻辑信息的图形信息的图示。
图5是以类别表现作为逻辑信息的图形信息、描绘信息等的关联的图示。
图6是表示孔径和开口的例子的图示。
图7是说明按照图形密度可变控制描绘装置的台架速度的例子的图示。
图8是说明按照图形密度调整台架速度的例子的图示。
图9是说明按照存在于描绘区域内的元件的作用变化台架速度的例子的图示。
图10是说明按照存在于描绘区域内的元件的作用调整台架速度的例子的图示。
图11是说明按照元件的优先度变化台架速度的例子的图示。
图12是说明按照元件的优先度调整台架速度的例子的图示。
图13是说明根据多个半导体层(层)的图形信息对掩模数据施行补正的处理的图示。
图14说明根据基于多个半导体层的信息检测出的图形的面积及图形的相互重叠对掩模数据施行补正的处理的图示。
图15是说明根据构成多个半导体层各层的材料的材质信息进行补正的处理的图示。
图16是说明取得检查结果的范例，并根据取得的范例对描绘数据进行补正的例子的图示。
图17是说明根据图形信息选择保护层种类的处理的图示。
图18是说明根据元件信息决定是否应该检查该元件的处理的图示。
图19是说明根据被检查对象元件的优先度信息决定是否应该进行检查的处理的图示。
图20是说明根据图形信息中的补正信息决定是否应该进行检查的处理的图示。
图21是说明根据图形信息只将具有预先设定的特定形状的部分作为检查对象设定的处理的图示。
图22是说明根据图形信息判定由单元投影进行的描绘，当判定为由单元投影进行的描绘时，从检查对象中排除的处理的图示。
图23是表示根据元件的作用判定是否补正的例子的图示。
图24是表示在半导体制造系统中的计算机及存储装置的配置例的图示。
具体实施例方式
下面，参照
本发明的实施方式。图1是说明涉及本发明实施方式的半导体制造系统的图示。图1示出了利用存储装置用网络(例如SAN(存储区域网))连接存储装置(存储媒体卷)3000～3003、作为设计环境的计算机1001～1002、制造装置4000～4001及检查装置4002的半导体制造系统。
如图所示，存储媒体卷3000存储逻辑设计信息10的范例、芯片信息20的范例、网络信息30的范例、层信息40的范例、元件信息50的范例、单元信息60的范例、配置信息70的范例以及图形信息90的子类别的范例。
另外，存储媒体卷3001存储材质信息120以及处理结果130。存储媒体卷3002存储优先度信息140。存储媒体卷3003存储特性信息100的子类别的范例以及加工信息110的范例。另外，这些存储媒体卷与SAN2000连接。
再者，计算机1000、1001、1002、掩模用电子束描绘装置等的光刻装置4000、CVD等的加工装置4001、SEM等的检查装置4002与SAN2 000及网络5000连接。
当使用SAN作为存储装置用网络2000时，利用FC(光纤通道)作为网络媒体。这时使用FC-SCSI等的协议。另外，当利用Ethernet(注册商标)时，使用iSCSI等的协议。再者，当存储装置用网络为WAN(宽域网)时，可以构筑FC和Ethernet(注册商标)等的混合环境。例如，通过在FC-IP或iFCP等的协议间进行协议变换，远距离传送部分可以通过IP数据包进行通信。因此能够实现大规模的存储装置用网络2000。另外，所述存储媒体卷是表示物理存储装置或逻辑存储装置的单位。通过这样构成网络，从任意一个装置都可以参照存储在物理地或逻辑地分散着的存储装置中的信息。
图2是按照UML(Unified Modeling Language统一模型描述语言)的表记，用类别表现逻辑信息的图示。
逻辑设计信息10是要求规格或逻辑设计信息等的信息。涉及与该逻辑设计信息10对应的芯片的信息为芯片信息20。芯片信息20与网络信息30和层信息40关联。另外，网络信息30与元件信息50及单元信息60有关系，并保存涉及与多个元件信息50及单元信息60进行连接的信息。
层信息40保持与涉及在半导体制造中的扩散层、配线层等各层信息的关联。另外，层信息40保持与材质信息120的联系。芯片信息20和装置信息170通过装置的处理结果120相关联。
单元信息60是按每一加工所准备的功能零件，该零件因为通过多层层叠来实现，所以与多个层信息40有关系。另外，该零件因为通过晶体管等功能零件和配线等连接零件的组合来实现，所以保存有保存多个元件信息50的配置或连接路径信息的配置信息70。进而，元件因为具有现实形状，为了保持涉及该形状的信息，而保持多个图形信息90。再者，该图形信息90保持着与所述层信息40的双向关联。
这样，通过保持信息的关联，在从上层逻辑设计信息10探寻信息的关联时，可以参照下层的元件信息50或单元信息60。另外，可以管理涉及具有标准功能的单元、构成该单元的基本元件、该元件的现实形状的信息。
当使用元件的CAD信息，将元件只作为图形进行管理时，按每种元件的类别管理元件的制造步骤及检查步骤较困难。但是，如本实施方式这样，通过使用例如包括元件的功能信息的元件信息50、包括按每种加工准备的功能零件的单元信息60等信息管理元件，可以按元件的每种类别管理元件的制造步骤及检查步骤，例如，可以实施按元件每种类别进行制造的最优化以及检查对象的缩减等。
图3是以类别表现作为逻辑信息的元件信息的关联的图示。元件信息50是进行基本操作的零件，保持着与涉及实际形状的图形信息90的关联。另外，元件信息50保持与涉及该元件特性的特性信息100的关联。该特性信息100因为对加工的依存度高，所以与加工信息110有关系。另外，加工信息110保持与材质信息120的关系。再者，元件信息50因为有与各种装置的信息发生关系的时候，所以保持与装置信息170的关系。进而，元件信息50保持与各元件的优先度信息140的关联。
元件信息50是全部元件的母类别，实际的元件，如图未示的晶体管、接点、配线、微通路、衬垫的子类别与母类别存在继承关系。例如，所述晶体管保持与作为特性信息的晶体管特有的晶体管特性的联系。这种情况下，在所述晶体管特性中，保持以SPICE模式被利用的器件参数的信息等。
这样，通过保持信息的关联，可以管理各元件、涉及该元件的现实形状的信息以及该元件的特性。由此，可以将元件固有的形状或特性的信息，例如将在掩模制造中想描绘的图形和考虑光邻近补正(OPC)的、应描绘图形的双方的图形作为图形信息90进行管理。
图4是用类别表现作为逻辑信息的图形信息的图示。图形信息90是保持表现图形信息的，至少具有表示图形的外接区域的起点坐标91及终点坐标92。坐标91是保持X坐标和Y坐标的类别。另外，图形信息90是母类别，作为子类别的区域98包含多个图形。
另外，图形信息90派生出图未示的路径、多边形、矩形、扇形或椭圆、环、点、梯形等标准的图形形状的子类别。所述路径具有幅或端点形状等的式样信息，并保持与1线段的开始和结束相当的2个坐标91的信息的关联。所述多边形具有充填形态等的样式信息，并保持与三角形相当的3个坐标的信息的关联。所述矩形与所述多边形同样，具有充填形态等的样式信息。所述扇形或椭圆具有开始角及结束角信息。所述环具有作为外圆半径的外半径和作为内圆半径的内半径。所述点是所述矩形图案固定的形态。所述梯形与表示短边的2个坐标有关联。这样，通过抽象化管理图形信息，可以简化图形的处理，可以不依靠CAD等格式进行信息的交换。
图5是以类别表现作为逻辑信息的图形信息、描绘信息等的关联的图示。该图表示图形信息、电子束掩模描绘装置或电子束直接描绘装置的开口信息、检查这些描绘结果的掩模检查装置的图像信息或检查使用该掩模的步进曝光装置的处理结果的基片检查装置的图像信息的关联。
开口信息180是图形信息90的派生类别。开口信息180为了与实际的开口对应而具有号码等信息。实际的开口因为多个存在于被称为孔径的基板上，所以为了模拟该关系，孔径信息190保持与多个开口信息180的关联，各开口信息180保持着与孔径信息190的关联。另外，开口信息180保持着与作为在照射条件150下的试验描绘结果的描绘图像140的关系。描绘图像140是图像信息160的子类别。
这样，通过保持开口信息180及基于该开口的试验描绘的结果，可以进行作为装置的实际描绘结果的描绘图像和所述试验描绘图像的比较，可以容易地进行因开口产生的描绘不良的抽出。
图6是表示孔径和开口的例子的图示。对应孔径信息190的孔径131具有多个孔径类目132。另外，孔径类目132具有多个开口121、122、123、124、125、126、127、128。
下面，对在半导体的制造装置及检查装置中的处理进行说明。
图7是说明按照图形密度可变控制描绘装置的台架速度的例子的图示。通过按照存在于描绘区域内的图形的密度变更台架速度，可以调整描绘速度。
描绘装置取得可描绘区域内的图形信息的范例(步骤100)。图形信息的范例可以根据图2的芯片信息20和层信息40的关系以及层信息40和图形信息90的关联取得。接着，计算台架移动方向(Y轴)的图形密度(步骤110)。计算图形密度(步骤120)，判定图形密度(步骤130)，一直到范例消失。
当图形密度高时减慢台架的移动速度(步骤140)，当图形密度低时加快台架的移动速度(步骤150)。另外，如果图形密度没有变化，维持移动速度。这样，通过调整台架的移动速度，在可以改善生产率的同时，可以充分确保在图形密度高的地方的图形精度。
图8是说明按照图形密度调整台架速度的例子的图示。如图所示，按照存在于描绘区域内的图形的密度调整台架速度。描绘装置有台架移动长为最长、且描绘幅为最大的被称为线条的描绘单位。
首先，取得该线条区域的图形信息的范例(步骤102)。接下来计算台架移动方向(Y轴)的图形分布(步骤112)。计算图形密度分布，直到范例消失(步骤122)。接着探测Y轴方向的图形密度的分布(步骤132)。在图形密度低的位置将台架的移动时序设定为高速(步骤142)，在图形密度高的位置将台架的移动时序设定为低速(步骤152)。
按各范例设定移动时序，直到图形信息的范例消失(步骤162)。这样，通过设定移动时序，能够根据设定的时序来推测生产率及描绘的精度。另外，当生产率及精度出现问题时，可以在描绘前变更时序。
图9是说明按照存在于描绘区域内的元件的作用使台架速度可变的图示。通过按照存在于描绘区域内的元件的作用变更台架速度，可以调整描绘速度。
描绘装置取得存在于可描绘区域内的元件的元件信息的范例(步骤200)，取得元件的作用信息的范例(步骤210)。接下来判定元件的作用(步骤220)。作用可以从元件类别50的功能构件数据取得。根据元件的作用，判定所要求的描绘精度，不要求高精度的元件，例如虚设衬垫的时候，加快台架的移动速度(步骤250)。另外，要求高精度的元件，例如晶体管的栅极的时候，减慢台架的速度(步骤240)。反复进行以上处理，直到元件信息的范例消失(步骤260)。
这样，通过按照要描绘的元件的作用变更台架的速度，能够改善生产率。另外，要求高精度的元件也可以高精度地保持其精度。
图10是说明按照存在于描绘区域内的元件的作用调整台架速度的例子的图示。首先，描绘装置取得所述线条区域的元件信息的范例(步骤202)，并沿着台架移动方向，取得各元件的作用信息的范例(步骤212)。接着根据取得的元件的作用信息判定各元件的作用(步骤222)。
在对应要求精度的元件的图形的位置，将台架移动速度设定为低速(步骤242)，在对应不要求精度的元件的图形的位置，将台架移动速度设定为高速(步骤252)。反复进行以上处理，直到元件信息的范例消失(步骤262)。
这样，可以按照各元件的作用制作移动速度的时序。另外，可以根据制作的时序事先推测生产率及精度。因此，当在生产率或精度上出现问题时，可以在描绘前变更制作好的时序。
图11是说明按照元件的优先度(重要度)使台架速度变化的例子的图示。通过按照元件的优先度变更台架速度，可以调整描绘速度。
描绘装置取得可描绘区域内的元件的范例(步骤300)。接着取得元件的优先度信息的范例(步骤310)。优先度可以从优先度类别120的层构件数据取得。接下来判定优先度(步骤320)。当元件的优先度高时，例如当是制作基准电压的元件的栅极时，将台架的移动速度设定为低速(步骤330)。当元件的优先度低时，将台架的移动速度设定为高速(步骤340)。反复进行该处理，直到元件信息的范例消失(步骤350)。这样，通过按照元件的优先度变更台架速度，可以改善生产率的同时，可以以适合元件优先度的精度进行描绘。
图12是说明按元件的优先度(重要度)调整台架速度的例子的图示。首先，描绘装置取得所述线条区域的元件信息的范例(步骤302)，并沿着台架移动方向，取得各元件的优先度信息的范例(步骤312)。接着判定优先度(步骤322)，根据判定的元件的优先度，在对应优先度高的图形的位置，将台架的工作时序设定为低速(步骤342)，在对应优先度低的图形的位置，将台架的工作时序设定为高速(步骤352)。反复进行该处理，直到元件信息的范例消失(步骤362)。
这样，可以按照元件的优先度(重要性)调整台架的速度。另外，可以根据制作的时序事先推测生产率及精度。因此，当在推测的生产率或精度上出现问题时，可以在描绘前变更时序。
图13是说明根据多个半导体层(层)的图形信息对掩模数据施行补正的处理的图示。首先，取得被补正层的图形信息的范例(步骤400)。接着，取得其他层的层信息的范例(步骤410)，进而取得其他层的图形信息的范例(步骤420)。接下来，根据所述取得的被补正层的图形信息和其他层的图形信息实施补正(步骤430)，存储补正信息(步骤440)。对全部必要数的层实施该补正处理(步骤450)。
这样，通过根据多个半导体层(层)的图形信息对掩模数据施行补正，可以补正例如由电子束描绘装置中的电子的透射及反射产生的影响。
图14是说明根据以多个半导体层的信息为基础检测出的图形的面积及图形的相互重叠对掩模数据施行补正的处理的图示。首先，取得被补正层的信息(步骤402)。接着取得其他层的层信息的范例(步骤412)，进而取得其他层的图形信息的范例(步骤422)。接下来选择存在于和被补正层的图形重叠的区域或对被补正层的图形产生影响的邻近区域的图形的范例(步骤432)。接下来根据所述选择的其他层的图形重叠部分的面积及层膜厚的关联，对掩模数据施行补正(步骤442)。接着存储补正信息(步骤452)。对必要数的层实施以上处理(步骤462)。
这样，通过限定存在于将涉及补正的图形和被补正层的图形重叠的区域或对被补正层的图形产生影响的邻近区域的图形，可以缩短补正计算处理所需要的时间。
图15是说明根据构成多个半导体层各层的材料的材质信息进行补正的处理的图示。首先，取得被补正层的元件信息的范例(步骤500)。接着取得其他层的层信息的范例(步骤510)，进而取得其他层的材质信息的范例(步骤520)。接下来根据被补正层的材质信息和其他层的材质信息实施补正(步骤530)，并存储补正信息(步骤540)。对必要数的层实施以上处理(步骤540)。
这样，可以实施适合各层材质的补正。因此，可以考虑例如由电子束描绘装置中的电子的透射及反射产生的影响，可以提高补正的精度。
图16是说明取得检查结果的范例，并根据取得的范例对描绘数据进行补正的例子的图示。在图中，以以下情形为例进行说明即使用用于制造掩模的掩模用电子束描绘装置、检查所述掩模的掩模检查装置、使用所述掩模曝光的曝光装置、以及检查烧制有所述掩模图案的基板的基板检查装置的情形。
首先，取得图形信息的范例(步骤600)。取得与该图形信息相当的掩模检查结果(步骤610)。在图所示的例子中，如流程图的左边图示，得知在掩模检查结果和图形信息之间没有偏移。接着，取得与所述图形信息相当的基板检查结果(步骤620)。在图所示的例子中，得知基板的检查结果比图形信息偏右。根据所述图形信息、掩模检查结果和基板检查结果，判断是否在精度的允许范围(步骤630)，在允许范围外时，导出所述图形信息、掩模检查结果和基板检查结果的相关关系(步骤640)。在图所示的例子中，图形的偏移作为矢量，得到向右方向的一定值。接下来，根据该相关关系，对图形信息施行补正(步骤650)。在图所示的例子中，为了补正偏移的矢量，将图形信息向反方向即左方向挪一挪。接着存储所述补正的信息(步骤660)。在图形信息存在时反复进行以上处理(步骤670)。
这样，通过对描绘数据进行补正，可以将在步进曝光装置等的曝光装置的不顺利反馈给作为上层一侧处理的图形信息的范例。另外，在图所示的例子中，虽然反馈给图形信息，但是也可以追溯至逻辑设计信息进行反馈。这样，通过进行反馈，可以进行适合各装置的机械误差的数据修正。
图17是说明根据图形信息选择保护层种类的处理的图示。首先，取得区域内的图形(步骤700)，并计算图形的总面积(步骤710)。将图形的总面积和描绘区域的面积与图形总面积(曝光面积)的差进行比较(步骤720)，当图形的总面积大时，选择负保护层(步骤730)。另外，当图形的总面积小时，选择正保护层(步骤740)。由此，可以减少曝光面积。
图18是说明根据元件信息决定是否应该检查该元件的处理的图示。在图所示的例子中，按照被检查对象元件的作用(用途)判定是否应该检查。首先，取得检查区域内的元件信息的范例(步骤800)。接着取得元件信息的作用信息的范例(步骤810)。判定作用信息是否符合预先设定的条件(步骤820)。例如，在虚设衬垫的时候，不进行检查，在其他的时候实行检查(步骤830)。反复进行以上处理，直到元件信息的范例消失(步骤840)。
这样，通过按照作用进行检查对象的缩减，可以提高检查的生产率。
图19是说明根据被检查对象元件的优先度(重要性)信息决定是否应该进行检查的处理的图示。首先，取得检查区域内的元件信息的范例(步骤900)。接着取得元件信息的优先度信息的范例(步骤910)。接下来根据优先度判定是否应该进行检查(步骤920)。当判定是应该检查优先度的元件时，实行检查(步骤930)。反复进行以上处理，直到元件信息的范例消失(步骤940)。
这样，通过按照优先度进行检查对象的缩减，可以提高检查的生产率。
图20是说明根据图形信息中的补正信息决定是否应该进行检查的处理的图示。在图所示的例子中，只检查施行补正的部分。首先，取得检查区域内的图形信息(流程图的左边所示)的范例(步骤1000)。接着取得补正信息的范例(步骤1010)。补正信息与补正前的图形信息90不同，作为图形信息90的范例，可以作为元件信息50的描绘信息之一保存。进行所述图形信息和所述补正信息的图形运算(步骤1020)。在此求得图形的差。当分图形存在时，将台架移动到差图形上(步骤1030)，检查该图形部分(步骤1040)。接着判定差图形的有无(步骤1050)，反复进行所述台架的移动和检查，直到差图形消失。反复进行以上处理，直到图形信息的范例消失(步骤1060)。
这样，通过在实施补正的部分缩减检查对象，可以提高检查的生产率。
图21是说明根据图形信息只将具有预先设定的特定形状的部分作为检查对象设定的处理的图示。首先，取得检查区域内的图形信息的范例(步骤1100)。接着取得描绘数据(步骤1110)，进行形状的判定(步骤1120)。例如判定是否具有45度、135度、225度、315度的顶点。当在该判定为一致的图形时，实行检查(步骤1130)。反复进行以上处理，直到图形信息的范例消失(步骤1140)。
这样，通过在特定形状的部分缩减检查对象，可以提高检查的生产率。
图22是说明根据图形信息判定由单元投影进行的描绘，当判定为由单元投影进行描绘时，从检查对象中排除的处理的图示。在图所示的例子中，由单元投影进行的描绘以能够稳定进行均匀且高精度的描绘为前提从检查对象中排除。首先，取得处理区域内的图形信息的范例(步骤1200)。接着取得所述图形信息的描绘信息的范例(步骤1210)，判定用于实行单元投影的孔径号码是否提供给描绘信息为图形信息90的子类别的开口信息120(步骤1220)。当单元投影的孔径号码提供给描绘信息时，不进行检查，当只提供描绘的坐标信息时，实行检查(步骤1230)。反复进行以上处理，直到图形信息的范例消失(步骤1240)。
这样，通过将不必要检查的部分从检查对象中排除，可以提高检查的生产率。
图23是表示根据元件的作用判定是否补正的例子的图示。在图中，作为补正，以光学邻近补正(OPC)为例进行说明。首先，取得区域内的元件信息的范例(步骤1300)。接着取得元件信息的作用信息的范例(步骤1310)。判定所述作用信息是否符合预先设定的条件(步骤1320)。当与所述条件符合一致时，实行OPC(步骤1330)。
作为所述条件，例如在配线层，如果是虚设衬垫，因为不需要精度，所以设定为“不需OPC”，如果是配线或微通路，因为需要精度，所以设定为“必需OPC”。另外，在将配线设定为“必需OPC”的情况下，也可以进行例如对电源配线或时钟脉冲配线严密地实施OPC，对其他的配线粗略地实施OPC等的差别化设定。反复实行以上处理，直到图形信息的范例存在(步骤1340)。
这样，通过缩减应该补正的对象，可以缩短补正处理的时间。
图24是表示在半导体制造系统中的计算机及存储装置的配置例的图示。在图所示的例子中，物理分离计算机及存储装置。另外，在各装置间，可以逻辑地共有计算机及存储装置。
在净化室5010设置有光刻装置4000、加工装置4001、检查装置4002，分别与开关或结构模块等中继装置2010连接。在计算机室5020设置有计算机1000、1001、1002，分别与开关或结构模块等中继装置2020连接。在数据中心5030设置有存储装置3000、3001、3002、3003，分别与开关或结构模块等中继装置2030连接。另外，净化室5010、计算机室5020、数据中心5030分别通过通信路径2100以及2110连接。
通过这样的构成，因为可不必例如在设置装置的半导体制造现场的净化室设置计算机及存储装置，所以可以削减净化室的建筑面积。另外，可以降低净化室的施工及维护成本。
另外，通过从净化室5010排除计算机1000、1001、1002，在使计算机的更换等维护作业变得容易进行的同时，可以减轻废热或EMC的问题。进而可以使用与净化室5010分开的数据中心5030管理作为重要数据的范例，对地震等的灾害对策也有利。
另外，通过选择通信路径2100、2110以及开关或结构模块2010、2020、2030，可以将半导体制造系统的分散规模变更为可扩缩的。例如，如果将通信路径2100、2110、开关或结构模块2010、2020、2030与光纤通道对应，采用光缆，则可以在最长10Km的范围内分散。另外，如果采用广域IP网作为通信路径2100、2110，则可以进行世界规模的分散。
如上说明，根据本实施方式，逻辑地记录涉及半导体的设计、制造及检查的信息，进而将优先度等的元数据提供给记录的信息。由此，可以在半导体的逻辑设计、制造以检查部门间无缝处理数据。因此，不需要格式的变换，且消除伴随格式变换造成的数据缺漏。由此可以提高在设计、制造及检查各部门的处理精度。另外，可以提高生产率。
如上说明，根据本发明，可以提供能够无缝处理涉及半导体的设计、制造以及检查的信息的半导体制造系统。
权利要求
1.一种半导体制造系统，其特征在于具有把将涉及半导体的设计、半导体的制造以及半导体的检查的所有信息，根据逻辑表现形式，赋予表示所述信息作用的元数据的范例作为类别进行表现和存储的存储装置；分别连接该存储装置和半导体制造装置及半导体检查装置间的存储装置用网络；所述存储装置可以从所述半导体制造装置、半导体检查装置及半导体的设计环境进行无缝访问。
2.如权利要求1所述的半导体制造系统，其特征在于所述半导体制造装置具有描绘装置，该描绘装置的描绘速度根据范例的优先度数据变更。
3.如权利要求1所述的半导体制造系统，其特征在于所述半导体制造装置具有调整描绘装置的描绘速度的装置，根据范例的优先度数据调整描绘速度。
4.如权利要求1所述的半导体制造系统，其特征在于所述半导体制造装置具有描绘装置，该描绘装置的描绘速度根据范例的图形密度数据变更。
5.如权利要求1所述的半导体制造系统，其特征在于所述半导体制造装置具有调整描绘装置的描绘速度的装置，根据范例的图形密度数据调整描绘速度。
6.如权利要求1所述的半导体制造系统，其特征在于所述半导体制造装置具有描绘装置，该描绘装置的描绘速度根据范例的作用数据变更。
7.如权利要求1所述的半导体制造系统，其特征在于所述半导体制造装置具有调整描绘装置的描绘速度的装置，根据范例的作用数据调整描绘速度。
8.如权利要求1所述的半导体制造系统，其特征在于所述半导体制造装置具有描绘装置，该描绘装置的描绘速度根据构成半导体装置的其他层的范例变更。
9.如权利要求1所述的半导体制造系统，其特征在于所述半导体制造装置具有调整描绘装置的描绘速度的装置，根据构成半导体装置的其他层的范例调整描绘速度。
10.如权利要求1所述的半导体制造系统，其特征在于所述半导体制造装置具有描绘装置，该描绘装置的描绘信息根据构成半导体装置的其他层的范例的面积信息变更。
11.如权利要求1所述的半导体制造系统，其特征在于所述半导体制造装置具有在半导体装置表面形成保护层的装置，根据构成半导体装置的其他层的范例的面积信息选择该保护层的种类。
12.如权利要求1所述的半导体制造系统，其特征在于所述半导体检查装置根据范例的作用数据选择检查对象。
13.如权利要求1所述的半导体制造系统，其特征在于所述半导体检查装置根据范例的作用数据决定检查位置。
14.如权利要求1所述的半导体制造系统，其特征在于所述半导体检查装置根据范例的被补正数据决定检查位置。
15.如权利要求1所述的半导体制造系统，其特征在于所述半导体制造装置具有以单元投影方式描绘的装置。
全文摘要
本发明提供一种可以无缝处理涉及半导体的设计、制造以及检查信息的半导体制造系统，该半导体制造系统具有把将涉及半导体的设计、半导体的制造及半导体的检查的所有信息，按照逻辑表现形式，赋予表示所述信息作用的元数据的范例作为类别进行表现存储的存储装置3000～3003；分别连接该存储装置3000～3003和半导体制造装置4000、4001以及半导体检查装置4002间的存储装置用网络2000。所述存储装置可以从所述半导体制造装置、半导体检查装置及半导体的设计环境进行无缝访问。
文档编号G03F1/68GK1577731SQ20041006976
公开日2005年2月9日 申请日期2004年7月14日 优先权日2003年7月14日
发明者纳谷英光, 富吉力生 申请人:株式会社日立高新技术