专利名称：主动元件阵列基板的制作方法
技术领域：
本发明涉及一种液晶显示器(Liquid Crystal Display)，且特别涉及一种具有静电放电(Electronic Static Discharge，ESD)保护电路的主动元件阵列基板。
背景技术：
在液晶显示器的制造过程中，如阵列制造工艺(Array Process)的薄膜沉积或干蚀刻制造工艺；组装制造工艺(Cell Process)中利用摩擦方法以制造配向膜的液晶配位方向；或是于制造工艺结束时对基板进行电测试等，难免会于基板上形成电荷的累积。更详细地说，薄膜沉积或干蚀刻制造工艺的等离子气体产生电荷；配向膜的制造是因为摩擦而产生电荷；而通电对基板进行测试也会造成电荷的残留，加上基板的材质为绝缘的透明玻璃，因此这些因制造工艺而产生的电荷在基板上累积，不易被导出基板之外。当电荷累积到相当程度时，便会在基板上发生静电放电的现象。而静电放电的现象会使主动元件阵列基板受到损害(damage)。
因此，为了避免基板上的静电放电现象造成主动元件阵列基板的损坏，各种防止静电放电现象的作法便应运而生。最常见的公知作法是设计静电放电保护电路(以下简称ESD保护电路)，以保护主动元件阵列基板的内部电路。
图1为一种公知的主动元件阵列基板的示意图，图2为图1之局部放大图。请同时参考图1及图2，在基板110上设置有以阵列形式排列于主动区域112内的多个像素单元120、设置于邻近主动区域112之周边区域114的静电释放导线130以及ESD保护电路140。其中，ESD保护电路140是由外围保护环(outer short ring，OSR)142、内部保护环(inner short ring，ISR)144以及一个蜿蜒绕行电路所形成之高阻抗消耗电阻146所构成。更详细地说，外围保护环142以及内部保护环144是由多个并联的二极管、薄膜晶体管、耦合式场效晶应体管(capacitively coupled field effect transistor，CCFET)或是这些元件组合所构成，然后外围保护环142再与电阻146串联，以形成ESD保护电路140。因此，当主动元件阵列基板100上发生静电放电现象时，主动元件阵列基板100能够利用ESD保护电路140来保护其内部的主动元件阵列电路。
一般而言，在主动元件阵列基板100的制造工艺中，第一道光掩膜是用以定义主动元件的第一金属层以及扫瞄配线，第二道光掩膜用以定义通道层，第三道光掩膜用以定义主动元件的第二金属层以及数据配线，第四道光掩膜定义出接触开口，第五道光掩膜是用以定义像素电极。而公知的ESD保护电路140中的电阻146，是在第五道光掩膜形成像素电极的同时，一起完成电阻146的制造，即于基板110上的一次切割区114a(即业界俗称之耳料)内形成密集蜿蜒绕行的高阻抗导线，其与像素电极为相同的材料，如铟锡氧化物(ITO)或铟锌氧化物(IZO)等。但是，通常在主动元件阵列基板100上的数据配线形成之后，静电放电现象的发生便容易损坏主动元件阵列基板100的内部主动元件阵列线路。而此时高阻抗消耗电阻146尚未形成，因此ESD保护电路140无法提供保护主动元件阵列基板100的作用，主动元件阵列基板100因而损坏。
请继续参考图2，由于公知之ESD保护电路140都是配设于周边区域114上。但是，在主动元件阵列基板100的制造工艺中，需要对基板110进行多次切割与磨边的步骤，才能进行之后的显示器组装程序。当对基板110进行第二次切割磨边时，位于一次切割区114a的电阻146以及部分之ESD保护电路140之线路被切离，因此ESD保护电路140失去效用，无法再对主动元件阵列基板100提供保护作用。而后续的制造工艺如偏光片贴附、加压脱泡或返工等，仍有发生静电放电现象的可能性，因此若没有ESD保护电路140的防护，主动元件阵列基板100仍然容易因为静电放电现象的发生而损坏。
图3为于公知之主动元件阵列基板上发生静电放电现象而使公知之主动元件阵列基板损坏的示意图。请参考图3，当主动元件阵列基板100上的A处发生静电放电现象时，ESD保护电路140的外围保护环142先提供第一道防护作用，再由内部保护环144提供第二道防护作用。由于公知之ESD保护电路140在超过一定程度的剧烈静电放电的情况下无法提供完全的防护作用，因此主动元件阵列基板100的内部线路如D处的数据配线容易受到破坏，而影响显示器的显示质量。
发明内容
有鉴于此，本发明的目的就是提供一种具有ESD保护电路的主动元件阵列基板，此ESD保护电路可以避免主动元件阵列基板在制造工艺中受到静电放电的破坏，并提高主动元件阵列基板的合格率。
为达上述或其它目的，本发明提出一种主动元件阵列基板，包括基板、多个像素单元、静电释放导线以及静电放电保护电路，其中基板具有主动区域以及周边区域，且周边区域与主动区域相邻接。另外，多个像素单元呈阵列形式排列于基板的主动区域内，而静电释放导线设置于基板上之周边区域内。此外，静电放电保护电路亦设置于基板上的周边区域内，且静电放电保护电路电连接于像素单元与静电释放导线之间。此静电放电保护电路包括保护环以及静电消耗元件，其中保护环设置于基板的周边区域内，而静电消耗元件具有浮置栅极，且静电消耗元件电连接于静电放电保护电路与静电释放导线之间。
在本发明之一实施例中，像素单元包括多条扫瞄配线、多条数据配线、多个主动元件以及多个像素电极，其中主动元件分别与所对应之扫瞄配线以及数据配线电连接，而像素电极系分别与对应之主动元件电连接。
在本发明之一实施例中，保护环例如包括外围保护环(outer short ring，OSR)以及内部保护环(inner short ring，ISR)，其中外围保护环例如包括第一导线以及多个第一保护元件，而第一保护元件例如是通过第一导线与静电消耗元件电连接，且第一保护元件例如是二极管、薄膜晶体管或是这些元件的组合。此外，内部保护环设置于像素单元与外围保护环之间，且内部保护环包括第二导线以及多个第二保护元件，其中第二保护元件是通过第二导线与静电消耗元件电连接，且第二保护元件例如是二极管、薄膜晶体管或这些元件的组合。
在本发明之一实施例中，上述之静电消耗元件例如是与内部保护环以及外围保护环电连接。而在本发明之另一实施例中，静电消耗元件例如是与内部保护环或外围保护环电连接。此外，静电消耗元件例如是薄膜晶体管、二极管、电容或是这些元件之组合，且静电消耗元件的阻抗例如是低于第一保护元件或第二保护元件。
在本发明之一实施例中，浮置栅极例如包括第一金属层、绝缘层、半导体层以及第二金属层。其中，绝缘层位于第一金属层上方，而半导体层位于绝缘层的上方，且第二金属层设置于半导体层的上方。
本发明于静电放电保护电路中采用具有浮置栅极的静电消耗元件，且此静电消耗元件之阻抗较第一保护元件或第二保护元件之阻抗为小，因此当基板上发生静电放电现象时，此静电放电保护电路能够有效地保护基板内部的主动元件及线路，进而提高主动元件阵列基板的合格率。
为让本发明之上述和其它目的、特征和优点能更明显易懂，下文特举较佳实施例，并配合附图，作详细说明如下。
图1为一种公知的主动元件阵列基板的示意图。
图2为图1之局部放大图。
图3为于公知之主动元件阵列基板上发生静电放电现象而使公知之主动元件阵列基板损坏的示意图。
图4为本发明一较佳实施例之一种主动元件阵列基板的示意图。
图5为浮置栅极之示意图。
图6为本发明一较佳实施例之一种主动元件阵列基板的局部示意图。
主要元件标记说明100、200主动元件阵列基板110、210基板112、212主动区域114、214周边区域114a一次切割区120、220像素单元130、230静电释放导线140、240静电放电保护电路142、242a外围保护环144、242b内部保护环146电阻222扫瞄配线224资料配线226主动元件228像素电极242保护环244静电消耗元件250浮置栅极252第一金属层254绝缘层256半导体层
258第二金属层具体实施方式
图4为本发明一较佳实施例之一种主动元件阵列基板的示意图。请参考图4，主动元件阵列基板200包括基板210、多个像素单元220、静电释放导线230以及静电放电保护电路240(以下简称ESD保护电路)。其中，基板210具有主动区域212以及周边区域214，且周边区域214与主动区域212相邻接。阵列排列于基板210上的各个像素单元220包括多条扫瞄配线222、多条数据配线224、多个主动元件226以及多个像素电极228。在每一个像素单元220中，主动元件226与其所对应的扫瞄配线222以及数据配线224相互电连接，而像素电极228则是与主动元件226电连接。在本发明之一实施例中，基板210的材质例如是玻璃，而扫瞄配线222以及数据配线224的材质例如是具有良好导电性之金属，像素电极228的材质例如是铟锡氧化物(ITO)、铟锌氧化物(IZO)、或其它透明导电材料，且主动元件226例如是薄膜晶体管或是其它三极(tripolar)的主动元件。
承上所述，静电释放导线230设置于基板210的周边区域214中，此静电释放导线230的材质例如是具有良好导电性的金属。此外，ESD保护电路240设置于周边区域214内，且ESD保护电路240电连接于像素单元220以及静电释放导线230之间。此ESD保护电路240包括保护环242(表示于图6)以及静电消耗元件244，其中保护环242设置在周边区域214内，且保护环242可再依其设置位置细分为外围保护环242a(表示于图6)以及设置于像素单元220与外围保护环242a之间的内部保护环242b(表示于图6)。静电消耗元件244具有浮置栅极250(表示于图5)，且静电消耗元件244电连接于ESD保护电路240以及静电释放导线230之间。
图5为本发明一较佳实施例之浮置栅极的示意图。请参考图5，静电消耗元件244内的浮置栅极250是用以消耗静电荷，此浮置栅极250例如包括第一金属层252、绝缘层254、半导体层256以及第二金属层258。其中，绝缘层254位于第一金属层252之上方，而半导体层256位于绝缘层254之上方，且第二金属层258位于半导体层256之上方。
图6为本发明一较佳实施例之一种主动元件阵列基板的局部示意图。请参考图6，在本实施例中，外围保护环242a是由一条金属导线以及多个并联的保护元件所构成，且外围保护环242a与静电消耗元件244串联。而内部保护环242b亦是由一条金属导线以及多个并联的保护元件所构成，且内部保护环242b是通过外围保护环242a与静电消耗元件244相互电连接。而在另一较佳实施例中，静电消耗元件244例如是与外部保护环242a或内部保护环242b电性相连。因此，ESD保护电路240的作用是在于当静电放电发生时，保护主动元件阵列基板200，避免主动元件阵列基板200内的像素单元220损坏。在一较佳实施例中，外部保护环242a以及内部保护环242b的保护元件例如是二极管或薄膜晶体管，或是二极管与薄膜晶体管等元件的组合，使保护元件在ESD保护电路240中作为电荷释放路径的开关元件。值得注意的是，在ESD保护电路240中，静电消耗元件244的阻抗例如是较外部保护环242a或内部保护环242b的保护元件为低。
请同时参考图4及图6，在主动元件阵列基板200的制造过程中，例如干蚀刻制造工艺、配向膜的制造或是其它制造工艺，都容易引起静电放电现象发生在主动元件阵列基板200上。而为了避免位于主动区域212内部的像素单元220因为静电放电的现象而遭受破坏，因此当静电放电现象产生时，ESD保护电路240通过外围保护环242a、内部保护环242b以及静电消耗元件244达到保护主动元件阵列基板200的功效，以避免主动元件阵列基板200遭到破坏。
值得注意的是，本发明之静电消耗元件244是与数据配线224同时形成。更详细地说，在主动元件阵列基板200的制造过程中，在以第三道光掩膜制造数据配线224时，同时完成静电消耗元件244的制造。因此，若在第三道制造工艺之后所发生在主动元件阵列基板200上的静电放电现象，由于静电消耗元件244已经形成，因此ESD保护电路240已具有保护主动元件阵列基板200的功用，便能避免主动元件226、数据配线224以及扫瞄配线222因为静电放电现象的发生而受到破坏。所以，本实施例之于第三道光掩膜之后所形成的ESD保护电路240，能够一直都具有保护主动元件阵列基板200的功效。
此外，由于本发明之静电消耗元件244设计面积相对较小，可紧邻于外围保护环242a而设置。因此当主动元件阵列基板200经过切割以及磨边的制造工艺之后，ESD保护电路240未被切离，仍设置于主动元件阵列基板200上，因此ESD保护电路240在主动元件阵列基板200经过切割及磨边制造工艺之后，仍能对主动元件阵列基板200提供保护作用，以避免主动元件阵列基板200因受到静电放电现象而被破坏。
综上所述，本发明之主动元件阵列基板至少具有下列之优点一、ESD保护电路中的静电消耗元件具有浮置栅极，且静电消耗元件之阻抗较第一保护元件或第二保护元件之阻抗为小。因此，ESD保护电路能够确实地消耗并释放电荷以达到保护主动元件阵列基板的目的。
二、静电消耗元件在第三道光掩膜时形成，因此在第三道光掩膜之后的主动元件阵列基板的制造工艺，因为ESD保护电路已经形成，因此可以保护主动元件阵列基板，并且避免主动元件阵列基板因为静电放电现象而受到破坏。
三、静电消耗元件设置于邻近外围静电放电保护环的位置，以避免在主动元件阵列基板经过切割或磨边的制造工艺之后，静电消耗元件被切离基板而使ESD保护电路失效。因此，ESD保护电路能够从第三道光掩膜之后到最后激光切断之前有效保护主动元件阵列基板，防止静电放电现象的发生对主动元件阵列基板造成损坏，并提高主动元件阵列基板的制造合格率。
虽然本发明已以较佳实施例披露如上，然其并非用以限定本发明，任何所属技术领域的技术人员，在不脱离本发明之精神和范围内，当可作些许之更动与改进，因此本发明之保护范围当视权利要求所界定者为准。
权利要求
1.一种主动元件阵列基板，其特征是包括基板，具有主动区域以及周边区域，其中该周边区域与该主动区域邻接；多个像素单元，阵列排列于该基板之该主动区域内；静电释放导线，设置于该基板上之该周边区域内；以及静电放电保护电路，设置于该基板上之该周边区域内，其中该静电放电保护电路电连接于上述这些像素单元与该静电释放导线之间，且该静电放电保护电路包括保护环，设置于该周边区域内；以及静电消耗元件，具有浮置栅极，其中该静电消耗元件电连接于该静电放电保护电路与该静电释放导线之间。
2.根据权利要求1所述之主动元件阵列基板，其特征是上述这些像素单元包括多条扫瞄配线；多条资料配线；多个主动元件，分别与对应之该扫瞄配线以及该数据配线电连接；以及多个像素电极，分别与对应之该主动元件电连接。
3.根据权利要求1所述之主动元件阵列基板，其特征是该保护环包括外围保护环；以及内部保护环，设置于上述这些像素单元与该外围保护环之间。
4.根据权利要求3所述之主动元件阵列基板，其特征是该静电消耗元件与该内部保护环以及该外围保护环电连接。
5.根据权利要求3所述之主动元件阵列基板，其特征是该静电消耗元件与该内部保护环或该外围保护环电连接。
6.根据权利要求3所述之主动元件阵列基板，其特征是该外围保护环包括第一导线；以及多个第一保护元件，其中上述这些第一保护元件通过该第一导线与该静电消耗元件电连接。
7.根据权利要求6所述之主动元件阵列基板，其特征是该第一保护元件包括二极管、薄膜晶体管或这些元件之组合。
8.根据权利要求6所述之主动元件阵列基板，其特征是该静电消耗元件之阻抗低于该第一保护元件。
9.根据权利要求3所述之主动元件阵列基板，其特征是该内部保护环包括第二导线；以及多个第二保护元件，其中上述这些第二保护元件通过该第二导线与该静电消耗元件电连接。
10.根据权利要求9所述之主动元件阵列基板，其特征是该第二保护元件包括二极管、薄膜晶体管或这些元件之组合。
11.根据权利要求9所述之主动元件阵列基板，其特征是该静电消耗元件之阻抗低于该第二保护元件。
12.根据权利要求1所述之主动元件阵列基板，其特征是该静电消耗元件包括薄膜晶体管、二极管、电容或这些元件之组合。
13.根据权利要求1所述之静电消耗元件，其特征是该浮置栅极包括第一金属层；绝缘层，位于该第一金属层上方；半导体层，位于该绝缘层上方；以及第二金属层，位于该半导体层上方。
全文摘要
一种主动元件阵列基板，包括基板、多个像素单元、静电释放导线以及静电放电保护电路。其中，基板具有主动区域以及与主动区域相邻接的周边区域。像素单元呈阵列形式排列于基板的主动区域内，而静电释放导线设置于基板上之周边区域内。此外，静电放电保护电路亦设置于基板上的周边区域内，且静电放电保护电路电连接于像素单元与静电释放导线之间。前述之静电放电保护电路包括保护环以及静电消耗元件，其中保护环设置于基板的周边区域内，而静电消耗元件具有浮置栅极，且静电消耗元件电连接于静电放电保护电路与静电释放导线之间。
文档编号G02F1/133GK1696772SQ20051007532
公开日2005年11月16日 申请日期2005年6月15日 优先权日2005年6月15日
发明者刘柏源, 黄淑敏, 吕昭良 申请人:友达光电股份有限公司