显示基底及制造该显示基底的方法

专利名称：显示基底及制造该显示基底的方法
技术领域：
本发明涉及一种显示基底。更具体地讲，本发明涉及一种显示基底及制 造该显示基底的方法。
背景技术：
显示基底包括栅极线、源极线和开关元件。利用曝光掩模通过光工艺形 成栅极线、源极线和开关元件。当在用于制造显示基底的工艺中使用较少的 曝光掩模时，可减少制造显示基底的时间和成本，并可提高生产率。近来， 已经研发出了利用三掩模来制造显示基底的工艺。使用三掩模的工艺使用用于形成栅极图案的第 一掩模、用于形成半导体 图案和源极图案的第二掩模以及用于将钝化层图案化以暴露接触部分的第三 掩模。通过剥离(lift-0ff)法形成像素电极。与分别利用两个不同的掩模来形成半导体图案和源极图案的工艺相比， 在三掩模工艺中，接触部分的端部的侧面被形成为具有相对于基体基底的较 大的角度。因此，会产生光致抗蚀剂图案的轮廓缺陷。光致抗烛剂图案的轮 廓缺陷会产生像素电极和接触部分之间的电短路。因此，显示基底和使用三 掩模的工艺的可靠性会降低。发明内容本发明提供了 一种显示基底，该显示基底能够确保掩模的重叠余量(overlay margin ),从而提高显示基底的可靠性。 本发明还提供了 一种制造该显示基底的方法。将在下面的描述中阐述本发明另外的方面，本发明另外的方面通过描述 将部分地清楚，或者可通过实践本发明而得知。本发明公开了 一种包括接触电极、半导体图案和透明电极的显示基底。 接触电极设置在开关元件的端部上，开关元件设置在基体基底上。半导体图 案包括突出，所述突出设置在接触电极下面并突出超过接触电极。透明电极与接触电极和所述突出接触。本发明还公开了 一种制造显示基底的方法，该方法包括在基体基底上顺 序地形成沟道层和源极金属层。随后，形成第一光致抗蚀剂图案。第一光致 抗蚀剂图案包括形成在源极金属层的接触区域上的第一厚度部分和形成在源 极金属层的端部区域上的第二厚度部分。端部区域邻近接触区域。第二厚度 部分比第 一厚度部分薄。利用第 一 光致抗蚀剂图案将源极金属层和沟道层图 案化，以形成接触电极和突出。接触电极形成在接触区域中。所述突出突出 超过接触电极，并从接触区域延伸至端部区域。在其上形成有接触电极和所 述突出的基体基底上形成钝化层。随后，形成透明电极层。透明电极层与接 触电极的被暴露的部分接触，其中，通过去除钝化层的与接触电极和所述突 出对应的部分来暴露接触电极的所述被暴露的部分。应当理解，前面的总体描述和后面的详细描述是示例性的和示出性的， 并意图提供对如所要求保护的发明的更进一步的解释。


包括的附图用来提供对本发明的更进一步的理解，且附图包含在本说明 书中，构成本说明书的一部分，附图示出了本发明的实施例，并与描述一起 用于解释本发明的原理。图1是示出根据本发明示例性实施例的显示装置的平面图。 图2是局部地示出图1中示出的栅极驱动器的布局。图3是图2中示出的区域A和图1中示出的^f象素区的方文大平面图。 图4是沿着图3中示出的线I-I'截取的剖视图。 图5A是图2中示出的区域B的放大平面图。图5B沿着图5A中示出的线n-n'截取的剖^L图。图6、图7A、图7B、图7C、图7D、图7E、图7F、图8A、图8B、图 8C、图8D和图8E是示出用于制造图4中示出的显示基底的工艺的剖视图。
具体实施方式
在下文中，参照附图更充分地描述了本发明，在附图中示出了本发明的 实施例。然而，本发明可以以许多不同的形式来实施，且不应该被解释为局 限于在这里所提出的实施例。然而，提供这些实施例使得本公开将是彻底和完全的，并将把本发明的范围充分地传达给本领域技术人员。在附图中，为 了清晰起见，会夸大层和区域的尺寸和相对尺寸。应该理解的是，当元件或层被称作在另一元件或层"上"、"连接到，，或 "结合到"另一元件或层时，该元件或层可以直接在另一元件或层上、直接 连接或结合到另一元件或层，或者可以存在中间元件或中间层。相反，当元 件或层被称作"直接"在另一元件或层"上"、"直接连接到"或"直接结合 到"另一元件或层时，不存在中间元件或中间层。相同的标号始终表示相同 的元件。如在这里^^用的，术语"和/或"包括一个或多个相关所列项的任意 组合和所有组合。应该理解的是，尽管在这里可使用术语第一、第二、第三等来描述不同 的元件、组件、区域、层和/或部分，但是这些元件、组件、区域、层和/或部 分不应该受这些术语的限制。这些术语仅是用来将一个元件、组件、区域、 层或部分与另一元件、组件、区域、层或部分区分开来。因此，在不脱离本发明的教导的情况下，下面讨论的第一元件、组件、区域、层或部分可被称 作第二元件、组件、区域、层或部分。为了便于描述，在这里可使用空间相对术语，如"在…之下"、"在…下 方"、"下面的"、"在…上方"、"上面的"等，用来描述如在图中所示的一个 元件或特征与其它元件或特征的关系。应该理解的是，空间相对术语意在包 含除了在附图中描述的方位之外的装置在使用或操作中的不同方位。例如， 如果附图中的装置被翻转，则描述为"在"其它元件或特征"下方"或"之 下"的元件随后将被定位为"在"其它元件或特征"上方"。因此，术语"在… 下方"可包括"在…上方"和"在…下方"两种方位。所述装置可被另外定 位(旋转90度或者在其它方位)，并对在这里使用的空间相对描述符做出相 应的解释。这里使用的术语仅为了描述特定实施例的目的，并不意图限制本发明。 如这里所使用的，除非上下文另外明确指出，否则单数形式也意图包括复数 形式。还应理解的是，当在本说明书中使用术语"包含"和/或"包括"时， 说明存在所述特征、整体、步骤、操作、元件和/或组件，但不排除存在或添 加一个或多个其它特征、整体、步骤、操作、元件、组件和/或它们的组。在此参照作为本发明的理想实施例(和中间结构)的示意图的剖面图来 描述本发明的实施例。这样，预计会出现例如由制造技术和/或公差引起的图示的形状的变化。因此，本发明的实施例不应该被解释为局限于在此示出的区域的具体形状，而将包括例如由制造导致的形状偏差。除非另有定义，否则这里使用的所有术语(包括技术术语和科学术语)具有与本发明所属领域的普通技术人员所通常理解的意思相同的意思。还将理解的是，除非这里明确定义，否则术语(诸如在通用字典中定义的术语)应该被解释为具有与相关领域的环境中它们的意思一致的意思，而将不以理想的或者过于正式的含义来解释它们。在下文中，将参照附图详细地解释本发明的示例性实施例。图1是示出根据本发明示例性实施例的显示装置的平面图。图2是局部地示出图1中示出的栅极驱动器的布局。参照图1,根据本发明示例性实施例的显示装置600包括显示图像的显 示面板300和连接到显示面板300的源极驱动器400。显示面板300包括显示基底100、与显示基底100相对的相对基底200 以及置于显示基底100和相对基底200之间的液晶层(未示出)。显示基底 100包括显示区DA,与相对基底200叠置并显示图像；第一外围区PA1 和第二外围区PA2，围绕显示区DA。显示基底100包括形成在显示区DA上的栅极线GL、源极线DL、开关 元件PTFT和像素电极PE。栅极线GL沿着第一方向延伸。源极线DL沿着 基本上与第一方向垂直的第二方向延伸。显示区DA中包括多个像素P。像 素电极PE形成在每个像素P中。像素电极PE接触第一接触电极(未示出)， 第一接触电极连接到开关元件PTFT的漏电极(未示出)。因此，像素PE连 接到开关元件PTFT。源极驱动器400设置在显示基底100的第一外围区PA1中，并向源极线 DL施加数据信号。源极驱动器400包括印刷电路板(PCB) 410,具有集 成在其上的驱动电路；柔性PCB (FPCB) 420,将PCB 410连接到显示面板 300。 FPCB 420包括设置在其上的源极驱动芯片421。 FPCB 420的第一边缘 部分连接到第一外围区PA1, FPCB 420的与第一边缘部分相对的第二边缘部 分连4妻到PCB 410。栅极驱动器安装在显示基底100的第二外围区PA2上。栅极驱动器包括 栅极电路部分210和信号线部分220。通过用于形成栅极线GL、源极线DL 和开关元件PTFT的工艺形成栅极驱动器。参照图2，栅极电路部分210包括多个晶体管。晶体管通过透明电极图 案彼此连接。例如，信号线部分220可包括第一信号线221、第二信号线222、 第三信号线223和第四信号线224。第一信号线221响应4册极电路部分210 的驱动信号接收栅极电压VSS。第二信号线222接收第一时钟信号CK。第 三信号线223接收第二时钟信号CKB。第四信号线224接收栅极电压VSS。例如，栅极电路部分210可包括第 一晶体管TFT1和第二晶体管TFT2。 第一晶体管TFT1包括第一栅电极GE1、第一源电极SE1和第一漏电极(未 示出)。第一源电极SE1设置在第一栅电极GE1上。第一漏电极设置在第一 栅电极GE1上，并与第一源电极SE1隔开。第二晶体管TFT2包括第二栅电 极GE2、第二源电极SE2和第二漏电极DE2。第二源电极SE2设置在第二栅 电极GE2上，并与第二漏电极DE2隔开。第一晶体管TFT1和第二晶体管TFT2彼此连接。第一晶体管TFT1连接 到第二信号线222。具体地讲，第一栅电极GE1通过第一透明电极图案TE1 连接到第二接触电极CNT1,其中，第二接触电极CNT1连接到第二漏电极 DE2。连接到第 一源电极SE1的第三接触电极CNT2经第二透明电极图案TE2 连接到信号线部分220的第二信号线222。再次参照图1，相对基底200与显示基底100相对。相对基底200与显 示基底100结合，以提供设置液晶层的空间。相对基底200包括多个滤色器 和共电极(未示出)。滤色器分别对应于像素P。共电极与像素电极PE相对， 并接收共电压。图3是图2中示出的区域A和图1中示出的^象素区的》文大平面图。图4 是沿着图3中示出的线I-I喊取的剖视图。参照图1和图4，开关元件PTFT和像素电极PE形成在显示区DA的像 素P中。开关元件PTFT连接到栅极线GL和源极线DL。像素电极PE连接 到与栅极线GL基本地平行布置的存储线STL和开关元件PTFT。开关元件PTFT包括栅电极PGE、源电极PSE、漏电极PDE和第 一接触 电极PCNT。栅电极PGE连接到栅极线GL。源电极PSE连接到源极线DL, 并设置在栅电极PGE上。漏电极PDE设置在栅电极PGE上，并与源电极PSE 隔开。第一接触电极PCNT连接到漏电极PDE的端部，并接触像素电极PE。 开关元件PTFT经第一接触电极PCNT连接到像素电极PE。栅极绝缘层120 形成在基体基底110上，基体基底110具有形成在其上的栅极线GL和栅电极PGE。钝化层160形成在其上形成有源极线DL、源电极PSE和漏电极PDE 的基体基底110上。半导体图案130a形成在栅极绝缘层120上。半导体图案130a对应于源 电极PSE、漏电极PDE和第一接触电极PCNT,并形成在源电极PSE、漏电 极PDE和第一接触电极PCNT的下面。半导体图案130a延伸成与第一接触 电极PCNT的端部接触，并包括突出超过第一接触电极PCNT的第一突出 130b。第一接触电极PCNT设置在第一突出130b上，以形成相对于第一突出 130b的上表面的台阶。半导体图案130a包括顺序地堆叠在栅极绝缘层120 上的半导体层132和欧姆接触层134。像素电极PE接触第 一接触电极PCNT ，以连接到开关元件PTFT。像素 电极PE从第一接触电极PCNT沿着第一突出130b延伸，以接触显示区DA 的基体基底110的上表面。像素电极PE覆盖第一突出130b。存储线STL由栅极金属层形成，并平行于栅极线。栅极绝缘层120设置 在存储线STL上。像素电极PE在与存储线STL对应的位置处形成在栅极绝 缘层120上。第一晶体管TFT1的第一栅电极GE1对应于显示基底100的第二外围区 PA2形成在基体基底上。第一栅电极GE1由栅极金属层形成，其中，栅极线 GL和栅电极PGE由所述栅极金属层形成。栅极绝缘层120和钝化层160顺 序地形成在第一栅电极GE1上。栅极绝缘层120和钝化层160被部分地去除， 以暴露第一一册电极GE1的端部。第二漏电极DE2和第二接触电极CNT1形成在半导体图案130a上，其 中，半导体图案130a形成在栅极绝缘层120上。第二漏电极DE2和第二接 触电极CNT1由源极金属层形成，其中，源极线DL由所述源极金属层形成。 半导体图案130a延伸成与第二接触电极CNTl的端部接触，并包括突出超过 第二接触电极CNT1的第二突出130c。第二接触电极CNT1设置在第二突出 130c上，以形成相对于第二突出130c的上表面的台阶。钝化层160形成在第 二漏电极DE2上。第二接触电极CNT1和第二突出130c^皮暴露。第二接触电极CNT1和第二突出130c接触第一透明电极图案TE1。第一 透明电极图案TE1从第二接触电极CNT1沿着第二突出130c延伸，以接触基 体基底110的上表面。第一透明电极图案TE1延伸成与第一栅电极GE1的端 部接触。第二漏电极DE2和第一栅电极GE1经第一透明电极图案TE1彼此连接。图5A是图2中示出的区域B的放大平面图。图5B沿着图5A中示出的线n-n'截取的剖视图。参照图2、图5A和图5B,信号线部分220的第二信号线222经第二透 明电极图案TE2连接到第三接触电极CNT2,其中，第三接触电极CNT2连 接到第一晶体管TFT1的第一源电极SE1。第二信号线222形成在基体基底110的第二外围区PA2中。第二信号线 222由栅极金属层形成。栅极绝缘层120和钝化层160顺序地形成在第二信 号线222上。部分地去除栅极绝缘层120和钝化层160,以部分地暴露第二 信号线222的端部。第一源电极SE1和第三接触电极CNT2由源极金属层形 成。第一源电极SE1和第三接触电极CNT2形成在半导体图案130a上。第三突出130d从第三接触电极CNT2的端部突出。第三接触电极CNT2 设置在第三突出130d上，以形成相对于第三突出130d的上表面的台阶。钝 化层160形成在第一源电极SE1上。第三接触电极CNT2和第三突出130d 被暴露。例如，第三接触电极CNT2的端部和第三突出130d被暴露。第二透 明电极图案TE2沿着第三接触电极CNT2和第三突出130d延伸，以接触基 体基底110的上表面。第一源电极SE1经第二透明电^f及图案TE2连接到第二 信号线222。在用于制造显示基底100的工艺中，当形成第一突出130b、第二突出130c 和第三突出130d时，可以确保显示基底和光工艺中使用的掩模之间的重叠余 量，从而可以提高光工艺的可靠性。因此，可以提高用于制造显示基底100 的工艺的可靠性。在图1至图5B中，例如，将突出应用于显示区中的开关元件和外围区 中的晶体管。然而，可将突出应用于这样的结构，在该结构中，由源极金属 层形成的金属电极的接触电极接触由透明电极层形成的光学电极图案。图6、图7A、图7B、图7C、图7D、图7E、图7F、图8A、图8B、图 8C、图8D和图8E是示出用于制造图4中示出的显示基底的工艺的剖视图。图4中示出的显示基底包括形成在显示区中的像素区和第二外围区。在 下文中，像素区将被划分成第一源极区、沟道区、第一漏极区、第一接触区、 第一端部区和第一突出区，第二外围区将被划分成第二漏极区、第二接触区、 第二端部区和第二突出区。开关元件的源电极形成在第一源极区中。开关元件的漏电极形成在第 一漏极区中。形成在第二外围区中的第二晶体管的第二 漏电极形成第二漏极区中。参照图6，使用第一掩模对形成在基体基底110上的栅极金属层(未示 出)进行图案化，以形成栅极图案。例如，可在基体基底110上形成栅极金属层。可利用金属材料形成栅极 金属层。所述金属材料可包括铬(Cr )、铝(Al )、钽(Ta )、钼(Mo )、钛(Ti )、 鴒(W)、铜(Cu)、 4艮(Ag)等。可以单独使用这些材料，或者可以将这些 材料组合起来使用。栅极金属层可包括物理和化学性质彼此不同的两层。例 如，可通过賊射工艺在基体基底110上形成栅极金属层。可通过使用第一掩模的光工艺蚀刻栅极金属层，以形成栅极图案。栅极 图案包括开关元件的栅电极GE、存储线STL和第一晶体管的第一栅电极 GE1。虽然在图6中未示出，但是栅极图案可包括连接到开关元件的栅电极 GE的栅极线和第二晶体管的第二栅电极。参照图6和图7A,在其上形成有栅极图案的基体基底110上顺序地形成 栅极绝缘层120、沟道层132和134以及源极金属层140。随后，在源极金属 层140上形成第一光致抗蚀剂图案150a和150b。例如，可在其上形成有栅极图案的基体基底110上形成栅极绝缘层120。 可利用氮化硅(SiNx)形成栅极绝缘层120,并可通过等离子体增强化学气相 沉积(PECVD)法形成栅极绝缘层120。在栅极绝缘层120上形成沟道层132和134。沟道层可包括顺序地堆叠 在栅极绝缘层120上的半导体层132和欧姆接触层134。可利用非晶硅形成 半导体层132。可利用以高浓度掺杂有n型杂质的非晶硅来形成欧姆接触层 134。例如，可通过PECVD法形成沟道层132和134。在沟道层132和134上形成源极金属层140。例如，可利用金属形成源 极金属层140。所述金属可包括铬(Cr)、铝(Al)、钽(Ta)、钼(Mo)、钛 (Ti)、鴒(W)、铜(Cu)、银(Ag)等。可以单独使用这些金属，或者可以 将这些金属组合起来使用。源极金属层140可包括物理和化学性质彼此不同 的两层金属层。可通过賊射工艺在沟道层132和134上形成源极金属层140。参照图7A和图7B，在源极金属层140上形成第一光致抗蚀剂膜(未示 出)。随后，在基体基底110上方设置第二掩模MASK2，以形成第一光致抗 蚀剂图案150a和150b。利用正性光致抗蚀剂材料形成第一光致抗蚀剂膜，其中，正性光致抗蚀剂材料被曝光的部分通过显影溶液被去除。第二掩模MASK2包括光阻挡部分710、半透射部分720和光透射部分 730。例如，可以设计第二掩模MASK2，以将正性光致抗蚀剂材料图案化。 第二掩模MASK2可以是包括狭缝图案的狭缝掩模。光阻挡部分710设置在第二掩模MASK2中，并阻挡向基体基底110照 射的光。在对应于第一源极区PSEA、第 一漏极区PDEA和第 一接触区PCNTA 的区域中设置光阻挡部分710。还在对应于源极线与栅极线GL交叉的区域的 区域中设置光阻挡部分710。还在与第二漏极区DEA对应的区域中设置光阻 挡部分710。半透射部分720具有形成在其中的狭缝图案。穿过半透射部分720的光 通过狭缝图案衍射和漫射。在与从第一接触区PCNTA延伸的第一端部区 PEPA和沟道区CHA对应的区域中设置半透射部分720。还在与从第二端部 区域EPA或第二漏极区DEA延伸的第二接触区域CNTA对应的区域中设置 半透射部分720。在第二掩冲莫MASK2中设置光透射部分730。光透射部分730透射照射 到基体基底110上的光。在第二掩模MASK2的没有形成光阻挡部分710和 半透射部分720的区域中设置光透射部分730。穿过半透射部分720的光的透射率大于穿过光阻挡部分710的光的透射 率，并小于穿过光透射部分730的光的透射率。因此，当对第一光致抗蚀剂 膜进行曝光和显影时，与半透射部分720对应的第一光致抗蚀剂膜变得比与 光阻挡部分710对应的第一光致抗蚀剂膜薄，且比与光透射部分730对应的 第一光致抗蚀剂膜厚。对第一光致抗蚀剂膜进行曝光和显影，以形成第一光致抗蚀剂图案150a 和150b。第一光致抗蚀剂图案150a和150b中的与光阻挡部分710对应的第 一部分具有第一厚度"a",并被称作第一厚度区150a。第一厚度区150a形成 在第 一源极区PSEA、第 一漏极区PDEA、第 一接触区PCNTA和第二漏极区 DEA中。第一光致抗蚀剂图案150a和150b中的与半透射部分720对应的第 二部分具有第二厚度"b",并被称作第二厚度区150b。第二厚度区150b形 成在第 一端部区PEPA 、第二接触区域CNTA和沟道区CHA的源极金属层中。第一厚度区150a的第一厚度"a"比第二厚度区150b的第二厚度"b" 厚。穿过半透射部分720的光的量大于穿过光阻挡部分710的光的量，且小于穿过光透射部分730的光的量。因此，第二厚度"b"比第一厚度"a"薄。 在本发明的另一示例性实施例中，可利用负性光致抗蚀剂材料来形成第 一光致抗蚀剂膜，所述负性光致抗蚀剂材料的被曝光的部分被硬化并保留， 通过显影溶液去除所述负性光致抗蚀剂材料的未被曝光的部分。当利用负性 光致抗蚀剂材料来形成第一光致抗蚀剂膜时，彼此调换光阻挡部分710和光 透射部分730。参照图7C和图7D,可选择地，第二掩模MASK2可以是半色调掩模。 第二掩模MASK2包括光阻挡部分710、半透射部分720和光透射部分730。 第二掩模MASK2包括透明基底10;半透射层20,设置在透明基底10上， 用于使照射到半透射层20上的光透射一半；光阻挡层30,设置在透明基底 10上，并完全阻挡照射到光阻挡层30上的光。光阻挡部分710、半透射部分 720和光透射部分730由半透射层20和光阻挡层30限定。利用透明材料形成透明基底10。透明基底10完全透射照射到透明基底 IO上的光。半透射层20设置在透明基底IO上，并部分地透射穿过透明基底 IO的光。例如，可以利用钼硅(Mo-Si)形成半透射层20。光阻挡层30设置 在半透射层20上，并阻挡穿过透明基底10的光。例如，可利用铬(Cr)形 成光阻挡层30。光阻挡部分710对应于半透射层20和光阻挡层30纟皮顺序地堆叠在透明 基底10上的区域。对应于第一源极区PSEA、第一漏纟及区PDEA和第一接触 区PCNTA设置光阻挡部分710。还在对应于源极线与栅极线GL交叉的区域 的区域中设置光阻挡部分710。还在与第二漏极区DEA对应的区域中设置光 阻挡部分710。半透射部分720对应于这样的区域，在该区域中，半透射层20设置在透 明基底IO上。在与沟道区CHA和第一端部区PEPA对应的区域中设置半透 射部分720。还在与第二接触区域CNTA对应的区域中设置半透射部分720。光透射部分730设置在第二掩模MASK2的没有形成光阻挡部分710和 半透射部分720的区域中。当利用负性光致抗蚀剂材料来形成第一光致抗蚀 剂膜时，其中形成有光阻挡部分710和光透射部分730的区域彼此调换。参照图7B和图7E,利用第一光致抗蚀剂图案150a和150b通过蚀刻工 艺将源极金属层140和沟道层132、 134图案化。随后，回蚀第一光致抗蚀剂 图案150a和150b,以形成第一保留图案152,第一保留图案152是第一厚度区150的被部分保留的部分。具体地讲，可利用第一光致抗蚀剂图案150a和150b作为掩模通过湿蚀 刻工艺将源极金属层140图案化。将源极金属层140图案化，以形成第一开 关图案142、第一接触电极PCNT和第一接触端部EP1。第一开关图案142 形成在第一源极区PSEA、沟道区CHA和漏极区PDEA中。第一接触电极 PCNT连接到第 一开关图案142,并形成在第 一接触区PCNTA中。第 一接触 端部EP1连接到第一接触电极PCNT,并形成在第一端部区PEPA中。在该 湿蚀刻工艺过程中，还形成连接到第一开关图案142的源极线(未示出)。将源极金属层140图案化，以形成第二开关图案144、第二接触电极CNT1 和第二接触端部EP2。第二开关图案144形成在第二漏极区DEA中。第二接 触电极CNT1连接到第二开关图案144,并形成在第二接触区CNTA中。第 二接触端部EP2连4妻到第二接触电极CNT1,并形成在第二端部区EPA中。利用图案化的源极金属层作为掩模通过蚀刻工艺将沟道层132和134图 案化，以形成半导体图案130a。例如，可通过干蚀刻工艺来形成半导体图案 130a。半导体图案130a和图案化的源极金属层具有基本相同的轮廓。随后，回蚀第一光致抗蚀剂图案150a和150b,以形成第一保留图案152。 例如，可通过例如利用氧等离子体的灰化工艺来形成第一保留图案152。因 此，去除了第二厚度区150b,第一厚度区150a变得较薄。因为去除了第二厚 度区150b,所以通过第一保留图案152暴露第一接触端部EP1和第二接触端 部EP2。虽然在图7B和图7E中未示出，但是形成在第二晶体管的沟道区的 第二半导体图案144也被暴露。例如，第一保留图案152可具有第三厚度"c", 所述第三厚度"c"基本上等于第一厚度"a，，和第二厚度"b"之差。参照图7E和图7F,去除第一接触端部EPl,以形成第一突出130b;去 除第二接触端部EP2，以形成第二突出130c。具体地讲，可利用第一保留图案152作为掩模来对第一开关图案142和 第二开关图案144进行湿蚀刻。因此，去除第一接触端部EPl,以暴露第一 接触电极PCNT的端部146,并形成突出超过第一接触电极PCNT的端部146 的第一突出130b。沟道层132和134延伸到第一端部区PEPA，以形成第一 突出130b。去除第二接触端部EP2，以暴露第二接触电极CNT1的端部148,并形 成突出超过第二接触电极CNT1的端部148的第二突出130c。沟道层132和134延伸到第二端部区EPA,以形成第二突出130c。第一突出130b可以以第一突出长度x突出超过第一接触电极PCNT的端 部146。例如，第一突出长度x可以为大约6|im。第一突出长度x被限定为 第一接触电极PCNT的端部146与第一突出130b的端部131之间的长度。第 二突出130c可以以第二突出长度y突出超过第二接触电极CNT1的端部148。 例如，第二突出长度y可以为大约6fim。去除沟道区CHA的第一开关图案142，以形成开关元件的源电极PSE 和漏电极PDE。源电极PSE与漏电极PDE隔开。随后，形成第二晶体管的 第二漏电极DE2。虽然在图7E和图7F中未示出，但是部分地去除第二开关 图案144，以形成第二晶体管的与第二漏电极DE2隔开的源电极SE2。当第一接触电极PCNT的端部146和第二接触电极CNT1的端部148的 轮廓分别与沟道层132和134的端部(未示出)的轮廓基本相同时，第一接 触电极PCNT和第二接触电极CNT1形成相对于4册极绝缘层120的上表面的 台阶，且第一接触电极PCNT的端部和第二接触电极CNT1的端部相对于栅 极绝缘层120的上表面陡哨地倾斜。因此，会减小利用第三掩模的后续光工 艺的余量。根据本发明的示例性实施例，第 一突出130b和第一接触电极PCNT可以 相对于栅极绝缘层120的上表面平緩地倾斜，第二突出130c和第二接触电极 CNT1也可以相对于栅极绝缘层120的上表面平緩地倾斜。因此，可以增大 利用第三掩模的光工艺的余量。在用于形成沟道部分的下面的工艺中，可以去除第一突出130b和第二突 出130c,使得第一突出130b和第二突出130c具有比预定的长度短的长度。 具体地讲，第一突出130b的预定长度与第一突出长度x基本相等，其中，所 述第一突出长度x与去除的第一接触端部EPl的长度基本相等。然而，在用 于形成沟道部分的工艺过程中，部分地去除第一突出130b,形成的第一突出 130b的长度可以比第一突出长度x短。为了解决上述问题，可以扩大形成有 第二掩模的半透射部分的720的部分的面积，使得第一接触端部EP1的突出 长度大于第一突出长度x。参照图7F、图8A和图8B，形成开关元件的沟道部分CH。在其上形成 有沟道部分CH的基体基底110上形成钝化层160。随后，在钝化层160上形 成第二光致抗蚀剂图案170a、 170b和170c。具体地讲，利用源电极PSE和漏电极PDE作为掩模通过蚀刻工艺去除 沟道区CHA的欧姆接触层134。所述蚀刻工艺可以是干蚀刻工艺。因此，开 关元件的沟道部分CH被形成为暴露沟道区CHA的半导体层132。在形成沟 道部分CH之后，去除第一保留图案152。例如，可通过例如利用氧等离子体 的灰化工艺来去除第一保留图案152。随后，可以顺序地形成钝化层160和第二光致抗蚀剂膜(未示出)。例如， 可以利用氮化硅(SiNx )、氧化硅(SiOx)等来形成钝化层160。可通过PECVD 法在其上形成有沟道部分CH的基体基底110上形成钝化层160。可利用正性 光致抗蚀剂材料来形成第二光致抗蚀剂膜。通过利用第三掩模MASK3的工艺将第二光致抗蚀剂膜图案化，以形成 第二光致抗蚀剂图案170a、 170b和170c。第三掩模MASK3包括光阻挡部分 810、双重半透射部分820a和820b、单个半透射部分830和光透射部分840。 第三掩模MASK3可以是这样的狭缝掩模，即，双重半透射部分820a和820b 以及单个半透射部分830包括狭缝图案。可选择地，第三掩模MASK3可以 是这样的半色调掩模，即，双重半透射部分820a和820b以及单个半透射部 分830可被处理成部分地透射照射到第三掩模MASK3上的光。在下文中， 将描述第三掩模MASK3是狭缝掩模的示例性实施例。第二光致抗蚀剂图案170a、 170b和170c包括对应于光阻挡部分810的 第一图案部分170a、对应于双重半透射部分820a和820b的第二图案部分170b 以及对应于单个半透射部分830的第三图案部分170c。通过显影溶液去除对 应于光透射部分840的第二光致抗蚀剂膜。第一图案部分170a对应于源电极PSE、沟道部分CH、漏电极PDE和第 二漏电极DE2形成在钝化层160上。第一图案部分170a的厚度可以与对应 于光阻挡部分810的第二光致抗蚀剂膜的初始厚度基本相同。第二图案部分 170b从第一接触电极PCNT沿着第一突出130b延伸到第一突出130b的端部 131,并覆盖第一突出130b的端部131。第二图案部分170b从第二接触电极 CNT1沿着第二突出130c延伸到第二突出130c的端部133,并覆盖第二突出 130c的端部133。第三图案部分170c对应于存^t线STL形成在钝化层160 上。第三图案部分170c的厚度比第一图案部分170a的厚度薄。第三图案部 分i70c的厚度与第二图案部分170b的厚度基本相同，或者与第二图案部分 170b的厚度基本近似。因此，可通过后续的工艺同时去除第二图案部分170b200810009906.4说明书第14/16页和第三图案部分170c。双重半透射部分820a和820b包括第一区域820a和第二区域820b,以 第一宽度彼此隔开的第一狭缝图案设置在第一区域820a中，以第二宽度彼此 隔开的第二狭缝图案设置在第二区域820b中。第一区域820a的第一狭缝图 案和第二区域820b的第二狭缝图案可彼此连接。第 一区域820a设置在与第 一接触电极PCNT和第二接触电极CNT1对应 的区域中。第二区域820b设置在与第一突出130b的端部131和第二突出130c 的端部133对应的区域中。第一区域820a和第二区域820b之间的边界820c 形成在第一接触电极PCNT的端部146和第一突出130b的端部131之间。第 一区域820a和第二区域820b之间的边界820c还形成在第二接触电极CNT1 的端部148和第二突出130c的端部133之间。第一区域820a具有第一狭缝图案，第一狭缝图案具有第一宽度，第二区 域820b具有第二狭缝图案，第二狭缝图案具有大于第一宽度的第二宽度。因 此，与第 一 区域820a对应的保留的第二光致抗蚀剂膜的厚度大于与第二区域 820b对应的保留的第二光致抗蚀剂膜的厚度。因此，可以沿着第一接触电极PCNT和第一突出130b均匀地形成第二图 案部分170b,其中，第一接触电极PCNT和第一突出130b可以相对于栅极 绝缘层120的上表面平緩地倾斜。第二图案部分170b从第一接触电极PCNT 沿着第 一接触电极PCNT的端部146延伸到第 一 突出13Ob,并覆盖第 一接触 电极PCNT的端部146。第二图案部分170b还从第一突出130b沿着第一突 出130b的端部131延伸，以覆盖第一突出130b的端部131。第二图案部分 170b还沿着第二接触电极CNTl和第二突出130c的端部延伸，以覆盖第二接 触电极CNT1的端部148和第二突出130c的端部133,其中，第二接触电极 CNT1和第二突出130c的端部可相对于栅极绝缘层120的上表面平緩地倾斜。在传统的三掩模工艺中，为了去除在通过第二掩模MASK2同时将源极 金属层140和沟道层132、 134图案化时形成的台阶，第三掩模MASK3包括 双重半透射部分820a和820b。双重半透射部分820a和820b的边界820c可 与图案化的源极金属层的端部(未示出)对齐。在利用第三掩模MASK3的光工艺中，当显示基底与第三掩模MASK3 不对齐时，会减小光工艺的余量。具体地讲，当双重半透射部分820a和820b 的边界820c与图案化的源极金属层的端部不对齐时，会产生开关元件与像素电极之间或第 一 晶体管和第二晶体管之间的许多接触缺陷。根据本发明，因为形成了与双重半透射部分820a和820b的边界对应的 第一突出130b,所以第三掩模可以以第一突出130b的第一突出长度x与显 示基底不对齐。此外，因为形成了第二突出130c，所以第三掩模MASK3也 可以以第二突出130c的第二突出长度y与显示基底不对齐。因此，可提高利 用第三掩模MASK3的光工艺的可靠性。在本发明的上述示例性实施例中，利用正性光致抗蚀剂材料形成第二光 致抗蚀剂膜。在本发明的另一示例性实施例中，可利用负性光致抗蚀剂材料 形成第二光致抗蚀剂膜。当利用负性光致抗蚀剂材料形成第二光致抗蚀剂膜 时，彼此调换形成有光阻挡部分810的区域和形成有光透射部分840的区域。 双重半透射部分的第一 区域820a和第二区域820b所形成的位置也彼此调换。参照图8C，通过利用第二光致抗蚀剂图案170a、 170b和170c作为掩模 的工艺来蚀刻钝化层160和栅极绝缘层120。例如，所述利用第二光致抗蚀 剂图案的工艺可以是利用包括SF6和SF4的蚀刻气体的干蚀刻工艺。蚀刻气体 还可包括少量的氧气，使得可以均勻地蚀刻钝化层160和栅极绝缘层120。 通过钝化层160和栅极绝缘层120被蚀刻的区域来部分地暴露基体基底110。 例如，可以暴露基体基底110的与像素对应的部分。参照图8C和图8D,回蚀第二光致抗蚀剂图案170a、 170b和170c,以 形成第二保留图案172。随后，通过利用掩模的工艺蚀刻第二保留图案172。具体地讲，以预定的厚度蚀刻第二光致抗蚀剂图案170a、 170b和170c, 以形成第二保留图案172。例如，可通过利用氧等离子体的灰化工艺来形成 第二保留图案172。例如，通过该灰化工艺去除第二图案部分170b和第三图 案部分170c,保留具有预定厚度的第一图案部分170a,从而形成第二保留图 案172。通过第二保留图案172暴露在第一接触电极PCNT、第一突出130b、 第二接触电极CNT1、第二突出130c和存储线STL上的钝化层160。随后，通过利用第二保留图案172作为掩模的工艺蚀刻暴露的钝化层 160，以暴露第一接触电极PCNT、第一突出130b、第二接触电极CNT1、第 二突出130c以及栅极绝缘层120的设置在存储线STL上的部分。因为所述利用第二保留图案作为掩模的工艺是各向同性的千蚀刻工艺， 所以可产生底切，所述底切对应于钝化层160的端部相对于第二保留图案172 的端部的凹进。参照图4和图8E，在其上形成有第二保留图案172的基体基底110上形 成透明电极层180。透明电极层180覆盖第二保留图案172。采用透明导电金 属来形成透明电极层180。所述透明导电金属包括氧化铟锡(ITO)、氧化铟 锌(IZO)等。可通过賊射法在基体基底110上形成透明电极层180。当形成透明电极 层180时，透明电极层180的形成在第二保留图案172上的部分和透明电极 层180的形成在第一接触电极PCNT与第二接触电极CNT1上的部分可被所 述底切电气地且物理地分开。随后，可以同时去除第二保留图案172和透明电极层180的形成在第二 保留图案172上的部分。光致抗蚀剂剥离溶液通过所述底切渗入第二保留图 案172和钝化层160之间，以去除第二保留图案172。可去除第二保留图案 172，以将透明电极层180图案化。因此，可以形成连接到开关元件的像素电 极PE以及将第一晶体管连接到第二晶体管的第一透明电极图案TE1 。像素电极PE接触第 一接触电极PCNT,并从第 一接触电极PCNT沿着第 一接触电极PCNT的端部146延伸到第 一 突出130b。像素电极PE延伸至基 体基底110的未被第一突出130b覆盖的部分，以覆盖第一突出130b的端部 131。像素电极PE延伸成接触栅极绝缘层120的在存储线STL上的部分。第一透明电极图案TE1接触第二接触电极CNT1,并从第二接触电极 CNT1沿着第二接触电极CNT1的端部148延伸至第二突出130c。第一透明 电极图案TE1延伸至基体基底110的未被第二突出130c覆盖的部分，以覆盖 第二突出130c的端部133。第一透明电极图案TE1延伸至第一栅电极GE1 的端部，以将第一晶体管连接到第二晶体管。在以上描述中，例如，将突出应用到显示区中的开关元件和外围区中的 晶体管。然而，可将突出应用于这样的结构，在该结构中，由源极金属层形 成的金属电极的接触电极接触由透明电极层形成的光学电极图案。根据依照本发明示例性实施例的显示基底及制造该显示基底的方法，可 以形成沟道层，以确保下一工艺中使用的掩模的重叠余量。因此，可以提高 光工艺的余量，并可提高显示基底与用于制造该显示基底的工艺的可靠性。对本领域技术人员将清楚的是，在不脱离本发明的精神或范围的情况下， 在本发明中可做出各种修改和变化。因此，只要对本发明的修改和变化落入 权利要求及其等同物的范围内，本发明就意图覆盖这些修改和变化。
权利要求
1、一种显示基底，包括接触电极，设置在开关元件的端部上，开关元件设置在基体基底上；半导体图案，包括突出，所述突出设置在接触电极的下面并突出超过接触电极；透明电极，与接触电极和所述突出接触。
2、 如权利要求1所述的显示基底，其中，接触电极形成相对于所述突出 的上表面的台阶。
3、 如权利要求1所述的显示基底，其中，基体基底包括显示区和围绕显 示区的外围区，显示区包括多个像素。
4、 如权利要求3所述的显示基底，还包括 栅极线，设置在显示区上；源极线，沿着与栅极线交叉的方向延伸， 其中，开关元件连接到栅极线和源极线。
5、 如权利要求4所述的显示基底，其中，透明电极设置在每个像素中， 并连接到开关元件。
6、 如权利要求3所述的显示基底，其中，开关元件形成在外围区中。
7、 如权利要求6所述的显示基底，其中，透明电极形成在外围区中，并 使形成在外围区中的开关元件彼此连接。
8、 一种制造显示基底的方法，包括以下步骤 在基体基底上顺序地形成沟道层和源极金属层；形成包括第 一厚度部分和第二厚度部分的第 一光致抗蚀剂图案，第 一厚 度部分形成在源极金属层的接触区域中，第二厚度部分形成在源极金属层的 端部区域中，所述端部区域连接到接触区域，第二厚度部分比第一厚度部分薄；利用第一光致抗蚀剂图案将源极金属层和沟道层图案化，以形成接触电 极和突出，接触电极在接触区域上，所述突出突出超过接触电极并从接触区 域延伸到所述端部区域；在基体基底上形成钝化层；形成透明电极层，透明电极层与接触电极的被暴露的部分接触，其中，通过去除钝化层的与接触电极和所述突出对应的部分来暴露接触电极的所述 被暴露的部分。
9、 如权利要求8所述的方法，其中，第一光致抗蚀剂图案包含正性光致抗蚀剂材料。
10、 如权利要求9所述的方法，其中，利用掩模通过光工艺来形成第一 光致抗蚀剂图案，所述掩模包括光阻挡部分，对应于接触区域，用于阻挡照射到光阻挡部分上的光； 半透射部分，对应于所述端部区域，用于部分地透射照射到半透射部分 上的光。
11、 如权利要求IO所述的方法，其中，半透射部分包括多个狭缝。
12、 如权利要求IO所述的方法，其中，半透射部分包括透明基底和设置 在透明基底上的半透射层，半透射层用于部分地透射照射到半透射部分上的 光，光阻挡部分包括所述透明基底和设置在所述透明基底上的光阻挡层，光 阻挡层用于阻挡照射到光阻挡部分上的光。
13、 如权利要求8所述的方法，其中，将源极金属层和沟道层图案化的 步骤包括利用第一光致抗蚀剂图案来蚀刻源极金属层和沟道层； 去除第 一光致抗蚀剂图案的第二厚度部分；去除接触电极的被暴露的端部，其中，通过去除第二厚度部分的第一光 致抗蚀剂图案来暴露接触电极的所述端部。
14、 如权利要求13所述的方法，其中，蚀刻源极金属层和沟道层的步骤 包括形成开关图案，开关图案形成在源极区、沟道区和漏极区中并连接到接 触电极。
15、 如权利要求14所述的方法，其中，去除接触电极的端部的步骤包括 将开关图案图案化，以形成开关元件的设置在源极区中的源电极和开关元件 的与源电极隔开的漏电极，漏电极连接到接触电极并设置在漏极区中。
16、 如权利要求15所述的方法，其中，形成透明电极层的步骤包括形成包括第 一图案部分和第二图案部分的第二光致抗蚀剂图案，第 一图 案部分对应于钝化层的漏极区，第二图案部分对应于接触区域和端部区域； 利用第二光致抗蚀剂图案将透明电极图案化，以形成连接到开关元件的像素电极。
17、 如权利要求16所述的方法，其中，第二光致抗蚀剂图案包含正性光 致抗蚀剂材料。
18、 如权利要求17所述的方法，其中，利用包括光阻挡部分和双重半透 射部分的掩模来形成第二光致抗蚀剂图案，光阻挡部分对应于漏极区，用于 阻挡照射到光阻挡部分上的光，双重半透射部分对应于接触区域和端部区域， 用于部分地透射照射到半透射部分上的光。
19、 如权利要求18所述的方法，其中，双重半透射部分包括具有第一透 射率的第一区域和具有第二透射率的第二区域，第二透射率小于第一透射率。
20、 如权利要求19所述的方法，其中，第一区域和第二区域之间的边界 对应于端部区域。
21、 如权利要求16所述的方法，其中，将透明电极层图案化的步骤包括 去除第二光致抗蚀剂图案的第二图案部分，以暴露钝化层的设置在接触区域和端部区i或上的部分；利用保留在钝化层上的第二光致抗蚀剂图案去除钝化层；去除透明电极层的设置在保留在钝化层上的第二光致抗蚀剂图案上的部分。
22、 如权利要求21所述的方法，其中，形成开关图案的步骤包括形成连 接到开关图案的源极线。
23、 如权利要求22所述的方法，还包括 在基体基底和沟道层之间形成栅极金属层；将栅极金属层图案化，以形成沿着与源极线交叉的方向延伸的栅极线和 开关元件的栅电极；在其上形成有栅极线和栅电极的基体基底与沟道层之间形成栅极绝缘层。
24、 如权利要求23所述的方法，其中，去除第二光致抗蚀剂图案的第二 图案部分的步骤包括利用第二光致抗蚀剂图案去除像素中的钝化层和像素 中的栅极绝缘层。
25、 如权利要求24所述的方法，其中，像素电极从接触区域沿着端部区 域延伸到像素，以覆盖端部区域并接触基体基底的与暴露的像素对应的部分。
全文摘要
本发明公开了一种显示基底及该显示基底的制造方法。该显示基底包括接触电极，设置在开关元件的端部上，开关元件设置在基体基底上；半导体图案，包括突出，所述突出设置在接触电极的下面并突出超过接触电极；透明电极，与接触电极和所述突出接触。
文档编号G02F1/1362GK101241918SQ20081000990
公开日2008年8月13日 申请日期2008年2月13日 优先权日2007年2月9日
发明者尹珠爱, 文镜洙, 朴廷敏, 郑斗喜, 金周汉 申请人:三星电子株式会社