阵列基板及其制造方法

专利名称：阵列基板及其制造方法
技术领域：
本发明涉及液晶显示技术，尤其涉及一种阵列基板及其制造方法。
背景技术：
薄膜晶体管液晶显示器(ThinFilm Transistor-Liquid CrystalDisplay ；以下 简称TFT-LCD)具有体积小、功耗低、无辐射等特点，在当前的平板显示器市场中占据了主 导地位。TFT-LCD通常包括对盒设置的阵列基板和彩膜基板，其间填充液晶。阵列基板包括 衬底基板，在衬底基板上形成有横纵交叉的数据线和栅极扫描线，围设形成矩阵形式的多 个像素单元。每个像素单元中都设有一个TFT开关和像素电极，TFT开关包括栅电极、有源 层、源电极和漏电极。栅电极与栅极扫描线相连，源电极连接数据线，漏电极连接像素电极。 有源层位于栅电极与源电极和漏电极之间。当栅电极通入高电平的开启电压时，源电极和 漏电极通过有源层导通，将数据线中的数据电压通入像素电极。彩膜基板也包括一衬底基 板，其上设置有黑矩阵层和彩膜树脂层，还设置有公共电极。公共电极与像素电极之间形成 电场，控制液晶的扭转角度，偏转的液晶排列方向发生变化而调制光的强弱，通过彩膜树脂 层则呈现出彩色的画面。为向公共电极通入公共电压，一般在阵列基板上以栅极扫描线的 材料与栅极扫描线同时形成公共电极线，公共电极线在阵列基板的四周通过封框胶或隔垫 物之间的导电材料与公共电极相连，通入公共电压。公共电压、数据电压和栅极扫描线的开 启电压或断开电压的驱动电路均设置在阵列基板的四周。在进行本发明技术方案的研究过程中，发明人发现现有技术存在如下缺陷在阵 列基板上，数据线、源电极、漏电极、栅电极和公共电极线等导电图案之间存在交叠的区域， 交叠区域处形成了寄生电容。当数据线通入交流的数据电压时，会通过寄生电容耦合至公 共电极线中，对公共电极线中的公共电压造成影响，每条数据线通入数据电压的瞬间都会 导致公共电极线中的公共电压跃升，多条数据线顺序通入数据电压时，则使公共电压连续 跃升，导致公共电极的公共电压整体升高，或者部分区域高于其他区域的公共电压，导致整 个阵列基板中的公共电压不均勻。上述公共电压的变化使得对液晶的旋转角度调制不准 确，影响了画面的显示质量，会出现“crosstalk”和“闪烁(flicker) ”等显示不良现象。

发明内容
本发明的目的是提供一种阵列基板及其制造方法，以提高公共电极线中公共电压 的稳定性，改善液晶显示器的显示质量。为实现上述目的，本发明提供了一种阵列基板，包括衬底基板，所述衬底基板上形 成有横纵交叉的数据线和栅极扫描线，围设形成矩阵形式排列的多个像素单元，每个像素 单元中设置有第一 TFT开关和像素电极，所述衬底基板上还形成有公共电极线，其中还包括与所述公共电极线相连的放电结构；所述放电结构包括电容、第二 TFT开关和放电电源线；
所述电容串联在所述公共电极线和所述第二 TFT开关的第二栅电极之间，所述第 二 TFT开关的第二源电极连接至所述公共电极线，所述第二 TFT开关的第二漏电极与所述 放电电源线连接。为实现上述目的，本发明还提供了一种阵列基板的制造方法，包括在衬底基板上 形成栅极扫描线、公共电极线、数据线、第一 TFT开关和像素电极的流程，其中在形成第一 TFT开关的第一栅电极、第一有源层、第一源电极和第一漏电极的同 时，还对应形成第二 TFT开关的第二栅电极、第二有源层、第二源电极和第二漏电极；且还包括形成电容和放电电源线的流程，所述电容串联在所述公共电极线和所述 第二 TFT开关的第二栅电极之间，且所述第二 TFT开关的第二漏电极与所述放电电源线连 接，所述第二 TFT开关、电容和放电电源线构成放电结构。由以上技术方案可知，本发明采用设置放电结构连接公共电极线的技术手段，利 用了放电结构中TFT开关的工作原理，能够当公共电极线的电压超过一定水平时对公共电 极线进行放电，避免公共电压升高，提高了公共电压的稳定性，能够改善液晶显示器的显示品质。


图1为本发明实施例一提供的阵列基板的局部俯视结构示意图；图2为一种TFT开关放电特性曲线的示意图；图3为本发明实施例一提供的阵列基板中的像素单元和放电结构的电路结构示 意图；图4为本发明实施例二提供的阵列基板的局部俯视结构示意图；图5为本发明实施例三提供的阵列基板的制造方法的流程图；图6为本发明实施例三提供的阵列基板的制造方法所制备的阵列基板局部俯视 结构示意图一；图7为本发明实施例三提供的阵列基板的制造方法所制备的阵列基板局部俯视 结构示意图二；图8为本发明实施例四提供的阵列基板的制造方法的流程图；图9为本发明实施例四提供的阵列基板的制造方法所制备的阵列基板局部俯视
结构示意图一；图10为本发明实施例四提供的阵列基板的制造方法所制备的阵列基板局部俯视
结构示意图二。
具体实施例方式下面通过具体实施例并结合附图对本发明做进一步的详细描述。实施例一图1为本发明实施例一提供的阵列基板的局部俯视结构示意图。该阵列基板包括 衬底基板1，衬底基板1上形成有横纵交叉的数据线2和栅极扫描线3。数据线2和栅极扫 描线3围设形成矩阵形式排列的多个像素单元，图1中所示即为部分像素单元的俯视结构 示意图，各像素单元所在区域为显示区域，显示区域之外的部分为边缘区域。
每个像素单元中设置有第一 TFT开关和像素电极4。第一 TFT开关具体包括第一 栅电极6、第一有源层7、第一源电极8和第一漏电极9。第一栅电极6与栅极扫描线3同层 形成，且彼此相连。第一源电极8和第一漏电极9与数据线2同层形成，第一源电极8与数 据线2相连，第一漏电极9与随后形成的像素电极4相连。第一有源层7具体可以包括半 导体层和掺杂半导体层，位于第一源电极8和第一漏电极9相对端部的下方，且位于第一栅 电极6的上方，第一源电极8和第一漏电极9之间的全部掺杂半导体层和部分半导体层被 刻蚀掉，形成TFT沟道。第一 TFT开关的工作过程是在第一栅电极6通入高电平的开启电 压时能够将第一源电极8和第一漏电极9通过第一有源层7导通，在第一栅电极6通入低 电平的断开电压时第一源电极8和第一漏电极9断开。在衬底基板1上还形成有公共电极线5，公共电极线5可以与栅极扫描线3同层形 成，且与栅极扫描线3平行，贯通各行像素单元。公共电极线5的作用是为公共电极提供公 共电压，以便公共电极与像素电极4之间形成能够驱动液晶扭转的电场。另外，像素电极4 与公共电极线5的重叠区域还可以形成存储电容。具体应用中，存储电容也可以通过像素 电极4与相邻像素单元的栅极扫描线3形成重叠区域来提供。在各像素单元中，还可以设 置挡光条24，与公共电极线5—体成型。挡光条24与栅极扫描线3同层形成，且位于数据 线2和像素电极4之间的区域下方，起到遮挡光线的作用。为保持各导电结构之间的相互绝缘，在栅极扫描线3、第一栅电极6和公共电极线 5上覆盖有栅极绝缘层，在第一有源层7、数据线2、第一源电极8和第一漏电极9上覆盖有 钝化层(在俯视图中未示出栅极绝缘层和钝化层)。像素电极4形成在钝化层上，通过钝化 层上的第一过孔12与对应的第一漏电极9相连。在该阵列基板上，还包括与公共电极线5相连的放电结构。放电结构具体包括电 容17、第二 TFT开关和放电电源线18。第二 TFT开关具体包括第二栅电极13、第二有源层 14、第二源电极15和第二漏电极16，其结构和工作原理与第一 TFT开关相似。在第二栅电 极13通入开启电压时能够将第二源电极15和第二漏电极16导通，在第二栅电极13通入断 开电压时第二源电极15和第二漏电极16断开。开启电压一般是高于断开电压的高电平。 该电容17串联在公共电极线5和第二栅电极13之间，第二源电极15连接至公共电极线5， 第二漏电极16与放电电源线18连接，具体结构如图1所示。在本实施例中，具体是将放电结构设置在阵列基板的边缘区域中，放电结构的数 量为多个，分别与每条公共电极线5的端部相连。上述放电结构的工作原理是若由于阵列基板上寄生电容的影响而导致公共电极 线5内的公共电压升高时，则相当于公共电压为电容17充电。根据电荷守恒定律AQ = CX Δ V，其中，AQ为电容17两侧的电荷变化量，C为电容17的电容值，AV为电容17两端 的电压差。可知，当电容17 —端的电压升高时，增量电荷可以使电容17另一端的电压值升 高，升高的幅度取决于电容值C的大小。当电容17另一端的电压值能够升高达到第二 TFT 开关的开启电压时，即使第二栅电极13中的电压为开启电压，则第二源电极15和第二漏 电极16导通，与公共电极线5相连的第二源电极15将通过第二漏电极16向放电电源线18 释放电流。放电电源线18可以设定为等于或低于公共电压的直流电源Vdd。此时公共电极 线5中的电压高于公共电压，可以向放电电源线18放电。放电电源线18的电压值可以根 据所需放电的漏电流大小来进行设计。当公共电极线5中的电压通过放电而降低使电容17两端的电压差减小时，当电容17提供给第二栅电极13的电压低于开启电压时，则第二源电 极15和第二漏电极16断开，停止对公共电极线5进行放电。图2为一种TFT开关放电特性曲线的示意图，如图2所示，当栅电极中的电压从关 闭阈值点上升至放电工作点时，即从断开电压上升至开启电压时，TFT开关中流过的漏电流 在很小的栅电极电压区间内发生了很大的变化。电流变化在10倍到100倍之间。这样很 容易通过对TFT开关的宽长比和栅电极电压的控制，实现对公共电极线电压的放电要求。可以通过改变第二 TFT开关的尺寸来控制第二 TFT开关所需的开启电压和断开电 压的大小，以及控制漏电流的大小。例如，通过改变第二源电极15和第二漏电极16之间 TFT沟道的宽度即可以改变开启电压和断开电压的大小。通过设计电容17的电容值C还可 以控制公共电极线5的电压变化对电容17两端电压差的影响，即控制公共电极线5中电压 与第二栅电极13的开启电压之间的关系。采用本实施例的技术方案，可以在公共电极线中的电压升高时及时进行放电，并 且在公共电极线中的电压下降到适当值时停止放电。考虑公共电极线5中的电压与第二 TFT开关的开启电压和断开电压之间的关系， 为提高放电、停止放电的灵敏性，还可以进一步设置开启电源线19。开启电源线19与第二 栅电极13连接，用于向第二栅电极13通入半开启电压，半开启电压小于第二 TFT开关的开 启电压且大于第二 TFT开关的断开电压。通入半开启电压的第二栅电极13处于半饱和的 未开启状态，但是当公共电极线5中的电压有少量的上升时，可以使第二栅电极13中的电 压迅速升高至开启电压，从而导通第二源电极15和第二漏电极16进行放电。上述像素单元和放电结构的电路结构示意图如图3所示。其中，Vcom代表公共电 压，C代表电容17的电容值，Tl代表第二 TFT开关，Vdd为放电电源线18提供的放电电压， Pulse为开启电源线19提供的半开启电压。开启电源线提供的半开启电压可以为脉冲电压。在每帧开始之前，先由开启电源 线为电容充入半开启电压，半开启电压为小于第二 TFT开关开启电压的一固定值，以便使 第二 TFT开关处于非饱和放电阶段。当一帧画面开始显示时，当公共电极线中的电压随着 显示当中的耦合电压上升时，增量电压会通过电容的耦合使得第二 TFT开关的第二栅电极 电压增加，而导致第二 TFT开关的工作点发生偏移，造成漏电流增加，效果是对公共电极线 的电荷放电。通过对第二 TFT开关宽长比的控制和放电电源线电压的调节，可以控制第二 TFT开关的放电量。两者的匹配可以将第二 TFT开关的漏电流控制在敏感点域值附近，使得 公共电极线的电压整体可以降低回原来的电压值。采用上述技术方案，使对公共电极线中电压的放电更加灵敏，且公共电极线中的 电压有小幅度升高时就立即驱动第二 TFT开关进行放电，能够将公共电极线中电压控制在 较小的变化范围内，提高公共电压的稳定性，从而能够改善画面的显示质量。采用放电结构对公共电极线中的电压进行放电的技术方案并不限于本实施例中 的阵列基板，且不限于垂直电场模式的阵列基板。本实施例中，公共电极线形成在阵列基板 上，且直接形成在衬底基板上，其形状为贯穿各行像素单元的线形。而实际应用中，液晶面 板的结构形式有很多种，公共电极线的图案和形成位置可以有多种变化，本发明的放电结 构能适应于各种情况，通过与公共电极线或公共电极相连来进行放电，控制公共电压的稳 定性。
放电结构的数量可以为一个或多个，设置多个放电结构的优势在于能够分别对各 条公共电极线进行放电，使公共电极线在大尺寸的阵列基板上的电压更加均勻化。为简化制造工艺，可以使第二 TFT开关的第二栅电极13、第二有源层14、第二源电 极15和第二漏电极16与第一 TFT开关的第一栅电极6、第一有源层7、第一源电极8和第 一漏电极9分别同层形成；第二栅电极13与电容17的第一端同层且一体成型，第二源电极 15和第二漏电极16与电容17同层形成，且第二源电极15与电容17的第二端172 —体成 型，电容17的第一端和第二端172之间至少包括栅极绝缘层。当采用双色调掩膜板进行构 图工艺，在同一次掩膜工艺后分两次刻蚀出有源层和数据线、源电极、漏电极时，电容17的 第一端和第二端172之间可以包括栅极绝缘层以及有源层的材料。本实施例中，第二源电 极15和电容17的第二端172可以通过栅极绝缘层上的第二过孔20与公共电极线5相连， 如图1所示。实施例二图4为本发明实施例二提供的阵列基板的局部俯视结构示意图。本实施例可以以 实施例一为基础，进一步的，阵列基板上还设置有跨接线10，跨接线10连接相邻像素电源 中的公共电极线5 ；公共电极线5通过跨接线10连接至放电结构。通过设置跨接线10可 以将阵列基板上不直接相连的公共电极线5相互连接，从而增加公共电极线5之间的连接 点，使整个阵列基板中公共电极线5内的公共电压更加均勻化。跨接线10的位置取决于公共电极线5的位置。本实施例中，公共电极线5与栅极 扫描线3同层形成，且与栅极扫描线3平行。跨接线10采用像素电极4的材料制成，形成 在覆盖公共电极线5的栅极绝缘层和钝化层之上，与像素电极4的图案相互间隔，跨接线10 通过贯穿栅极绝缘层和钝化层的跨接过孔11连接相邻像素单元中的公共电极线5。第二源 电极15和电容17的第二端172通过钝化层中的第四过孔22连接跨接线10，且跨接线10 通过钝化层中的第五过孔23连接至公共电极线5。采用本实施例的技术方案，进一步通过跨接线连接相邻的公共电极线，在各个像 素单元中均设置有跨接线，可以使各条公共电极线在整个阵列基板上有更多的连接点，公 共电极线中的电压在整个阵列基板上更加均勻化。上述技术方案中，跨接线跨越了数据线将相邻像素单元中的公共电极线相连，以 增加公共电极线之间的连接点，使电压更均勻。若衬底基板上的公共电极线是独立地形 成在各个像素单元中的，则还可以形成跨越数据线连接相邻像素单元中公共电极线的跨接 线。在具体应用中，像素单元中通常还可以设置有挡光条24，挡光条24与栅极扫描线 3同层形成，且位于数据线2和像素电极4之间的区域下方；公共电极线5与挡光条24 — 体成型，例如可以形成凹字型，跨接线10通过连接挡光条24来连接公共电极线5。本发明各实施例阵列基板中的导电结构可以选用多种材料制成。例如，栅极扫描 线、数据线、TFT开关中的源电极和漏电极、公共电极线及挡光条等可以为铝、铬、钨、钽、钛、 钼及铝镍之一或任意组合构成的单层或复合层结构。栅极绝缘层的材料可以为氮化硅或氧 化铝。像素电极和跨接线的材料可以为氧化铟锡、氧化铟锌或氧化铝锌等透明导电材料。本发明还提供了一种阵列基板的制造方法，包括在衬底基板上形成栅极扫描线、 公共电极线、数据线、第一 TFT开关和像素电极的流程，其中
在形成第一 TFT开关的第一栅电极、第一有源层、第一源电极和第一漏电极的同 时，还对应形成第二 TFT开关的第二栅电极、第二有源层、第二源电极和第二漏电极；且还包括形成电容和放电电源线的流程，电容串联在公共电极线和第二 TFT开关 的第二栅电极之间，且第二 TFT开关的第二漏电极与放电电源线连接，第二 TFT开关、电容 和放电电源线构成放电结构。在衬底基板上形成栅极扫描线、公共电极线、数据线、第一 TFT开关、像素电极和 放电结构的流程，根据具体工艺流程的设计而有多种变化。以下给出本发明阵列基板的制 造方法的优选实施方式。实施例三图5为本发明实施例三提供的阵列基板的制造方法的流程图，该方法具体包括如 下步骤步骤501、在衬底基板1上沉积栅金属薄膜；步骤502、采用单色调掩膜板对栅金属薄膜进行构图工艺，形成包括栅极扫描线 3、第一栅电极6、公共电极线5、挡光条24、电容的第一端171和第二栅电极13的图案，栅极 扫描线3、第一栅电极6、公共电极线5和挡光条24形成在显示区域中，电容的第一端171 和第二栅电极13形成在显示区域之外的边缘区域中；在步骤502所形成的图案中，第一栅电极6与栅极扫描线3相连，公共电极线5与 挡光条24 —体成型，且与电容的第一端171相间隔，电容的第一端171与第二栅电极13为 一体成型，如图6所示。在步骤502中，还可以进一步形成开启电源线19，与第二栅电极13 相连，为其提供半开启电压。开启电源线19可以为线形图案，连接至驱动电路来提供半开 启电压。步骤503、在形成上述图案的衬底基板1上连续沉积栅极绝缘层薄膜、有源层薄膜 和数据线金属薄膜，有源层薄膜可以包括用于制备半导体层的非晶硅薄膜和用于制备掺杂 半导体层的掺杂型非晶硅薄膜；步骤504、采用双色调掩膜板对有源层薄膜和数据线金属薄膜进行构图工艺，形成 包括第一源电极8、第一漏电极9、数据线2、第一有源层7、电容17的第二端172、第二源电 极15、第二漏电极16、第二有源层14和放电电源线18的图案，第一源电极8、第一漏电极 9、数据线2和第一有源层7形成在显示区域中，电容17的第二端172、第二源电极15、第二 漏电极16、第二有源层14和放电电源线18形成在边缘区域中，第一源电极8、第一漏电极 9、第一有源层7和第一栅电极6构成第一 TFT开关，第二源电极15、第二漏电极16、第二有 源层14和第二栅电极13构成第二 TFT开关，第二漏电极16与放电电源线18相连，如图7 所示。放电电源线18可以为线形图案，连接至驱动电路来提供放电所需电源；步骤505、在形成上述图案的衬底基板1上形成钝化层薄膜；步骤506、采用单色调掩膜板对钝化层薄膜和栅极绝缘层薄膜进行构图工艺，形成 包括跨接过孔11和第五过孔23的栅极绝缘层的图案，并形成包括第一过孔12、跨接过孔 11、第四过孔22和第五过孔23的钝化层图案；步骤507、在钝化层上沉积透明导电薄膜；步骤508、采用单色调掩膜板对透明导电薄膜进行构图工艺，形成包括像素电极4 和跨接线10的图案，像素电极4形成在显示区域，通过第一过孔12与第一漏电极9相连，跨接线10通过跨接过孔11连接相邻像素单元中的挡光条24，从而连接与挡光条24 —体成 型的公共电极线5，且跨接线10通过第五过孔23连接公共电极线5，通过第四过孔22与第 二源电极15和电容17的第二端172相连，可参考图4中所示。采用本实施例的技术方案，可通过四次构图工艺形成上述结构的阵列基板，该阵 列基板的放电结构可以及时对公共电极线的电压进行放电，提高公共电极的稳定性，并且 均可以采用现有阵列基板的制备工艺和材料来制成放电结构，工艺成本不高。实施例四图8为本发明实施例四提供的阵列基板的制造方法的流程图，该方法具体包括如 下步骤步骤801、在衬底基板1上沉积栅金属薄膜；步骤802、采用单色调掩膜板对栅金属薄膜进行构图工艺，形成包括栅极扫描线 3、第一栅电极6、公共电极线5、挡光条24、电容的第一端171和第二栅电极13的图案，栅极 扫描线3、第一栅电极6、公共电极线5和挡光条24形成在显示区域中，电容的第一端171 和第二栅电极13形成在显示区域之外的边缘区域中，公共电极线5与栅极扫描线3平行， 贯通各行像素单元，公共电极线5的图案与电容的第一端171相互间隔；在步骤802中，还可以同时形成挡光条24，起到遮挡漏过光线的作用。并且，还可 以同时形成提供半开启电压的开启电源线19的图案。步骤802所形成的图案如图9所示。步骤803、在形成上述图案的衬底基板1上沉积栅极绝缘层薄膜和有源层薄膜；步骤804、采用单色调掩膜板对栅极绝缘层薄膜和有源层薄膜进行构图工艺，形成 包括第二过孔20的栅极绝缘层图案；步骤805、在形成上述图案的衬底基板1上沉积数据线金属薄膜；步骤806、采用双色调掩膜板对有源层薄膜和数据线金属薄膜进行构图工艺，形成 包括第一源电极8、第一漏电极9、数据线2、第一有源层7、电容17的第二端172、第二源电 极15、第二漏电极16、第二有源层14和放电电源线18的图案，第一源电极8、第一漏电极 9、数据线2和第一有源层7形成在显示区域中，电容17的第二端172、第二源电极15、第二 漏电极16和第二有源层14形成在边缘区域中，第一源电极8、第一漏电极9、第一有源层7 和第一栅电极6构成第一 TFT开关，第二源电极15、第二漏电极16、第二有源层14和第二 栅电极13构成第二 TFT开关，第二漏电极16与放电电源线18相连，第二源电极15和电容 17的第二端172通过第二过孔20与公共电极线5相连，如图10所示；在本步骤中，由于有 源层薄膜在步骤804中已经刻蚀形成了第二过孔20，所以在沉积数据线薄膜时可以直接沉 积在第二过孔20中，从而使数据线金属薄膜通过第二过孔20与下方的公共电极线5相连。步骤807、在形成上述图案的衬底基板1上形成钝化层薄膜；步骤808、采用单色调掩膜板对钝化层薄膜进行构图工艺，形成包括第一过孔12的钝化层图案；步骤809、在钝化层上沉积透明导电薄膜；步骤810、采用单色调掩膜板对透明导电薄膜进行构图工艺，形成包括像素电极4的图案，像素电极4形成在显示区域，通过第一过孔12与第一漏电极9相连，可参见图1所
示 o采用本实施例的技术方案，可通过五次构图工艺形成上述结构的阵列基板，该阵列基板的放电结构可以及时对公共电极线的电压进行放电，提高公共电极的稳定性，并且 均可以采用现有阵列基板的制备工艺和材料来制成放电结构，工艺成本不高。在本实施例的技术方案中，也可以在第二源电极和电容的第二端上方的钝化层中 形成过孔，且在公共电极线上方的栅极绝缘层和钝化层中形成过孔，而后以像素电极材料 在两过孔之间形成跨接线来连接第二源电极和电容与公共电极线。本发明阵列基板的制造方法可以用于制备本发明的阵列基板，但是本发明的阵列 基板并不限于由上述实施例的制造方法来形成。不同位置、不同材料和不同工艺的选择组 合也可以制备本发明的阵列基板。采用本发明的技术方案，当液晶显示器工作时，公共电极线中的电压受到寄生电 容的耦合效应降低，而使得整个液晶显示器中的公共电压更加均勻、稳定，尤其是受数据线 中数据电压的干扰降低。公共电压的均勻和稳定，可以避免液晶显示器出现“crosstalk” 和“闪烁(flicker)”等显示不良，提高了显示品质。本发明通过电路上的改进，可以削减公 共电极线上电压的单方向增加，而保持在一个相对稳定的状态，提高的画面品质。本发明的技术方案可以通过阵列基板公共电极线和彩膜基板公共电极的连接，使 放电结构同时控制阵列基板和彩膜基板的公共电压。本发明的放电结构是对导电结构中可 能发生变化的电压进行放电，该放电结构并不限于为公共电压提供放电，还可以使用在其 他电路当中。如发光二极管、触摸屏等。最后应说明的是以上实施例仅用以说明本发明的技术方案，而非对其限制；尽 管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解其依然 可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替 换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的精 神和范围。
权利要求
一种阵列基板，包括衬底基板，所述衬底基板上形成有横纵交叉的数据线和栅极扫描线，围设形成矩阵形式排列的多个像素单元，每个像素单元中设置有第一TFT开关和像素电极，所述衬底基板上还形成有公共电极线，其特征在于还包括与所述公共电极线相连的放电结构；所述放电结构包括电容、第二TFT开关和放电电源线；所述电容串联在所述公共电极线和所述第二TFT开关的第二栅电极之间，所述第二TFT开关的第二源电极连接至所述公共电极线，所述第二TFT开关的第二漏电极与所述放电电源线连接。
2.根据权利要求1所述的阵列基板，其特征在于，所述放电结构还包括开启电源线，与所述第二 TFT开关的第二栅电极连接，用于向所述第二栅电极通入半 开启电压，所述半开启电压小于所述第二 TFT开关的开启电压且大于所述第二 TFT开关的 断开电压。
3.根据权利要求1或2所述的阵列基板，其特征在于所述第二 TFT开关的第二栅电极、第二有源层、第二源电极和第二漏电极与所述第一 TFT开关的第一栅电极、第一有源层、第一源电极和第一漏电极分别同层形成；所述第二栅电极与所述电容的第一端同层且一体成型，所述第二源电极和第二漏电极 与所述电容的第二端同层形成，且所述第二源电极与所述电容的第二端一体成型，所述电 容的第一端和第二端之间至少包括栅极绝缘层。
4.根据权利要求3所述的阵列基板，其特征在于所述第二源电极和电容的第二端通过栅极绝缘层上的第二过孔与公共电极线相连。
5.根据权利要求3所述的阵列基板，其特征在于还设置有跨接线，所述跨接线连接相邻像素单元中的公共电极线；所述公共电极线通过跨接线连接至放电结构。
6.根据权利要求5所述的阵列基板，其特征在于所述公共电极线与所述栅极扫描线同层形成，且与所述栅极扫描线平行；所述跨接线采用像素电极的材料制成，形成在覆盖公共电极线的栅极绝缘层和钝化层 之上，与所述像素电极的图案相互间隔，所述跨接线通过贯穿栅极绝缘层和钝化层的跨接 过孔连接相邻像素单元中的公共电极线；所述第二源电极和电容的第二端通过所述钝化层中的第四过孔与所述跨接线相连，且 所述跨接线通过所述栅极绝缘层和钝化层中的第五过孔连接至所述公共电极线。
7.根据权利要求6所述的阵列基板，其特征在于所述像素单元中还设置有挡光条，所述挡光条与所述栅极扫描线同层形成，且位于所 述数据线和所述像素电极之间的区域下方；所述公共电极线与所述挡光条一体成型，所述跨接线通过连接挡光条来连接所述公共 电极线。
8.—种阵列基板的制造方法，包括在衬底基板上形成栅极扫描线、公共电极线、数据 线、第一 TFT开关和像素电极的流程，其特征在于在形成第一 TFT开关的第一栅电极、第一有源层、第一源电极和第一漏电极的同时，还 对应形成第二 TFT开关的第二栅电极、第二有源层、第二源电极和第二漏电极；且还包括形成电容和放电电源线的流程，所述电容串联在所述公共电极线和所述第二 TFT开关的第二栅电极之间，且所述第二 TFT开关的第二漏电极与所述放电电源线连接，所 述第二 TFT开关、电容和放电电源线构成放电结构。
9.根据权利要求8所述的阵列基板的制造方法，其特征在于，在衬底基板上形成栅极 扫描线、公共电极线、数据线、第一 TFT开关、像素电极和放电结构的流程包括在衬底基板上沉积栅金属薄膜；采用单色调掩膜板对所述栅金属薄膜进行构图工艺，形成包括栅极扫描线、第一栅电 极、公共电极线、挡光条、电容的第一端和第二栅电极的图案，所述栅极扫描线、第一栅电 极、公共电极线和挡光条形成在显示区域中，所述电容的第一端和第二栅电极形成在所述 显示区域之外的边缘区域中；在形成上述图案的衬底基板上连续沉积栅极绝缘层薄膜、有源层薄膜和数据线金属薄膜；采用双色调掩膜板对所述有源层薄膜和数据线金属薄膜进行构图工艺，形成包括第 一源电极、第一漏电极、数据线、第一有源层、电容的第二端、第二源电极、第二漏电极、第二 有源层和放电电源线的图案，所述第一源电极、第一漏电极、数据线和第一有源层形成在显 示区域中，所述电容的第二端、第二源电极、第二漏电极、第二有源层和放电电源线形成在 所述边缘区域中，所述第一源电极、第一漏电极、第一有源层和第一栅电极构成第一 TFT开 关，所述第二源电极、第二漏电极、第二有源层和第二栅电极构成第二 TFT开关，所述第二 漏电极与所述放电电源线相连；在形成上述图案的衬底基板上形成钝化层薄膜；采用单色调掩膜板对所述钝化层薄膜和栅极绝缘层薄膜进行构图工艺，形成包括跨接 过孔和第五过孔的栅极绝缘层的图案，且形成包括第一过孔、跨接过孔、第四过孔和第五过 孔的钝化层图案；在所述钝化层上沉积透明导电薄膜；采用单色调掩膜板对所述透明导电薄膜进行构图工艺，形成包括像素电极和跨接线 的图案，所述像素电极形成在显示区域，通过第一过孔与第一漏电极相连，所述跨接线通过 跨接过孔连接相邻像素单元中的挡光条，从而连接与挡光条一体成型的公共电极线，且所 述跨接线通过第四过孔连接第二源电极和电容的第二端，且通过第五过孔连接至公共电极 线。
10.根据权利要求8所述的阵列基板的制造方法，其特征在于，在衬底基板上形成栅极 扫描线、公共电极线、数据线、第一 TFT开关、像素电极和放电结构的流程包括在衬底基板上沉积栅金属薄膜；采用单色调掩膜板对所述栅金属薄膜进行构图工艺，形成包括栅极扫描线、第一栅 电极、公共电极线、挡光条、电容的第一端和第二栅电极的图案，所述栅极扫描线、第一栅 电极、公共电极线和挡光条形成在显示区域中，所述电容的第一端和第二栅电极形成在所 述显示区域之外的边缘区域中，所述公共电极线与所述栅极扫描线平行，贯通各行像素单 元；在形成上述图案的衬底基板上沉积栅极绝缘层薄膜和有源层薄膜；采用单色调掩膜板对所述栅极绝缘层薄膜和有源层薄膜进行构图工艺，形成包括第二过孔的栅极绝缘层图案；在形成上述图案的衬底基板上沉积数据线金属薄膜；采用双色调掩膜板对所述有源层薄膜和数据线金属薄膜进行构图工艺，形成包括第 一源电极、第一漏电极、数据线、第一有源层、电容的第二端、第二源电极、第二漏电极、第二 有源层和放电电源线的图案，所述第一源电极、第一漏电极、数据线和第一有源层形成在显 示区域中，所述电容的第二端、第二源电极、第二漏电极和第二有源层形成在所述边缘区域 中，所述第一源电极、第一漏电极、第一有源层和第一栅电极构成第一 TFT开关，所述第二 源电极、第二漏电极、第二有源层和第二栅电极构成第二 TFT开关，所述第二漏电极与所述 放电电源线相连，所述第二源电极和电容的第二端通过第二过孔与所述公共电极线相连； 在形成上述图案的衬底基板上形成钝化层薄膜；采用单色调掩膜板对所述钝化层薄膜进行构图工艺，形成包括第一过孔的钝化层图案；在所述钝化层上沉积透明导电薄膜；采用单色调掩膜板对所述透明导电薄膜进行构图工艺，形成包括像素电极的图案，所 述像素电极形成在显示区域，通过第一过孔与第一漏电极相连。
全文摘要
本发明涉及一种阵列基板及其制造方法。该阵列基板包括衬底基板，衬底基板上形成有横纵交叉的数据线和栅极扫描线，围设形成矩阵形式排列的多个像素单元，每个像素单元中设置有第一TFT开关和像素电极，衬底基板上还形成有公共电极线，阵列基板还包括与公共电极线相连的放电结构；放电结构包括电容、第二TFT开关和放电电源线；电容串联在公共电极线和第二TFT开关的第二栅电极之间，第二TFT开关的第二源电极连接至公共电极线，第二TFT开关的第二漏电极与放电电源线连接。本发明利用了放电结构中TFT开关的工作原理，能够当公共电极线的电压超过一定水平时对公共电极线进行放电，提高了公共电压的稳定性。
文档编号G02F1/1368GK101995714SQ200910091908
公开日2011年3月30日 申请日期2009年8月28日 优先权日2009年8月28日
发明者王峥 申请人:北京京东方光电科技有限公司