专利名称：液晶显示面板及液晶显示阵列基板的制作方法
技术领域：
本发明涉 及一种显示装置，且特别是有关于一种液晶显示面板及液晶显示阵列基板。
背景技术：
液晶显示器，或称LCD (Liquid Crystal Display)，为平面超薄的显示设备，它由一定数量的彩色或黑白像素组成，放置于光源或者反射面前方。液晶显示器功耗很低，因此倍受产业界青睐，适用于电子设备。在液晶显示器中，2H转换方式(2H inversion)是一种改善点掩模(Dot mask)画面下点反转(Dot inversion)画面闪烁问题的驱动方式，然而在高解析度的面板上，栅延迟 (Gate delay)造成充电时间不足，所以在数据进入时，栅极必须提前导通，但是当数据线有无经过正负极性转换时，像素的充电状况有很大差异，因而容易发生充电不均造成的显示网格或亮暗线问题。由此可见，上述现有的技术，显然仍存在不便与缺陷，而有待加以进一步改进。为了解决上述问题，相关领域莫不费尽心思来谋求解决之道，但长久以来一直未见适用的方式被发展完成。因此，如何能改善显示网格或亮暗线问题，实属当前重要研发课题之一，亦成为当前相关领域亟需改进的目标。
发明内容
因此，本发明的一态样是在提供一种液晶显示面板及液晶显示阵列基板。依据本发明一实施例，一种液晶显示面板包括一第一基板、多条扫描线、多条数据线、多个第一列像素单元、多个第二列像素单元、一第二基板以及一液晶层。多条扫描线与多条数据线皆设置在第一基板上，且数据线跟扫描线交错。多个第一列像素单元平行设置在第一基板上，每第一列像素单元具有多个第一像素结构，沿一列方向排列，分别电性连接对应的扫描线与数据线，每一第一像素结构具有一第一储存电容，第一储存电容具有一第一储存电容值；多个第二列像素单元平行设置在第一基板上，且跟这些第一列像素单元交替排列，每一第二列像素单元具有多个第二像素结构，沿列方向排列，分别电性连接对应的扫描线与数据线，每一第二像素结构具有一第二储存电容，第二储存电容具有一第二储存电容值，其中第二储存电容值小于第一储存电容值。第二基板跟第一基板相对设置，液晶层设置在第一基板与第二基板之间。依据本发明另一实施例，一种液晶显示阵列基板包括一基板、多条扫描线、多条数据线、多个第一列像素单元以及多个第二列像素单元。多条扫描线与多条数据线皆设置在基板上，且数据线跟扫描线交错。多个第一列像素单元平行设置在基板上，每第一列像素单元具有多个第一像素结构，沿一列方向排列，分别电性连接对应的扫描线与数据线，每一第一像素结构具有一第一储存电容，第一储存电容具有一第一储存电容值；多个第二列像素单元平行设置在基板上，且跟这些第一列像素单元交替排列，每一第二列像素单元具有多个第二像素结构，沿列方向排列，分别电性连接对应的扫描线与数据线，每一第二像素结构具有一第二储存电容，第二储存电容具有一第二储存电容值，其中第二储存电容值小于第一储存电容值。 依据本发明又一实施例，一种液晶显示面板包括一第一基板、多条第一扫描线、多条第二扫描线、多条数据线、多个第一列像素单元、多个第二列像素单元、一第二基板以及一液晶层。第一扫描线与第二扫描线平行交替设置在第一基板上。数据线设置在第一基板上，跟这些扫描线交错。多个第一行像素单元平行设置在第一基板上，每第一行像素单元具有多个第一像素结构，沿一行方向排列，分别电性连接对应的第一扫描线与数据线，每一第一像素结构具有一第一储存电容，第一储存电容具有一第一储存电容值；多个第二行像素单元，平行设置在第一基板上，且跟这些第一行像素单元交替排列，每一第二行像素单元具有多个第二像素结构，沿行方向排列，分别电性连接对应的第二扫描线与数据线，每一第二像素结构具有一第二储存电容，第二储存电容具有一第二储存电容值，其中第二储存电容值小于第一储存电容值。第二基板跟第一基板相对设置，液晶层设置在第一基板与第二基板之间。依据本发明再一实施例，一种液晶显示阵列基板包括一基板、多条第一扫描线、多条第二扫描线、多条数据线、多个第一列像素单元以及多个第二列像素单元。第一扫描线与第二扫描线平行交替设置在基板上。数据线设置在基板上，跟这些扫描线交错。多个第一行像素单元平行设置在基板上，每第一行像素单元具有多个第一像素结构，沿一行方向排列，分别电性连接对应的第一扫描线与数据线，每一第一像素结构具有一第一储存电容，第一储存电容具有一第一储存电容值；多个第二行像素单元平行设置在基板上，且跟这些第一行像素单元交替排列，每一第二行像素单元具有多个第二像素结构，沿行方向排列，分别电性连接对应的第二扫描线与数据线，每一第二像素结构具有一第二储存电容，第二储存电容具有一第二储存电容值，其中第二储存电容值小于第一储存电容值。依据本发明又再一实施例，一种液晶显示面板包括一第一基板、多条第一扫描线、 多条第二扫描线、多条数据线、多个第一行像素单元、多个第二行像素单元、一第二基板以及一液晶层。第一扫描线与第二扫描线平行交替设置在第一基板上。数据线设置在第一基板上，跟扫描线交错。多个第一行像素单元，平行设置在第一基板上，每第一行像素单元具有多个第一像素结构，沿一行方向排列，分别电性连接对应的第二扫描线与数据线，每一第一像素结构具有一第一储存电容，第一储存电容具有一第一储存电容值。多个第二行像素单元，平行设置在第一基板上，且跟这些第一行像素单元交替排列，每一第二行像素单元具有多个第二像素结构，沿行方向排列，分别电性连接对应的第一扫描线与数据线，每一第二像素结构具有一第二储存电容，第二储存电容具有一第二储存电容值，其中第二储存电容值小于第一储存电容值。第二基板跟第一基板相对设置，液晶层设置在第一基板与第二基板之间。依据本发明再又一实施例，一种液晶显示面板液晶显示阵列基板包括一基板、多条第一扫描线、多条第二扫描线、多条数据线、多个第一行像素单元以及多个第二行像素单元。第一扫描线与第二扫描线平行交替设置在基板上。数据线设置在基板上，跟扫描线交错。多个第一行像素单元，平行设置在基板上，每第一行像素单元具有多个第一像素结构， 沿一行方向排列，分别电性连接对应的第二扫描线与数据线，每一第一像素结构具有一第一储存电容，第一储存电容具有一第一储存电容值。多个第二行像素单元，平行设置在基板上，且跟这些第一行像素单元交替排列，每一第二行像素单元具有多个第二像素结构，沿行方向排列，分别电性连接对应的第一扫描线与数据线，每一第二像素结构具有一第二储存电容，第二储存电容具有一第二储存电容值，其中第二储存电容值小于第一储存电容值。综上所述，本发明的技术方案与现有技术相比具有明显的优点和有益效果。通过上述技术方案，可达到相当的技术进步，并具有产业上的广泛利用价值，其至少具有下列特点。 1.采用上述的第二储存电容值小于第一储存电容值的补偿机制，使得相邻像素在充电经过馈通电压降以后的保持电压(holding voltage)十分接近，甚至相同，从而改善显示网格问题；以及2.在保持电压相同或十分接近的情况下，自然无亮暗线问题。
为让本发明的上述和其他目的、特征、优点与实施例能更明显易懂，所附附图的说明如下图1是依照本发明一实施例的一种液晶显示面板的示意图；图2是依照本发明一实施例所绘示的图1的像素阵列的局部电路图；图3是图2中相邻两像素结构的布置图；图4是图2的像素阵列所搭配的2H转换方式驱动；图5表示图4的像素阵列以2H转换方式驱动时的显示效果；图6A是是依照本发明一实施例所绘示的图2的像素阵列以2H转换方式驱动时的时序图；图6B是对照比较例的像素阵列以2H转换方式驱动时的时序图；图7A是是依照本发明另一实施例所绘示的图2的像素阵列以2H转换方式驱动时的时序图；图7B是对照比较例的像素阵列以2H转换方式驱动时的时序图；图8是依照本发明另一实施例所绘示的图1的像素阵列的局部电路图及其搭配的 3H转换方式驱动；图9表示图8的像素阵列以3H转换方式驱动时的显示效果；图10是依照本发明又一实施例所绘示的图1的像素阵列的局部电路图及其搭配的2H转换方式驱动；图11表示图10的像素阵列以2H转换方式驱动时的2V转换的显示效果。图12是依照本发明又一实施例所绘示的图1的像素阵列的局部电路图及其搭配的(2H+1)转换方式驱动；图13表示图10的像素阵列以(2H+1)转换方式驱动时的点转换的显示效果。其中，附图标记100:液晶显示面板110:第一基板120 第二基板130 :液晶层200 像素阵列202、204、206、208 扫描线
212、214、216 数据线 220 第一列像素单元 222 第一像素结构230、250 第二列像素单元232 第二像素结构240 第一或第三列像素单元242:第三像素结构312:第一储存电容314:第一薄膜晶体管 316:第一液晶电容322:第二储存电容324:第二薄膜晶体管326:第二液晶电容328:像素电极332:第三储存电容334:第三薄膜晶体管336:第三液晶电容402、802、1110、1300 像素数据信号412 418、812 814、1112 1118、1312 1318 扫描信号601、602、603、604、605、606、607、608 电压920 第一行像素单元 922 第一像素结构930 第二行像素单元 932 第二像素结构1012:第一储存电容1014:第一薄膜晶体管1016:第一液晶电容1022:第二储存电容1024 第二薄膜晶体管 1026 第二液晶电容1102、1104、1202 高电位 1103、1203 低电位
具体实施例方式为了使本发明的叙述更加详尽与完备，可参照所附的附图及以下所述各种实施例，图式中相同的号码代表相同或相似的元件。另一方面，众所周知的元件与步骤并未描述于实施例中，以避免对本发明造成不必要的限制。在实施方式与申请专利范围中，除非内文中对于冠词有所特别限定，否则“一”与 “该”可泛指单一个或多个。本文中所使用的“约”、“大约”或“大致”用以修饰任何可些微变化的数量，但这种些微变化并不会改变其本质。在实施方式中若无特别说明，则代表以“约”、“大约”或“大致”所修饰的数值的误差范围一般是容许在百分之二十以内，较佳地是于百分之十以内，而更佳地则是于百分之五以内。图1是依照本发明一实施例的一种液晶显示面板100的示意图。如图1所示，液晶显示面板100包括第一基板110、第二基板120、液晶层130以及像素阵列200。在结构上，第二基板120跟第一基板110相对设置，液晶层130设置在第一基板 110与第二基板120之间，像素阵列200设置在第一基板110上。其中，第一基板110例如是薄膜晶体管阵列基板，且第二基板例如是彩色滤光基板。关于第二基板120的具体结构，举例来说，第二基板120可包括上基底、上偏光板、彩色滤光片以及共通电极。另一方面，关于第一基板110上的像素阵列200，以下将以多个实施例搭配不同附图来说明各种像素阵列200的具体结构。图2是依照本发明一实施例所绘示的像素阵列200的局部电路图。如图2所示，像素阵列200包括多条扫描线202 208、多条数据线212 216、多个第一列像素单元220、 240以及多个第二列像素单元230、250，皆设置在如图1所示的第一基板110上。
在结构上，数据线212 216跟扫描线202 208交错。第一列像素单元220、240 与第二列像素单元230、250皆平行设置在第一基板110上，且第二列像素单元230、250跟第一列像素单元220、240交替排列。每第一列像素单元220具有多个第一像素结构222，沿一列方向排列，分别电性连接对应的扫描线202、206与数据线212、214，每一第一像素结构222具有第一储存电容 312，第一储存电容312具有第一储存电容值。每一第二列像素单元230具有多个第二像素结构232，沿列方向排列，分别电性连接对应的扫描线204、208与数据线212、214，每一第二像素结构232具有第二储存电容322，第二储存电容322具有第二储存电容值，其中第二储存电容值小于第一储存电容值。关于第一储存电容312与第二储存电容322在结构上的差异，举例来说，第二储存电容322的面积小于第一储存电容312的面积，或者第二储存电容322的厚度大于第一储存电容312的厚度，或者第二储存电容322的介电常数小于第一储存电容312的介电常数。 通过上述任一方式，即可使第二储存电容值小于第一储存电容值。在此以面积差异来进行说明。再者，每一第一像素结构222包含第一薄膜晶体管314，第一薄膜晶体管314连接扫描线202、206、数据线212、214与第一储存电容312 ；且每一第二像素结构232包含第二薄膜晶体管324，第二薄膜晶体管324连接扫描线204、208、数据线212、214与第二储存电容 322。另外，每一第一像素结构222包含第一液晶电容316，第一液晶电容316连接第一薄膜晶体管314 ；且每一第二像素结构232包含第二液晶电容326，第二液晶电容326连接第二薄膜晶体管324。而其他列类似的像素结构以此类推，在此不再说明。图3是图2中相邻两像素结构232的俯视示意图。如图3所示，第二薄膜晶体管 324连接像素电极328，像素电极328可作为上述的第二储存电容322的一电极板。另外， 第一薄膜晶体管亦连接像素电极(未绘示)，此像素电极可作为上述的第一储存电容的一电极板。在使用上，可通过左右两像素电极328的极性相异，而产生边缘电场以造成如图1 所示的液晶层130中的液晶分子的旋转，以下将搭配图4来具体说明驱动的方式。图4是图2的像素阵列200所搭配的2H转换方式驱动。在2H转换方式中，举例来说，数据驱动电路可提供像素数据信号402至数据线212，此像素数据信号可代表红、绿、 蓝的灰阶。在像素数据信号402为高电位的期间，扫描驱动电路可先提供扫描信号412至扫描线202以导通第一薄膜晶体管314，使第一储存电容312得以充电；接着，扫描驱动电路可提供扫描信号414至扫描线204以导通第二薄膜晶体管324，使第二储存电容322得以充电，而其余类似的像素结构的扫描则以此类推。另一方面，一固定电压提供至共通电极，共通电极与像素电 极间的电压差产生了电场，造成液晶分子的旋转且一特定灰阶。在像素数据信号402为低电位的期间，扫描驱动电路可先后提供扫描信号416、418分别至扫描线206、208，而对应的第一、第二储存电容则未充电，而其余类似的像素结构的扫描亦以此类推。一般而言，像素数据信号根据其电压高于或低于共通电极电压而具有正极性或负极性。当像素数据信号的电压低于共通电极电压时，像素数据信号为负极性。此外，当像素数据信号的电压高于共通电极电压时，像素数据信号为正极性。图5表示图4的像素阵列200以2H转换方式驱动时的显示效果。在图5中，以“ + ”代表正极性， 以“一”代表负极性， 而黑色粗框围着的部分即对应至图4中的像素阵列。图6A是依照本发明一实施例所绘示的图2的像素阵列200以2H转换方式驱动于灰阶为0阶时的时序图。在图6A中，以扭转向列液晶(Twisted nematic liquid crystal ； TN)显示结构为例，第二储存电容322的第二储存电容值(0. 207pF)小于第一储存电容312 的第一储存电容值(0. 247pF)。当像素数据信号402代表灰阶为0阶(LO)，由于扫描信号 412比像素数据信号402早一段时间被提供，因此在第一薄膜晶体管314刚开始导通时，像素数据信号402无法导入到第一储存电容312，所以采第二储存电容322的第二储存电容值(0.207pF)小于第一储存电容312的第一储存电容值(0. 247pF)的补偿机制，经过馈通 (Feed-through)电压降以后，使得第一储存电容312的保持(Holding)电压601与第二储存电容322的保持电压602均为11. 055V，两者的保持电压大致相同(Δν’= 0)，从而解决显示网格问题。图6Β是对照比较例的像素阵列以2Η转换方式驱动于灰阶为0阶时的时序图。在对照实验中，除了第二储存电容322的第二储存电容值(0. 247pF)等于第一储存电容312 的第一储存电容值(0.247pF)以外，其他参数与硬件架构则与图6A基本上相同。由于欠缺补偿机制，经过馈通电压降以后，造成第一储存电容312的保持电压603为11. 055V，第二储存电容322的保持电压604为11. 153V，两者的保持电压差异甚大(Δ V = 0. 098伏特)，而导致显示网格问题。图7Α是是依照本发明一实施例所绘示的图2的像素阵列200以2Η转换方式驱动于灰阶为32阶时的时序图。在图7Α中，第二储存电容322的第二储存电容值(0. 207pF) 小于第一储存电容312的第一储存电容值(0. 247pF)。当像素数据信号402代表灰阶为32 阶(L32)，由于扫描信号412比像素数据信号402早一段时间被提供，因此在第一薄膜晶体管314刚开始导通时，像素数据信号402无法导入到第一储存电容312，所以采第二储存电容322的第二储存电容值(0. 207pF)小于第一储存电容312的第一储存电容值(0. 247pF) 的补偿机制，经过馈通电压降以后，使得第一储存电容312的保持电压605为10. 094V，与第二储存电容322的保持电压606为10. 127V，两者的保持电压十分接近(Δν” = 0. 033伏特)，从而降低显示网格问题。图7Β是对照比较例的像素阵列以2Η转换方式驱动在灰阶为32阶时的时序图。在对照实验中，除了第二储存电容322的第二储存电容值(0. 247pF)等于第一储存电容312 的第一储存电容值(0. 247pF)且像素数据信号402代表灰阶为32阶以外，其他参数与硬件架构则与图7B基本上相同。由于欠缺补偿机制，经过馈通电压降以后，造成第一储存电容 312的电压607与第二储存电容322的电压608两者的保持电压差异甚大(AV = 0. 098伏特)，而导致显示网格问题。实作上，只要第二储存电容322的第二储存电容值小于第一储存电容312的第一储存电容值，即可达到改善显示网格的效果。较佳是第二储存电容值为第一储存电容值的30%-99.9%，使用者就不易察觉到网格。更佳是第二储存电容值为第一储存电容值的 50% -95%，使用者在细看时也难以看到网格；而最佳则是第二储存电容值为第一储存电容值的70% -90%，可更有效地消除显示网格。综上所述，基板110结合如图2的像素阵列200可作为一种液晶显示阵列基板。此液晶显示阵列基板包括基板110、多条扫描线202 208、多条数据线212 216、多个第一列像素单元220以及多个第二列像素单元230。扫描线202 208与数据线212 216皆设置在基板110上，且数据线212 216跟扫描线202 208交错。第一列像素单元220 平行设置在基板110上，每第一列像素单元220具有多个第一像素结构222，沿一列方向排列，分别电性连接对应的扫描线202、206与数据线212、214，每一第一像素结构222具有一第一储存电容312，第一储存电容312具有第一储存电容值。第二列像素单元232平行设置在基板110上，且跟这些第一列像素单元222交替排列，每一第二列像素单元230具有多个第二像素结构232，沿列方向排列，分别电性连接对应的扫描线204、208与数据线212、214， 每一第二像素结构232具有一第二储存电容322，第二储存电容322具有第二储存电容值， 其中第二储存电容值小于第一储存电容值。图8是依照本发明另一实施例所绘示的图1的像素阵列200的局部电路图及其搭配的3H转换方式驱动。如图8所示，使用第一列像素单元220、第二列像素单元230与第三列像素单元240为重复驱动单元以外，其余的电路架构与图2所示的像素阵列200基本上相同。第三列像素单元240的数量可为多个，平行设置在第一基板110上，且每一第三列像素单元240设置在相邻的第二列像素单元230之后，每一第三列像素单元240具有多个第三像素结构242，沿列方向排列，分别电性连接对应的扫描线203与数据线212、214，每一第三像素结构242具有第三储存电容，第三储存电容具有第三储存电容值，其中第三储存电容值等于第二储存电容值。再者，每一第三像素结构242包含第三薄膜晶体管334，第三薄膜晶体管334连接扫描线203、数据线212、214与第三储存电容332。
另外，每一第三像素结构242包含第三液晶电容336，第三液晶电容336连接第三薄膜晶体管334。在3H转换方式中，举例来说，数据驱动电路可提供像素数据信号802至数据线 212，此像素数据信号可代表红、绿、蓝的灰阶。在像素数据信号802为高电位的期间，扫描驱动电路可先提供扫描信号812至扫描线202以导通第一薄膜晶体管314，使第一储存电容312得以充电；接着，提供扫描信号813至扫描线203以导通第二薄膜晶体管324，使第二储存电容322得以充电；然后，扫描驱动电路可提供扫描信号814至扫描线204以导通第三薄膜晶体管334，使第三储存电容332得以充电，而其余类似的像素结构的扫描则以此类推。借此，以3H转换方式驱动时的显示效果如图9所示，黑色粗框围着的部分即对应至图 8中的像素阵列。同理，本发明亦可应用至nH转换方式驱动，其中η为正整数。图10是依照本发明又一实施例所绘示的图1的像素阵列200的局部电路图及其搭配的2Η转换方式驱动。在图10中，像素阵列200为2G1D的排列方式，包括多条第一扫描线902、904、第二扫描线903、905、多条数据线912 914、多个第一行像素单元920以及多个第二行像素单元930，皆设置在如图1所示的第一基板110上。在结构上，第一扫描线902、904与第二扫描线903、905平行交替设置在第一基板 110上。数据线912 914设置在第一基板110上，跟这些扫描线902 905交错。第一行像素单元920与第二行像素单元930皆平行设置在第一基板110上，且第二行像素单元 930跟第一行像素单元920交替排列。每第一行像素单元920具有多个第一像素结构922，沿一行方向排列，分别电性连接对应的第一扫描线902、903与数据线912，每一第一像素结构922具有一第一储存电容 1012，第一储存电容1012具有一第一储存电容值；每一第二行像素单元930具有多个第二像素结构932，沿行方向排列，分别电性连接对应的第二扫描线904、905与数据线912，每一第二像素结构932具有第二储存电容1022，第二储存电容1022具有第二储存电容值，其中第二储存电容值小于第一储存电容值。 关于第一储存电容1012与第二储存电容1022在结构上的差异，举例来说，第二储存电容1022的面积小于第一储存电容1012的面积，或者，第二储存电容1022的厚度大于第一储存电容1012的厚度，或者，第二储存电容1022的介电常数小于第一储存电容1012 的介电常数。通过上述任一方式，即可使第二储存电容值小于第一储存电容值。再者，每一第一像素结构922包含第一薄膜晶体管1014，第一薄膜晶体管1014连接第一扫描线902、数据线912与第一储存电容1012 ；且每一第二像素结构932包含第二薄膜晶体管1024，第二薄膜晶体管1024连接第二扫描线903、数据线912与第二储存电容 1022。另外，每一第一像素结构922包含第一液晶电容1016，第一液晶电容1016连接第一薄膜晶体管1014 ；且每一第二像素结构932包含第二液晶电容1026，第二液晶电容1026 连接第二薄膜晶体管1024。在2H转换方式中，举例来说，数据驱动电路可提供像素数据信号1300至数据线 912，此像素数据信号可代表红、绿、蓝的灰阶。在像素数据信号1300为高电位1202的期间， 扫描驱动电路可先提供扫描信号1312至扫描线902以导通对应的第一薄膜晶体管1014，使第一储存电容1012得以充电。接着，在像素数据信号1300为低电位1203的期间，扫描驱动电路可先后提供扫描信号1314至扫描线903，以导通对应的第二薄膜晶体管1024，使第二储存电容1022得以充电。其余类似的像素结构的扫描则以此类推。借此，以2H转换方式驱动时达成如图11所示的2V转换的显示效果，黑色粗框围着的部分即对应至图12中的像素阵列。图12是依照本发明又一实施例所绘示的图1的像素阵列的局部电路图及其搭配的(2H+1)转换方式驱动。在图12中，像素阵列200为2G1D的排列方式，包括多条第一扫描线902、904、第二扫描线903、905、多条数据线912 914、多个第一行像素单元920以及多个第二行像素单元930，皆设置在如图1所示的第一基板110上。在结构上，第一扫描线902、904与第二扫描线903、905平行交替设置在第一基板 110上。数据线912 914设置在第一基板110上，跟这些扫描线902 905交错。第一行像素单元920与第二行像素单元930皆平行设置在第一基板110上，且第二行像素单元 930跟第一行像素单元920交替排列。每第一行像素单元920具有多个第一像素结构922，沿一行方向排列，分别电性连接对应的第二扫描线903、905与数据线912，每一第一像素结构922具有一第一储存电容 1012，第一储存电容1012具有一第一储存电容值；每一第二行像素单元930具有多个第二像素结构932，沿行方向排列，分别电性连接对应的第一扫描线902、904与数据线912，每一第二像素结构932具有第二储存电容1022，第二储存电容1022具有第二储存电容值，其中第二储存电容值小于第一储存电容值。再者，每一第一像素结构922包含第一薄膜晶体管1014，第一薄膜晶体管1014连接第一扫描线902、数据线912与第一储存电容1012 ；且每一第二像素结构932包含第二薄膜晶体管1024，第二薄膜晶体管1024连接第二扫描线903、数据线912与第二储存电容 1022。另外，每一第一像素结构922包含第一液晶电容1016，第一液晶电容1016连接第一薄膜晶体管1014 ；且每一第二像素结构932包含第二液晶电容1026，第二液晶电容1026 连 接第二薄膜晶体管1024。在(2H+1)2H转换方式中，举例来说，数据驱动电路可提供像素数据信号1100至数据线912，此像素数据信号可代表红、绿、蓝的灰阶。在像素数据信号1100为高电位1102 的期间，扫描驱动电路可先提供扫描信号1112至扫描线912以导通对应的第二薄膜晶体管 1024，使第二储存电容1022得以充电。接着，在像素数据信号1100为低电位1103的期间， 扫描驱动电路可先提供扫描信号1114至扫描线903，以导通对应的第一薄膜晶体管1014， 使第二储存电容1012得以充电。然后，扫描驱动电路可提供扫描信号1116至扫描线904， 以导通对应的第二薄膜晶体管1024，使第二储存电容1022得以充电。在像素数据信号1100 为高电位1104的期间，扫描驱动电路可提供扫描信号1118至扫描线905以导通对应的第一薄膜晶体管1014，使第一储存电容1012得以充电，而其余类似的像素结构的扫描则以此类推。借此，以(2H+1)转换方式驱动时达成如图13所示的点转换(Dot Inversion)的显示效果，黑色粗框围着的部分即对应至图12中的像素阵列。无论以2H或(2H+1)转换方式驱动，只要第二储存电容1022的第二储存电容值小于第一储存电容1012的第一储存电容值，即可在充电经过馈通电压降以后的保持电压十分接近，甚至相同，从而改善显示网格问题。一般是第二储存电容值为第一储存电容值的30% _99.9%，使用者就不易察觉到网格；较佳地是第二储存电容值为第一储存电容值的50% -95%，使用者在细看时也难以看到网格；而更佳地则是第二储存电容值为第一储存电容值的70% -90%，可更有效地消除显示网格。综上所述，基板110结合如图10或图12的像素阵列200可作为一种液晶显示阵列基板。此液晶显示阵列基板包括基板110、多条第一扫描线902 903、多条第二扫描线904 905、多条数据线912 914、多个第一列像素单元920以及多个第二列像素单元920。第一扫描线902 903与第二扫描线904 905平行交替设置在基板110上。数据线912 914设置在基板110上，跟这些扫描线902 905交错。多个第一行像素单元 920平行设置在基板110上，每第一行像素单元920具有多个第一像素结构922，沿一行方向排列，分别电性连接对应的第一扫描线902、904(2H)与数据线912 914或是第二扫描线903、905 (2H+1)与数据线912 914，每一第一像素结构922具有第一储存电容1012，第一储存电容1012具有第一储存电容值；多个第二行像素单元930平行设置在基板110上， 且跟这些第一行像素单元920交替排列，每一第二行像素单元930具有多个第二像素结构 932，沿行方向排列，分别电性连接对应的第二扫描线903、905(2H)与数据线912 914或是第一扫描线902、904 (2H+1)与数据线912 914，每一第二像素结构932具有第二储存电容1022，第二储存电容1022具有一第二储存电容值，其中第二储存电容值小于第一储存电容值。本发明提供第二储存电容的第二储存电容值小于第一储存电容的第一储存电容值，即可在充电经过馈通电压降以后的保持电压十分接近，甚至相同，从而改善显示网格或是亮暗线的问题。 当然，本发明还可有其它多种实施例，在不背离本发明精神及其实质的情况下，熟悉本领域的技术人员当可根据本发明作出各种相应的改变和变形，但这些相应的改变和变形都应属于本发明所 附的权利要求的保护范围。
权利要求
1.一种液晶显示面板，其特征在于，包括一第一基板；多条扫描线，设置在该第一基板上；多条数据线，设置在该第一基板上，跟这些扫描线交错；多个第一列像素单元，平行设置在该第一基板上，每该第一列像素单元具有多个第一像素结构，沿一列方向排列，分别电性连接对应的该扫描线与该数据线，每一第一像素结构具有一第一储存电容，该第一储存电容具有一第一储存电容值；多个第二列像素单元，平行设置在该第一基板上，且跟这些第一列像素单元交替排列， 每一该第二列像素单元具有多个第二像素结构，沿该列方向排列，分别电性连接对应的该扫描线与该数据线，每一第二像素结构具有一第二储存电容，该第二储存电容具有一第二储存电容值，其中该第二储存电容值小于该第一储存电容值； 一第二基板，跟该第一基板相对设置；以及一液晶层，设置在该第一基板与该第二基板之间。
2.根据权利要求1所述的液晶显示面板，其特征在于，每一该第一像素结构包含一第一薄膜晶体管连接该扫描线、该数据线与该第一储存电容，且每一该第二像素结构包含一第二薄膜晶体管连接该扫描线、该数据线与该第二储存电容。
3.根据权利要求1所述的液晶显示面板，其特征在于，该第二储存电容值为该第一储存电容值的30% -99. 9% ο
4.根据权利要求1所述的液晶显示面板，其特征在于，该第二储存电容值为该第一储存电容值的50% -95%。
5.根据权利要求1所述的液晶显示面板，其特征在于，该第二储存电容值为该第一储存电容值的70% -90%。
6.根据权利要求1所述的液晶显示面板，其特征在于，该第二储存电容的面积小于该第一储存电容的面积。
7.根据权利要求1所述的液晶显示面板，其特征在于，该第二储存电容的厚度大于该第一储存电容的厚度。
8.根据权利要求1所述的液晶显示面板，其特征在于，该第二储存电容的介电常数小于该第一储存电容的介电常数。
9.根据权利要求1所述的液晶显示面板，其特征在于，液晶显示面板以2H转换方式驱动。
10.根据权利要求1所述的液晶显示面板，其特征在于，更包括多个第三列像素单元， 平行设置在该第一基板上，且每一该第三列像素单元设置在相邻的该第二列像素单元与该第一列像素单元之间，每一该第三列像素单元具有多个第三像素结构，沿该列方向排列，分别电性连接对应的该扫描线与该数据线，每一第三像素结构具有一第三储存电容，该第三储存电容具有一第三储存电容值，其中该第三储存电容值等于该第二储存电容值。
11.根据权利要求1所述的液晶显示面板，其特征在于，液晶显示面板以3H转换方式驱动。
12.一种液晶显示阵列基板，其特征在于，包括 一基板；多条扫描线，设置在该基板上； 多条数据线，设置在该基板上，跟这些扫描线交错；多个第一列像素单元，平行设置在该基板上，每该第一列像素单元具有多个第一像素结构，沿一列方向排列，分别电性连接对应的该扫描线与该数据线，每一第一像素结构具有一第一储存电容，该第一储存电容具有一第一储存电容值；以及多个第二列像素单元，平行设置在该基板上，且跟这些第一列像素单元交替排列，每一该第二列像素单元具有多个第二像素结构，沿该列方向排列，分别电性连接对应的该扫描线与该数据线，每一第二像素结构具有一第二储存电容，该第二储存电容具有一第二储存电容值，其中该第二储存电容值小于该第一储存电容值。
13.一种液晶显示面板，其特征在于，包括 一第一基板；多条第一扫描线与多条第二扫描线，平行交替设置在该第一基板上； 多条数据线，设置在该第一基板上，跟这些扫描线交错；多个第一行像素单元，平行设置在该第一基板上，每该第一行像素单元具有多个第一像素结构，沿一行方向排列，分别电性连接对应的该第一扫描线与该数据线，每一第一像素结构具有一第一储存电容，该第一储存电容具有一第一储存电容值；多个第二行像素单元，平行设置在该第一基板上，且跟这些第一行像素单元交替排列， 每一该第二行像素单元具有多个第二像素结构，沿该行方向排列，分别电性连接对应的该第二扫描线与该数据线，每一第二像素结构具有一第二储存电容，该第二储存电容具有一第二储存电容值，其中该第二储存电容值小于该第一储存电容值； 一第二基板，跟该第一基板相对设置；以及一液晶层，设置在该第一基板与该第二基板之间。
14.根据权利要求13所述的液晶显示面板，其特征在于，每一该第一像素结构包含一第一薄膜晶体管连接该第一扫描线、该数据线与该第一储存电容，且每一该第二像素结构包含一第二薄膜晶体管连接该第二扫描线、该数据线与该第二储存电容。
15.根据权利要求13所述的液晶显示面板，其特征在于，该第二储存电容值为该第一储存电容值的30% -99.9%。
16.根据权利要求13所述的液晶显示面板，其特征在于，该第二储存电容值为该第一储存电容值的50% -95%。
17.根据权利要求13所述的液晶显示面板，其特征在于，该第二储存电容值为该第一储存电容值的70% -90%。
18.根据权利要求13所述的液晶显示面板，其特征在于，该第二储存电容的面积小于该第一储存电容的面积。
19.根据权利要求13所述的液晶显示面板，其特征在于，该第二储存电容的厚度大于该第一储存电容的厚度。
20.根据权利要求13所述的液晶显示面板，其特征在于，该第二储存电容的介电常数小于该第一储存电容的介电常数。
21.根据权利要求13所述的液晶显示面板，其特征在于，液晶显示面板以2H转换方式驱动，达到2V转换的显示效果。
22.一种液晶显示阵列基板，其特征在于，包括 一基板；多条第一扫描线与多条第二扫描线，平行交替设置在该基板上； 多条数据线，设置在该基板上，跟这些扫描线交错；多个第一行像素单元，平行设置在该第一基板上，每该第一行像素单元具有多个第一像素结构，沿一行方向排列，分别电性连接对应的该第一扫描线与该数据线，每一第一像素结构具有一第一储存电容，该第一储存电容具有一第一储存电容值；以及多个第二行像素单元，平行设置在该基板上，且跟这些第一行像素单元交替排列，每一该第二行像素单元具有多个第二像素结构，沿该行方向排列，分别电性连接对应的该第二扫描线与该数据线，每一第二像素结构具有一第二储存电容，该第二储存电容具有一第二储存电容值，其中该第二储存电容值小于该第一储存电容值。
23.一种液晶显示面板，其特征在于，包括 一第一基板；多条第一扫描线与多条第二扫描线，平行交替设置在该第一基板上； 多条数据线，设置在该第一基板上，跟这些扫描线交错；多个第一行像素单元，平行设置在该第一基板上，每该第一行像素单元具有多个第一像素结构，沿一行方向排列，分别电性连接对应的该第二扫描线与该数据线，每一第一像素结构具有一第一储存电容，该第一储存电容具有一第一储存电容值；多个第二行像素单元，平行设置在该第一基板上，且跟这些第一行像素单元交替排列， 每一该第二行像素单元具有多个第二像素结构，沿该行方向排列，分别电性连接对应的该第一扫描线与该数据线，每一第二像素结构具有一第二储存电容，该第二储存电容具有一第二储存电容值，其中该第二储存电容值小于该第一储存电容值； 一第二基板，跟该第一基板相对设置；以及一液晶层，设置在该第一基板与该第二基板之间。
24.根据权利要求23所述的液晶显示面板，其特征在于，每一该第一像素结构包含一第一薄膜晶体管连接该第一扫描线、该数据线与该第一储存电容，且每一该第二像素结构包含一第二薄膜晶体管连接该第二扫描线、该数据线与该第二储存电容。
25.根据权利要求23所述的液晶显示面板，其特征在于，该第二储存电容值为该第一储存电容值的30% -99.9%。
26.根据权利要求23所述的液晶显示面板，其特征在于，该第二储存电容值为该第一储存电容值的50% -95%。
27.根据权利要求23所述的液晶显示面板，其特征在于，该第二储存电容值为该第一储存电容值的70% -90%。
28.根据权利要求23所述的液晶显示面板，其特征在于，该第二储存电容的面积小于该第一储存电容的面积。
29.根据权利要求23所述的液晶显示面板，其特征在于，该第二储存电容的厚度大于该第一储存电容的厚度。
30.根据权利要求23所述的液晶显示面板，其特征在于，该第二储存电容的介电常数小于该第一储存电容的介电常数。
31.根据权利要求23所述的液晶显示面板，其特征在于，液晶显示面板以(2H+1)转换方式驱动，达到点转换的显示效果。
32.一种液晶显示阵列基板，其特征在于，包括 一基板；多条第一扫描线与多条第二扫描线，平行交替设置在该基板上； 多条数据线，设置在该基板上，跟这些扫描线交错；多个第一行像素单元，平行设置在该基板上，每该第一行像素单元具有多个第一像素结构，沿一行方向排列，分别电性连接对应的该第二扫描线与该数据线，每一第一像素结构具有一第一储存电容，该第一储存电容具有一第一储存电容值；以及多个第二行像素单元，平行设置在该基板上，且跟这些第一行像素单元交替排列，每一该第二行像素单元具有多个第二像素结构，沿该行方向排列，分别电性连接对应的该第一扫描线与该数据线，每一第二像素结构具有一第二储存电容，该第二储存电容具有一第二储存电容值，其中该第二储存电容值小于该第一储存电容值。
全文摘要
本发明公开一种液晶显示面板及液晶显示阵列基板，其中的液晶显示阵列基板包括多条扫描线、多条数据线、多个第一列像素单元以及多个第二列像素单元。第二列像素单元跟第一列像素单元交替排列，每第一列像素单元具有多个第一像素结构，沿一列方向排列，分别电性连接对应的扫描线与数据线。每一第二列像素单元具有多个第二像素结构，沿列方向排列，分别电性连接对应的扫描线与数据线，其中每一第一像素结构的第一储存电容的第一储存电容值大于每一第二像素结构的第二储存电容的第二储存电容值。
文档编号G02F1/133GK102176094SQ20111003605
公开日2011年9月7日 申请日期2011年2月9日 优先权日2010年12月28日
发明者刘竹育, 曾贵圣, 江博仁, 陈怡君 申请人:友达光电股份有限公司