基于电子束（E‑BEAM）的半导体器件特征的制作方法

相关申请的交叉引用

本申请要求于2015年2月20日提交的共同拥有的美国非临时专利申请no.14/627,653的优先权，其全部内容通过引用明确地并入本文。

本公开总体上涉及基于电子束(e-beam)的半导体器件特征。

背景技术：

在集成电路(ic)的制造期间，可以使用193纳米(nm)浸没式光刻(193i)工艺(例如，光学光刻技术)来对半导体器件的多个特征进行图案化。多个特征可以形成在半导体器件的不同层上。例如，线和间隔图案可以形成在半导体器件的第一层上。另外，193i工艺可以用于向线和间隔图案应用一个或多个切割图案以及/或者在线和间隔图案上方形成一个或多个其他特征，诸如过孔、有源区域(例如，金属线)、接触件等。为了形成一个或多个其他特征，可以向半导体器件应用不同的颜色切割图案和/或不同的颜色块图案。每个切割图案和/或块图案使用不同的掩模，这增加了制造半导体器件的成本和时间量。

技术实现要素：

本公开描述了一种具有使用电子束(e-beam)工艺(例如，直接写入电子束工艺)形成的一个或多个半导体器件特征的半导体器件。半导体器件可以包括使用一个或多个光学光刻工艺(诸如193i光刻工艺或极紫外光刻(euv)工艺)形成的其他半导体器件特征。电子束光刻工艺可以具有比一个或多个光学光刻工艺更高的分辨率(例如，更小的余量)。然而，电子束工艺可能比一个或多个光学光刻工艺(诸如193i工艺)更耗时(例如，具有较低的生产量)。因此，使用电子束工艺与一个或多个光学光刻工艺组合以形成半导体器件的特征可以产生具有较小的占用面积(例如，较小的布局尺寸)的半导体器件，并且与在不使用电子束工艺的情况下形成半导体器件相比，可以使用较少数目的掩模。

使用电子束工艺形成的半导体器件的特征可以根据在半导体器件的布局设计阶段期间应用的设计规则(例如，一个或多个阈值)来标识。为了说明，半导体器件的第一布局设计可以包括与第一光刻工艺(诸如光学光刻工艺(例如，193i工艺))相关联的多个切割图案特征。布局设计设备(诸如具有处理器和存储器的计算机)可以将一组设计规则应用于第一布局设计以生成比第一布局设计更紧凑(例如，具有更小的占用面积)的第二布局设计。例如，布局设计设备可以应用该组设计规则以将多个切割图案特征划分为与第一光刻工艺相关联的第一组切割图案特征和与电子束工艺相关联的第二组切割图案特征。为了说明，作为说明性的非限制性示例，该组设计规则可以包括一个或多个阈值，用以基于至少一个特征到有源区域(例如，对应于晶体管的源极、漏极或沟道的扩散区域)的距离(例如，横向距离、高度距离或对角距离)、至少一个特征到过孔的距离、至少一个特征的两个边缘之间的角度、或其组合来标识至少一个特征。横向距离可以是半导体器件的同一层上或不同垂直层上的两个不同特征之间的水平距离。高度距离可以是半导体器件的不同垂直层上的两个不同特征之间的垂直距离。对角距离可以是半导体器件的同一层上或不同垂直层上的两个不同特征之间的直接(例如最短)距离。

布局设计设备可以生成第二布局设计，使得第一布局设计的多个切割图案特征被划分为与第一光刻工艺相关联的第一组切割图案特征和与电子束工艺相关联的第二组切割图案特征(例如，使用该组设计规则标识的特征)。例如，布局设计设备可以生成第二布局设计，使得第二组切割图案特征中的每一个使用与第一光刻工艺相对应的第一余量被分离，并且第二组切割图案特征中的每一个使用与电子束工艺相对应的第二余量被分离。制造系统可以使用电子束工艺和第一光刻工艺(例如，光学光刻工艺)的组合来基于第二布局设计生成图案化的半导体器件。

在一些实现中，可以使用第一光刻工艺(例如，光学光刻工艺，诸如193i光刻工艺或euv工艺)来制造与半导体器件的第一特征相对应的第一切割图案，并且可以使用电子束光刻工艺来制造与半导体器件的第二特征相对应的第二切割图案。另外地或替代地，可以使用第一光刻工艺来形成与半导体器件的第一特征相对应的第一块图案，并且可以使用电子束光刻工艺来形成与半导体器件的第二块特征相对应的第二块图案。

在一个特定方面，一种方法包括执行第一光刻工艺以在半导体器件上制造第一组切割图案特征。第一组切割图案特征中的每个特征的从该特征到有源区域的距离大于或等于阈值距离。该方法还包括执行电子束(e-beam)工艺以在半导体器件上制造第二切割图案特征。第二切割图案特征的从第二切割图案特征到有源区域的第二距离小于或等于阈值距离。

在另一特定方面，一种半导体器件包括第一组切割图案特征和第二切割图案特征。第一组切割图案特征通过第一光刻工艺形成。第一组切割图案特征中的每个特征的从该特征到有源区域的距离等于或大于阈值距离。第二切割图案特征通过电子束(e-beam)工艺形成。第二切割图案特征的从第二切割图案特征到有源区域的第二距离小于或等于阈值距离。

在另一特定方面，一种计算机可读存储设备，存储有指令，这些指令在由处理器执行时引起处理器执行操作，这些操作包括发起第一光刻工艺以在半导体器件上制造第一组切割图案特征。第一组切割图案特征中的每个特征的从该特征到有源区域的距离大于或等于阈值距离。该操作还可以包括发起电子束(e-beam)工艺以在半导体器件上制造第二切割图案特征。第二切割图案特征的从第二切割图案特征到有源区域的第二距离小于或等于阈值距离。

在另一特定方面，一种方法包括接收包括与第一光刻工艺相关联的多个切割图案特征的第一半导体布局设计。该方法还包括向第一半导体布局设计应用一组设计规则以标识多个切割图案特征中的第一组切割图案特征和第二组切割图案特征。该方法还包括基于第一半导体布局设计来生成第二半导体布局设计。第二半导体布局设计包括与第一光刻工艺相关联的第一组切割图案特征和与电子束(e-beam)工艺相关联的第二组切割图案特征。

由公开的实施例中的至少一个实施例提供的一个特别的优点是使用电子束工艺和一个或多个光学光刻工艺的组合形成的半导体器件。与不使用电子束工艺形成半导体器件相比，使用该组合形成半导体器件可以使用较少数目的掩模。另外，与不使用电子束工艺形成半导体器件相比，使用该组合形成半导体器件产生具有减小的占用面积(例如，减小的总体尺寸)的半导体器件。因此，与不使用电子束工艺形成半导体器件相比，使用电子束工艺和一个或多个光学光刻工艺的组合可以降低制造半导体器件的成本和时间量。

本公开的其他方面、优点和特征将在检查整个申请(包括以下部分：附图说明、具体实施方式和权利要求书)之后将变得显而易见。

附图说明

图1是具有第一组切割图案特征和第二组切割图案特征的半导体器件的特定说明性实施例的图；

图2包括用于示出使用电子束(e-beam)工艺形成的u形有源区域的图；

图3包括用于示出使用电子束工艺形成的接触件的图；

图4是形成包括基于电子束的半导体器件特征的半导体器件的方法的特定说明性实施例的流程图；

图5是生成包括基于电子束的半导体器件特征的半导体布局设计的方法的特定说明性实施例的流程图；

图6是包括基于电子束的半导体器件特征的设备的框图；以及

图7是制造包括基于电子束的半导体器件特征的电子设备的制造工艺的特定说明性实施例的数据流程图。

具体实施方式

下面参考附图描述本公开的特定实施例。在说明书中，共同的特征用共同的参考标号来标示。

参考图1，示出了半导体器件的实施例，其总体上标示为100。半导体器件100(例如，硅基器件)可以形成在包括多个层(诸如多个垂直堆叠的电介质层)的晶片(未示出)上以及/或者包括在这样的晶片中。半导体器件100可以包括形成在半导体器件100的多个层中的一个或多个层上和/或通过半导体器件100的多个层中的一个或多层的多个切割图案特征。

多个切割图案特征可以包括线102至110、有源区域112至114、接触件116至118、以及过孔结构122至126和132。线102至110(例如，金属线)可以包括或对应于线和间隔图案，诸如一维(1d)线和间隔图案。线102至110(例如，线和间隔图案)可以使用诸如光学光刻工艺的第一光刻工艺形成在晶片(或芯片)的第一层上。光学光刻工艺可以包括193纳米(nm)浸没式(193i)工艺或极紫外(euv)工艺。为了说明，作为说明性的非限制性示例，线102至110可以使用193i工艺来形成，193i工艺使用基于间隔物的多图案化来对线和间隔图案进行图案化。193i工艺可以具有比euv工艺和电子束(e-beam)工艺更高的生产量和更低的分辨率。虽然半导体器件100被示出为具有五条线，但是在其他实现中，半导体器件100可以包括多于或少于五条线。

有源区域112至114(例如，对应于一个或多个晶体管的源极、漏极或沟道的扩散区域)可以包括第一有源区域112和第二有源区域114。有源区域112至114可以形成在晶片(或芯片)的第二层上。尽管半导体器件100被示出为具有两个有源区域，但是在其他实现中，半导体器件100可以包括多于两个或少于两个有源区域。有源区域112至114中的每个有源区域可以使用第一光刻工艺(例如，光学光刻工艺)、电子束(e-beam)工艺(例如，直接写入工艺)或其组合来形成。例如，有源区域112至114可以使用第一光刻工艺和电子束工艺的组合来形成，如参考图2所述。与第一光刻工艺相比，电子束工艺可以是更高分辨率的工艺。有源区域112至114可以形成在晶片(或芯片)的第二层上，诸如与第一层不同的第二层。在一些实现中，第一有源区域112和第二有源区域114可以在晶片(或芯片)的同一层上。在其他实现中，第一有源区域112和第二有源区域114可以在晶片(或芯片)的不同层上。

有源区域112至114中的每个有源区域可以耦合到一个或多个接触件。例如，第一有源区域112可以耦合到第一接触件118，并且第二有源区域114可以耦合到第二接触件116。为了说明，第一有源区域112可以与第一接触件118接触(例如，物理接触)，并且第二有源区域114可以与第二接触件116接触。接触件116至118中的每个接触件可以使用第一光刻工艺(例如，光学光刻工艺)和/或电子束(e-beam)工艺(例如，直接写入工艺)来形成。例如，接触件116至118可以使用第一光刻工艺或电子束工艺来形成，如参考图3所述。在一些实现中，接触件116至118可以包括与有源区域112至114形成在晶片(或芯片)的同一层上的焊盘(例如，接触焊盘)。在其他实现中，接触件116至118可以与有源区域116至118(例如，对应于一个或多个晶体管的源极、漏极和/或沟道的扩散区域)形成在晶片(或芯片)的不同层上。尽管半导体器件100被示出为具有两个接触件，但是在其他实现中，半导体器件100可以包括多于或少于两个接触件。

半导体器件100可以包括多个过孔(例如，过孔结构)。例如，多个过孔结构可以包括第一代表性过孔结构122、第二代表性过孔结构124、第三代表性过孔结构126和第四代表性过孔结构132。多个过孔结构可以包括第一组过孔结构120和第二组过孔结构130。第一组过孔结构120可以对应于使用第一光刻工艺(例如，193i工艺或euv工艺)形成的第一组切割图案特征。例如，当使用193i工艺形成第一组过孔结构120时，第一过孔结构122可以使用第一掩模(例如，第一颜色掩模)来形成，第二过孔结构124可以使用第二掩模(例如，第二颜色掩模)来形成，并且第三过孔结构126可以使用第三掩模(例如，第三颜色掩模)来形成。虽然第一组过孔结构120被描述为使用三个不同的掩模来形成，但是在其他实现中，第一组过孔结构120可以使用多于或少于三个掩模来形成。例如，第一组过孔结构120可以使用单个掩模或使用多个掩模来形成。第二组过孔结构130可以对应于使用电子束工艺(或作为与第一光刻工艺相比更高分辨率工艺的另一工艺)形成的第二组切割图案特征。电子束工艺可以使用单程切割图案工艺形成第二组过孔结构130(例如，第二组切割图案特征)。因此，第一组过孔结构120可以使用第一光刻工艺(例如，与电子束工艺相比具有更高的生产量的193i工艺)来形成，并且第二组过孔结构130可以使用电子束工艺(例如，与193i工艺相比具有更高的分辨率的电子束工艺)来形成。

第一组过孔结构120(例如，第一组切割图案特征)中的每个过孔可以与到有源区域(诸如第一有源区域112或第二有源区域114)的相应的第一距离(例如，横向距离、高度距离或对角距离)相关联。横向距离可以是半导体器件100的同一层上或不同垂直层上的两个不同特征之间的水平距离。高度距离可以是半导体器件100的不同垂直层上的两个不同特征之间的垂直距离。对角距离可以是半导体器件100的同一层上或不同垂直层上的两个不同特征之间的直接(例如，最短)距离。

第一组过孔结构120的每个相应的第一距离可以大于或等于阈值距离(例如，阈值横向距离、阈值高度距离或阈值对角距离)。阈值距离可以对应于第一光刻工艺的间隔余量。例如，当第一光刻工艺是193i工艺时，阈值距离可以对应于使用第一光刻工艺形成的切割图案要与半导体器件100的其他特征分离的最小距离(例如，最小横向距离、最小高度距离和/或最小对角距离)。

作为说明性的非限制性示例，对于第一组过孔结构120中的特定过孔结构，相应的第一横向距离可以是到最近的有源区域的水平距离。为了说明，对应于第一过孔结构122的第一横向距离可以是从第一过孔结构122到第一有源区域112的横向距离。作为另一示例，第一过孔结构122到第一有源区域112的第一高度距离可以大于或等于阈值高度距离。作为另一示例，第一过孔结构122到第一有源区域的第一对角距离可以大于或等于阈值对角距离。尽管第一组过孔结构120被描绘为包括四个过孔结构，但是在其他实现中，第一组过孔结构120可以包括多于或少于四个过孔结构。

第二组过孔结构130(例如，第二组切割图案特征)的每个过孔可以与到有源区域(诸如第一有源区域112或第二有源区域114)的相应的第二距离相关联。对于第二组过孔结构130中的特定过孔结构，相应的第二距离可以是到最近的有源区域的距离。为了说明，对应于第四过孔结构132的第二横向距离可以是从第四过孔结构132到第二有源区域114的横向距离。第二组过孔结构130的每个相应的第二距离可以小于或等于阈值距离(例如，阈值横向距离、阈值高度距离或阈值对角距离)。虽然第二组过孔结构130被描绘为包括三个过孔结构，但是在其他实现中，第二组过孔结构130可以包括多于或少于三个过孔结构。

与包括使用第一光刻工艺形成的多个过孔结构(例如，第一组过孔结构和第二组过孔结构)的半导体器件相比，通过使用第一光刻工艺形成第一组过孔结构120以及使用电子束工艺形成第二组过孔结构130，可以减少半导体器件100的占用面积并且可以使用减少数目的颜色掩模。例如，描绘了使用第一光刻工艺(例如，193i工艺)与使用193i工艺与电子束工艺组合的比较，其总体上标示为140。

参考比较140的左侧图示，使用193i工艺形成特定半导体器件的第一版本。第一版的每个半导体特征使用193i工艺来形成。第一版本包括线142至146、有源区域148至150(例如，金属线)以及接触件152至154，诸如源极接触件152和漏极接触件154。也使用193i工艺形成对应于过孔结构156至160的切割图案。例如，过孔结构156至160可以包括第一过孔结构156、第二过孔结构158和第三过孔结构160。为了形成过孔结构156至160，可以应用多个掩模作为193i工艺的部分。另外，193i工艺可以与193i余量相关联，诸如使用193i工艺形成的过孔结构要到另一特征(诸如有源区域148至150之一)的最小距离(d1)。193i余量(例如，最小距离(d1))可以包括或对应于如以上参考半导体器件100所描述的阈值横向距离。因此，193i余量可能导致(例如，指定)第一有源区域148与第二有源区域150之间的总体距离。

参考比较140的右侧图示，将193i工艺(和/或另一光学光刻工艺，诸如euv工艺)与电子束工艺组合使用以形成特定半导体器件的第二版本。第二版本包括线172至176、有源区域178至180(例如，金属线)和接触件182至184，诸如源极接触件182和漏极接触件184。第二版本的线172至176、有源区域178至180和接触件182至184(例如，右侧图示)可以分别对应于第一版本的线142至146、有源区域148至150和接触件152至154(例如，左侧图示)。

第二版本还可以包括过孔结构186至190，诸如第一过孔结构186、第二过孔结构188和第三过孔结构190。第二版本的第一过孔结构186、第二过孔结构188和第三过孔结构190(例如，右侧图示)可以分别对应于第一版本的第一过孔结构156、第二过孔结构158和第三过孔结构160(例如，左侧图示)。可以使用193i工艺形成对应于第二过孔结构188的切割图案。第二过孔结构188可以定位在距第一有源区域178第一距离并且距第二有源区域180第二距离的地方。第一距离和第二距离中的每一个可以大于或等于193i余量(例如，最小距离(d1))。可以使用电子束工艺形成对应于第一过孔结构186和第三过孔结构190的切割图案。电子束工艺可以与电子束余量(诸如使用电子束工艺形成的过孔结构要到另一特征(诸如有源区域148至150之一)的最小距离(d2))相关联。与电子束工艺相关联的最小距离(d2)可以小于与193i工艺相关联的最小距离(d1)。因此，使用电子束工艺来形成一个或多个过孔可以导致第二版本的有源区域178至180之间的总体距离(例如，右侧图示)小于第一版本的有源区域148至150之间的总体距离(例如，左侧图示)。例如，距离(d3)可以对应于第一版本的有源区域148、150之间的距离(例如，左侧图示)与第二版本的有源区域178、180之间的距离(例如，右侧图示)之差。

参考半导体器件100，在操作期间，一个或多个电信号(例如，电压信号和/或电流信号)可以被提供给半导体器件100。例如，第一电压值可以被施加到第二接触件116，并且第二电压值可以被施加到第一接触件118。不同的特征(例如，线102至110、有源区域112至114、接触件116至118和/或多个过孔)可以使得半导体器件100的电信号能够在耦合到半导体器件100的特征的不同部件之间传播。

在一些实现中，被包括在第一组过孔结构120中的一个或多个过孔结构可以被包括在第二组过孔结构中，并且可以使用电子束工艺来形成。例如，如果两个过孔结构以小于或等于阈值距离的距离被分离，则两个过孔结构中的一个或两个可以使用电子束工艺来形成。为了说明，如果第一过孔结构122和第二过孔结构124以小于或等于阈值横向距离的特定横向距离被分离，则第一过孔结构122和/或第二过孔结构124可以被包括在第二组过孔结构130中，并且使用电子束工艺来形成。另外地或替代地，基于要使用特定掩模来形成的过孔结构的数目，第一组过孔结构120中的一个或多个过孔结构可以被包括在第二组过孔结构130中。例如，当要使用特定掩模来形成的过孔结构的数目小于或等于阈值数目时，要使用特定掩模来形成的每个过孔结构可以被包括在第二组过孔结构中，并且可以使用电子束工艺来形成。为了说明，当阈值数目等于1时，要使用第二掩模来形成的过孔结构的第一数目等于阈值数目。因此，第二过孔结构124可以被包括在第二组过孔结构130中，并且可以使用电子束工艺来形成。通过将特定掩模的过孔结构的数目与阈值数目相比较，并且在过孔结构的数目小于或等于阈值数目时使用电子束工艺，可以减少用于形成第一组过孔结构120的掩模的数目。

虽然已经将第一组过孔结构120描述为使用193i工艺来形成，并且已经将第二组过孔结构130描述为使用电子束工艺来形成，但是在其他实现中，可以使用不同的工艺来形成第一组过孔结构120和第二组过孔结构。例如，可以使用第一工艺来形成第一组过孔结构120，并且可以使用第二工艺来形成第二组过孔结构130。与第二工艺相比第一工艺可以具有更低的分辨率。为了说明，第一工艺可以是193i工艺，第二工艺可以是euv工艺。

与使用第一光刻工艺(例如，不使用电子束工艺)形成多个过孔结构相比，通过使用电子束工艺和第一光刻工艺的组合来形成半导体器件100的多个过孔结构(例如，第一组过孔结构120和第二组过孔结构130)，可以使用较少数目的掩模。另外，与不使用电子束工艺形成半导体器件100相比，使用电子束工艺和第一光刻工艺的组合来形成半导体器件100可以产生具有减小的占用面积(例如，减小的总体尺寸)的半导体器件100。

参考图2，描绘了具有u形有源区域的半导体器件的图。描绘了第一半导体器件，其总体上标示为200。第一半导体200可以包括或对应于图1的半导体器件100。

第一半导体器件200包括线(诸如代表性的线208)和有源区域(诸如代表性的有源区域202)。例如，第一半导体器件200的线可以包括或对应于图1的线102至110。第一半导体器件200的有源区域可以包括或对应于图1的有源区域112至114。

第一半导体器件200示出了用于形成具有u形部分214的有源区域202的布局设计。例如，第一半导体器件200示出了用于有源区域202的多色水平切割图案。多色水平切割图案可以包括第一切割图案204和第二切割图案206。多色水平切割图案可以在第一光刻工艺(诸如光学光刻工艺(例如，193i工艺))期间使用以形成具有u形部分214的有源区域202。

第一半导体器件200的一部分的分解图在200处被描绘。分解图220示出了第一半导体器件200的特定有源区域的u形部分的一部分。特定有源区包括具有第一边缘209、第二边缘211和第三边缘213的边界221。第一边缘209和第二边缘211可以在角部223处相交。角部223可以被设计为具有角度θ，例如在第一边缘209与第二边缘211之间的角度。

注意，第一半导体器件200和分解图220每个示出了要在第一光刻工艺期间使用的有源区域202和多色水平切割图案的布局设计。当切割图案204、206使用193i工艺来形成时，由193i工艺形成的特定有源区域的角部可以作为193i工艺的分辨率的结果而被磨圆，如230所示。为了说明角部磨圆对第一半导体器件200的操作的影响，u形部分214被设计为以有源线213为中心，并且u形部分214的角部被设计为位于离有源线213多于一条线的第一半导体器件200的线上方。

为了使第一半导体器件200的布局设计变得紧凑并且减少和/或消除角部磨圆的影响，可以使用193i工艺和电子束工艺的组合来形成被配置为形成有源区域的切割图案。为了使第一半导体器件200的布局设计变得紧凑，可以标识特定有源区域的边界的角度，诸如边界221的角度θ。作为说明性的非限制性示例，可以将角度θ与诸如三十度的阈值角度相比较。当角度θ大于或等于阈值角度时，被配置为形成角度θ的单个切割图案可以分解为多个切割图案(例如，多个特征)，诸如第一切割图案和第二切割图案，如本文中所述。第一切割图案和/或第二切割图案可以使用电子束工艺来形成。例如，第一切割图案可以使用193i工艺来形成，并且第二切割图案可以使用与193i工艺相比更高分辨率的工艺(诸如euv工艺或电子束工艺)来形成。

描绘了具有使用193i工艺和电子束工艺形成的有源区域的第二半导体器件，其总体上标示为250。第二半导体器件250包括线(诸如代表性的线262)和有源区域(诸如代表性的有源区域260)。例如，第二半导体器件250的线可以包括或对应于图1的线102至110。第二半导体器件250的有源区域可以包括或对应于图1的有源区域112至114。

有源区域260包括由多个切割图案形成的u形部分270。在一些实现中，u形部分270可以在有源线269上居中。多个切割图案中的第一组切割图案(例如，一个或多个切割图案)可以使用193i工艺和第一掩模来制造。为了说明，作为说明性的非限制性示例，第一组切割图案可以包括第一切割图案252。多个切割图案中的第二组切割图案可以使用193i工艺和第二掩模来制造。作为说明性的非限制性示例，第二组切割图案可以包括第二切割图案256、第三切割图案258和第四切割图案259。多个切割图案中的第三组切割图案可以使用电子束工艺来制造。例如，作为说明性的非限制性示例，第三组切割图案可以包括第五切割图案245和第六切割图案247。

第二半导体器件250的分解图在290处被描绘。分解图290示出了第二半导体器件250的特定有源区域的u形部分的一部分。特定有源区域包括边界，边界包括第一边缘291、第二边缘292和第三边缘293。第一边缘291和第二边缘292可以在基本上垂直的角部处相交(例如，第一边缘291和第二边缘292的相交是基本垂直的)。由于u形部分270的角部不会受到由单个193i切割图案产生的角部磨圆，所以u形部分270的角部可以定位在离有源线269一条线的第二半导体器件250的线上方，因此与第一半导体器件200的u形部分214相比，使得第二半导体器件250的u形部分270更紧凑。为了说明，u形部分214可以跨越第一半导体器件200的五条线，而u形部分270跨越第二半导体器件250的三条线。

通过将193i切割图案分解为多个切割图案并且使用电子束工艺来形成一个或多个切割图案，可以使第一半导体器件200的布局设计变得紧凑。另外，通过使用电子束工艺来形成一个或多个切割图案，可以减少和/或消除角部磨圆，诸如与有源区域相关联的角部磨圆。

参考图3，描绘了具有耦合到接触件的有源区域的半导体器件的图。描绘了第一半导体器件，其总体上标示为300。第一半导体器件300可以包括或对应于图1的半导体器件100、图2的第一半导体器件200或第二半导体器件250。

第一半导体器件300包括第一线(诸如代表性的第一线301)和第一过孔结构(诸如代表性的第一过孔结构307)。例如，第一半导体器件300的第一线可以包括或对应于图1的线102至110、图2的第一半导体器件200的线或第二半导体器件250的线。第一过孔结构可以包括或对应于图1的半导体器件100的多个过孔结构(例如，第一组过孔结构120和/或第二组过孔结构130)。第一半导体器件300还包括一个或多个有源区域，诸如第一有源区域305和第二有源区域306。有源区域305至306可以包括或对应于图1的有源区域112至114、图2的第一半导体器件200的有源区域或第二半导体器件250的有源区域。第一半导体器件300还包括一个或多个接触件，诸如第一代表性接触件308。第一半导体器件300的接触件可以包括或对应于图1的接触件116至118。第一有源区域305可以耦合到包括第一接触件308的第一组接触件。第二有源区域306可以耦合到不同于第一组接触件的第二组接触件。

第一有源区域305和第一组接触件可以对应于使用193i工艺形成的第一块图案302。例如，第一有源区域305和第一组接触件可以使用在193i工艺期间施加的第一掩模来形成。第二有源区域306和第二组接触件可以对应于第二块图案304。例如，第二有源区域306和第二组接触件可以使用在193i工艺期间施加的第二掩模来形成。基于193i工艺的分辨率，使用单个193i块图案形成特定有源区域和一个或多个相应接触件可以产生角部磨圆。例如，参考第一半导体器件300的部分的分解图315，描绘了角部磨圆的示例。

在形成特定块图案(诸如第一块图案302)之后，可以应用一个或多个切割图案以进一步限定(例如，建立)与块图案相关联的特征。例如，在形成第一块图案302之后，可以使用193i工艺来应用切割图案303。切割图案303可以被应用以切割出第一块图案302的部分，以便更好地限定一个或多个接触件(诸如第一接触件308)的部分。

为了减少和/或消除由用于形成特定有源区域和一个或多个接触件的单个193i块图案引起的磨圆，可以将单个193i块图案分解为多个块图案。例如，可以将第一块图案302和第二块图案304中的每一个分解为多个块图案，如参考被标示为350的第二半导体器件所述。第二半导体器件350可以包括或对应于图1的半导体器件100、图2的第一半导体器件200或第二半导体器件250。

第二半导体器件350包括第二线(诸如代表性的第二线351)和第二过孔结构(诸如代表性的第一过孔结构357)。例如，第二半导体器件350的第二线可以包括或对应于图1的线102至110、图2的第一半导体器件200的线或第二半导体器件250的线。第二过孔结构可以包括或对应于图1的半导体器件100的多个过孔结构(例如，第一组过孔结构120和/或第二组过孔结构130)。第二半导体器件350还包括一个或多个有源区域，诸如代表性的有源区域353。第二半导体器件350的有源区域可以包括或对应于图1的有源区域112至114、图2的第一半导体器件200的有源区域或第二半导体器件250的有源区域。第二半导体器件350还包括一个或多个接触件，诸如代表性的第二接触件355。第二半导体器件350的接触件可以包括或对应于图1的接触件116至118。有源区域353可以耦合到第一组接触件。有源区域353可以使用与193i工艺相关联的第一块图案352来形成。耦合到有源区域353的第一组接触件中的每个接触件可以通过与电子束图案化相关联的相应块图案来形成。例如，电子束工艺可以用于形成与第一组接触件中的特定接触件相对应的电子束块图案356。通过使用193i工艺和电子束工艺的组合来形成特定有源区域并且形成耦合到特定有源区域的一个或多个接触件，可以减少和/或消除角部磨圆，诸如与使用单个193i块图案形成有源区域和一个或多个接触件相关联的角部磨圆。

参考图4，描绘了形成半导体器件的方法400的说明性实施例的流程图，其总体上标示为400。半导体器件可以包括或对应于图1的半导体器件100、图2的第一半导体器件200、第二半导体器件250、图3的第一半导体器件300、第二半导体器件350、或其组合。

方法400还可以包括在402处执行第一光刻工艺以在半导体器件上制造第一组切割图案特征。第一组切割图案特征中的每个特征的从特征到有源区域的距离大于或等于阈值距离。该距离可以是横向(例如，水平)距离、高度(例如，垂直)距离和/或对角(例如，直接)距离。阈值距离可以是阈值横向距离、阈值高度距离和/或阈值对角距离。第一组切割图案特征可以包括或对应于图1的第一组切割图案特征120，诸如第一组过孔结构。例如，有源区域可以包括或对应于图1的有源区域112至114、148至150、178至180之一、图2的有源区域202、260之一、或者图3的第一半导体器件300或第二半导体器件350的有源区域之一。第一光刻工艺可以包括193纳米(nm)浸没式(193i)工艺或极紫外(euv)工艺。阈值距离可以包括或对应于第一光刻工艺的间隔余量。在一些实现中，第一组切割图案特征使用单个掩模来形成。在其他实现中，第一组切割图案特征使用多个掩模来形成。

方法400还可以包括在404处执行电子束(e-beam)工艺以在半导体器件上制造第二切割图案特征。第二切割图案特征的从第二切割图案特征到有源区域的第二距离小于或等于阈值距离。例如，第二切割图案特征可以被包括在第二组切割图案特征(例如，一组一个或多个切割图案特征)(诸如图1的第二组切割图案特征130)中。当第二切割图案特征被包括在第二组切割图案特征中时，第二组切割图案特征中的每个特征的从特征到有源区域的第二距离小于或等于阈值距离。例如，当第二距离是横向距离时，第二组切割图案特征中的每个特征的从特征到有源区域的横向距离小于或等于阈值横向距离。作为另一示例，当第二距离是高度距离时，第二组切割图案特征中的每个特征的从特征到有源区域高度距离小于或等于阈值高度距离。电子束工艺可以是与第一光刻工艺相比更高分辨率的工艺。电子束工艺可以被配置为使用单程切割图案工艺来形成第二组切割图案特征。在一些实现中，用于制造第二切割图案特征的电子束工艺可以在用于制造第一组切割图案特征的第一光刻工艺之后被发起。在其他实现中，用于制造第二切割图案特征的电子束工艺可以在用于制造第一组切割图案特征的第一光刻工艺开始之前被发起。

在一些实现中，有源区域可以通过执行第一光刻工艺以形成有源区域的第一边缘并且执行电子束工艺以形成有源区域的第二边缘来形成。角部可以对应于第一边缘和第二边缘的交叉。例如，第一边缘和第二边缘可以分别包括或对应于图2的第一边缘209和第二边缘211。另外地或替代地，方法400可以包括形成耦合到有源区域的接触件。接触件可以包括或对应于图1的接触件116至118、图3的第一半导体器件300的接触件或第二半导体器件350的接触件。在一些实现中，当有源区域使用第一光刻工艺来形成时，接触件可以使用电子束工艺来形成。

在其他实现中，可以执行193i工艺以产生与有源区域相关联的水平切割图案，并且可以执行电子束工艺以产生第一切割图案和第二切割图案。水平切割图案可以包括或对应于图3的水平切割图案252。第一切割图案和第二切割图案可以分别包括或对应于图2的第五切割图案245和第六切割图案247。第一切割图案和第二切割图案中的每一个可以基本上垂直于水平切割图案，使得水平切割图案、第一切割图案和第二切割图案限定u形有源区域。例如，u形有源区域可以包括或对应于图2的u形有源区域270。

在一些实现中，在制造第一组切割图案特征之前和/或在制造一个或多个第二切割图案特征(例如，第二切割图案特征)之前，可以执行193i工艺以形成一维(1d)线和间隔图案。例如，可以在形成有源区域之前形成1d线和间隔图案。另外地或替代地，可以执行第二光刻工艺以在半导体器件上制造第一块切割图案，并且可以执行电子束工艺以在半导体器件上制造第二块切割图案。例如，第一块切割图案可以包括或对应于图3的块图案302、304、352、354之一。第二块切割图案可以包括或对应于图3的块切割图案356。在一些实现中，可以在制造第一组切割图案特征之后和/或在制造一个或多个第二切割图案特征(例如，第二切割图案特征)之前形成第一块切割图案和第二块切割图案。第二光刻工艺可以是193i工艺，并且用于形成第二块切割图案的电子束工艺可以使用化学增幅。在一些实现中，作为说明性的非限制性示例，第二块切割图案可以包括或对应于接触件，诸如图1的第二接触件116或第一接触件118。

方法400可以用于形成包括第一组切割图案特征(根据第一光刻工艺形成)和第二切割图案特征(根据电子束工艺形成)的半导体器件。与使用第一光刻工艺(例如，不使用电子束工艺)形成第一组切割图案特征和第二切割图案特征相比，通过使用第一光刻工艺和电子束工艺，可以使用更少数目的掩模。另外，与具有使用第一光刻工艺(例如，不使用电子束工艺)形成的第一组切割图案特征和第二切割图案特征的半导体器件相比，使用第一光刻工艺(以形成第一组切割图案特征)和电子束工艺(以形成第二切割图案特征)可以产生具有减小的占用面积(例如，减小的整体尺寸)的半导体器件。因此，与不使用电子束工艺形成半导体器件相比，使用电子束工艺和第一光刻工艺可以降低制造半导体器件的成本和时间量。

参考图5，描绘了生成包括基于电子束的半导体器件特征的半导体布局设计的方法的说明性实施例的流程图，其总体上标示为500。半导体布局设计可以用于制造图1的半导体器件100、图2的第一半导体器件200、第二半导体器件250、图3的第一半导体器件300、第二半导体器件350、或其组合。

方法500可以包括在502处接收包括与第一光刻工艺相关联的多个切割图案特征的第一半导体布局设计。第一光刻工艺可以是193纳米(nm)浸没式(193i)工艺。在一些实现中，多个切割图案特征可以包括多个过孔切割图案，诸如与图1的第一组切割图案特征120和第二组切割图案特征130相对应的多个过孔切割图案特征。在一些实现中，第一半导体布局设计可以包括有源区域，诸如图1的有源区域112至114之一、图2的有源区域202、260之一、或图3的第一半导体器件300或第二半导体器件350的有源区域之一。

方法500还可以包括在504处向第一半导体布局设计应用一组设计规则以标识多个切割图案特征中的第一组切割图案特征和第二组切割图案特征。例如，第一组切割图案特征和第二组切割图案特征可以分别包括或对应于图1的第一组切割图案特征120和第二组切割图案特征130。第一组切割图案特征和第二组切割图案特征中的每组切割图案特征可以包括一个或多个切割图案特征。在一些实现中，应用该组设计规则包括标识大于或等于阈值距离的多个切割图案特征中的特定切割图案特征的间隔(例如，水平间隔、垂直间隔和/或对角间隔)。例如，水平间隔(例如，横向间隔)可以是从特定切割图案特征到半导体器件的有源区域的距离。一个或多个切割图案特征中的每一个被包括在第二组切割图案特征中。

方法500还可以包括在506处基于第一半导体布局设计来生成第二半导体布局设计。第二半导体布局设计包括与第一光刻工艺相关联的第一组切割图案特征和与电子束(e-beam)工艺相关联的第二组切割图案特征。例如，第二布局设计可以包括或对应于图1的半导体器件100的布局设计。在一些实现中，第一半导体布局设计和第二半导体布局设计可以分别包括或对应于图1的140处描绘的特定半导体的第一版本(例如，左侧图示)和特定半导体的第二版本(例如，右侧图示)。

在一些实现中，应用该组设计规则包括标识第一切割图案过孔与第二切割图案过孔之间的距离。例如，第一切割图案过孔和第二切割图案过孔可以分别包括或对应于图1的第一过孔结构122和第二过孔结构124。为了说明，第一切割图案过孔可以与第一掩模(例如，第一颜色掩模)相关联，并且第二切割图案过孔可以与第二掩模(例如，第二颜色掩模)相关联。可以将距离与阈值距离相比较，并且响应于确定距离小于或等于阈值距离，可以将第一切割图案过孔和/或第二切割图案过孔包括在第二组切割图案特征中。

另外地或替代地，应用该组设计规则可以包括标识与多个切割图案特征中的特定切割图案特征的边界相关联的角度。例如，特定切割图案特征可以包括或对应于有源区域，诸如图1的有源区域112至114之一、图2的有源区域202、260之一、或者图3的第一半导体器件300或第二半导体器件350的有源区域之一。角度可以包括或对应于如图2所示的角度θ。可以将角度与阈值角度相比较，并且响应于确定角度大于或等于阈值角度，可以将特定切割图案特征分解为多个特征和/或多个切割图案。多个特征中的第一特征(和/或多个切割图案中的第一切割图案)可以与第一组切割图案特征相关联，并且多个特征中的第二特征(和/或多个切割图案中的第二切割图案)可以与第二组切割图案特征相关联。为了说明，响应于确定角度大于阈值角度，第一组切割图案可以与第一光刻工艺(例如，光学光刻工艺)相关联，并且第二组切割图案可以与具有比第一光刻工艺更高分辨率的工艺相关联。

在一些实现中，应用该组设计规则可以包括标识以小于或等于阈值距离的距离被分离的两个过孔结构。当距离小于或等于阈值距离时，两个过孔结构中的一个或两个可以使用电子束工艺来形成。为了说明，可以标识以小于或等于阈值横向距离的横向距离被分离的两个过孔结构，并且可以使用电子束工艺形成两个过孔结构中的一个或两个。另外地或替代地，应用该组设计规则可以包括标识要使用特定掩模(例如，特定的193i彩色掩模)来形成的过孔结构的数目。可以将过孔结构的数目(例如，要使用特定掩模来形成的过孔结构的总数)与阈值数目相比较。响应于确定过孔结构的数目小于或等于阈值数目，可以使用电子束工艺来形成与特定掩模相关联的每个过孔结构。

在一些实现中，多个切割图案特征可以包括有源区域和接触件。例如，有源区域可以包括或对应于图1的有源区域112至114之一、图2的有源区域202、260之一、或者图3的第一半导体器件300或第二半导体器件350的有源区域之一。接触件可以包括或对应于接触件116至118之一、或者图3的第一半导体器件300或第二半导体器件350的接触件。有源区域可以耦合到接触件(例如，与其物理接触)。应用该组设计规则包括标识耦合到有源区域的接触件、将有源区域包括在第一组切割图案特征中以及将接触件包括在第二组切割图案特征中。为了说明，参考图3的半导体器件350，被包括在第一组切割图案特征中的有源区域可以对应于使用193i工艺形成的第一块图案352，并且被包括在第二组切割图案特征中的接触件可以对应于使用电子束工艺(或比193i工艺更高分辨率的工艺)形成的第二切割图案356。

方法500可以用于生成使用第一光刻工艺(例如，193i工艺)和具有比193i工艺更高分辨率的另一工艺(诸如euv工艺或电子束工艺)的组合的半导体布局设计。例如，通过应用一个或多个设计规则，一个或多个切割图案特征和一个或多个切割图案可以被标识为要使用另一工艺(例如，与第一光刻工艺相比更高的分辨率的euv工艺或电子束工艺)来形成。与根据使用单个工艺(例如，单个光刻工艺，诸如193i工艺)的特定半导体布局设计形成的相应的半导体器件相比，通过生成使用第一光刻工艺和另一工艺的半导体布局设计，根据该半导体布局设计形成的特定半导体器件可以具有更小的占用面积(例如，减小的总体尺寸)。

图4的方法400和/或图5的方法500所示的过程可以由处理单元来控制，处理单元诸如中央处理单元(cpu)、控制器、现场可编程门阵列(fpga)器件、专用集成电路(asic)、其他硬件器件、固件器件或其任何组合。作为示例，图4的方法400和/或图5的方法500可以由执行用于控制制造设备的指令的一个或多个处理器来执行。

参考图6，描绘了设备600(例如，电子设备)的特定说明性实施例的框图，诸如无线通信设备。设备600包括耦合到存储器632的处理器610，诸如数字信号处理器(dsp)。处理器610或其部件可以包括半导体器件698。半导体器件698包括第一组切割图案特征和第二组切割图案特征。作为说明性的非限制性示例，第一组切割图案特征和第二组切割图案特征可以分别包括或对应于图1的第一组切割图案特征120和第二组切割图案特征130。

为了说明，处理器610可以被构造为使得处理器610的部件可以使用一个或多个结构(诸如一个或多个线、一个或多个接触件、一个或多个有源区域、和/或一个或多个过孔结构)被电连接。例如，一个或多个线可以包括或对应于图1的线102至110、142至146、172至176中的一个或多个、图2的线208、234、262中的一个或多个、或图3的半导体器件300、350的线中的一个或多个。一个或多个接触件可以包括或对应于接触件116至118、152至154、182至184、或者图3的半导体器件300、350的一个或多个接触件。一个或多个有源区域可以包括或对应于图1的有源区域112至114、148至150、178至180、图2的有源区域202、260之一、或图3的半导体器件300、350的有源区域之一。一个或多个过孔结构可以包括或对应于图1的第一组过孔结构120、第二组过孔结构130、过孔156至160、186至190、或者被包括在图3的半导体器件300、350中的过孔结构。

存储器632包括诸如计算机可读指令或处理器可读指令的指令668(例如，可执行指令)。指令668可以包括由诸如处理器610的计算机可执行的一个或多个指令。

图6还示出了耦合到处理器610和显示器628的显示控制器626。编码器/解码器(codec)634也可以耦合到处理器610。扬声器636和麦克风638可以耦合到codec634。

图6还表明，无线接口640可以耦合到处理器610和天线642。在一些实现中，半导体器件100、处理器610、显示控制器626、存储器632、codec634和无线接口640被包括在系统级封装件或片上系统设备622中。在特定实施例中，输入设备630和电源644耦合到片上系统设备622。此外，在特定实施例，如图6所示，显示器628、输入设备630、扬声器636、麦克风638、天线642和电源644在片上系统设备622外部。然而，显示器628、输入设备630、扬声器636、麦克风638、天线642和电源644中的每一个可以耦合到系统级芯片设备622的部件，诸如接口或控制器。尽管半导体器件698被描绘为被包括在处理器610中，但是在其他实现中，半导体器件698可以被包括在设备600的另一部件或耦合到设备600的部件中。例如，作为说明性的非限制性示例，半导体器件698可以被包括在存储器632中。

结合图1至6的所描述的实施例中的一个或多个，公开了一种设备，其可以包括用于在半导体器件中传导第一电信号(例如，电压信号和/或电流信号)的第一装置，用于传导的第一装置通过第一光刻工艺来形成。从用于传导的第一装置到半导体器件的有源区域的距离大于或等于阈值距离。用于传导的第一装置可以包括或对应于图1的第一组切割图案特征120、过孔结构156至160、180、图3的第一半导体器件300或第二半导体器件350的一个或多个过孔结构、被配置为传导第一电信号的一个或多个其他结构、或其任何组合。

该设备还可以包括用于在半导体器件中传导第二电信号(例如，电压信号和/或电流信号)的第二装置，用于传导的第二装置通过电子束工艺来形成。从用于传导的第二装置到有源区域的第二距离小于或等于阈值距离。用于传导的第二装置可以包括或对应于图1的第二组切割图案特征130、过孔结构186、190、图3的第一半导体器件300或第二半导体器件350的一个或多个过孔结构、被配置为传导第一电信号的一个或多个其他结构、或其任何组合。

所公开的实施例中的一个或多个可以在系统或设备(诸如电子设备600)中实现，该系统或设备可以包括通信设备、固定位置数据单元、移动位置数据单元、移动电话、蜂窝电话、卫星电话、计算机、平板电脑、便携式计算机、显示设备、媒体播放器或台式计算机。替代地或另外地，电子设备600可以包括机顶盒、娱乐单元、导航设备、个人数字助理(pda)、显示器、计算机显示器、电视机、调谐器、无线电、卫星无线电、音乐播放器、数字音乐播放器、便携式音乐播放器、视频播放器、数字视频播放器、数字视频盘(dvd)播放器、便携式数字视频播放器、卫星、车辆、包括处理器或者存储或取回数据或计算机指令的任何其他设备、或其组合。作为另一说明性的非限制性示例，系统或设备可以包括远程单元(诸如手持式个人通信系统(pcs)单元)、便携式数据单元(诸如全球定位系统(gps)设备)、抄表设备、或者包括处理器或存储或取回数据或计算机指令的任何其他设备、或其任何组合。

以上公开的设备和功能可以被设计和配置为存储在计算机可读介质上的计算机文件(例如，rtl、gdsii、gerber等)。可以将一些或所有这样的文件提供给基于这样的文件来制造设备的制造处理程序。所得到的产品包括半导体晶片，半导体晶片然后被切割成半导体裸片以及被封装成半导体芯片。然后将芯片用于上述设备中。图7描绘了电子设备制造过程700的特定说明性实施例。

在制造过程700处诸如在研究计算机706处接收物理器件信息702。物理器件信息702可以包括表示与图1的半导体器件100、图2的半导体器件250、图3的半导体器件350、图6的半导体器件698、或其组合相关联的至少一个物理属性的设计信息。例如，物理器件信息702可以包括经由耦合到研究计算机706的用户接口704输入的物理参数、材料特性和结构信息。研究计算机706包括耦合到诸如存储器710的计算机可读介质(例如，非暂态计算机可读介质)的处理器708，诸如一个或多个处理核。存储器710可以存储可执行以引起处理器708变换物理器件信息702以符合文件格式并且生成库文件712的计算机可读指令。

研究计算机706还可以包括设计规则709，诸如一个或多个阈值。作为说明性的非限制性示例，一个或多个阈值可以包括如参考图1所描述的阈值距离、如参考图2所述的角度阈值、或其组合。虽然设计规则709被示出为与存储器710不同，但是在一些实施例中，设计规则709可以被存储在存储器710中。处理器708可以被配置为将设计规则709应用于物理器件信息702以生成布局设计711(例如，半导体布局设计)。例如，过程708可以被配置为根据图5的方法500来生成布局设计711。因此，库文件712可以包括或对应于布局设计711。为了说明，库文件712可以包括具有第一组切割图案特征和第二组切割图案特征的半导体器件的布局。虽然已经参考研究计算机706描述了设计规则709和布局设计711，但是在其他实现中，设计规则709和/或布局设计711可以被包括在另一设备中或由另一设备来生成，另一设备诸如本文中描述的设计计算机714。

在一些实现中，库文件712包括至少一个数据文件，其包括变换后的设计信息。例如，库文件712可以包括器件库，器件库包括具有图1的半导体器件100、图2的半导体器件250、图3的半导体器件350、图6的半导体器件698、根据图4的方法400形成的半导体器件、或其组合的设备，其被提供用于与电子设计自动化(eda)工具720一起使用。

库文件712可以在设计计算机714处与eda工具720一起使用，设计计算机714包括耦合到存储器718的处理器716，诸如一个或多个处理核。eda工具720可以作为处理器可执行指令存储在存储器718处以使得设计计算机714的用户能够设计包括图1的半导体器件100、图2的半导体器件250、图3的半导体器件350、图6的半导体器件698、根据图4的方法400形成的半导体器件、或其组合的电路。例如，设计计算机714的用户可以经由耦合到设计计算机714的用户接口724来输入电路设计信息722。电路设计信息722可以包括表示要耦合到图1的半导体器件100、图2的半导体器件250、图3的半导体器件350、图6的半导体器件698、根据图4的方法400形成的半导体器件、或其组合的部件(例如，晶体管、反相器、存储单元、逻辑门等)的至少一个物理属性的设计信息。为了说明，电路设计属性可以包括特定电路的标识和与电路设计中的其他元件的关系、定位信息、特征尺寸信息、互连信息、或者表示要耦合到图1的半导体器件100、图2的半导体器件250、图3的半导体器件350、图6的半导体器件698、根据图4的方法400形成的半导体器件、或其组合的部件的物理属性的其他信息。在其他实现中，电路设计属性可以是图1的半导体器件100、图2的半导体器件250、图3的半导体器件350、图6的半导体器件698、根据图4的方法400形成的半导体器件、或其组合的设计属性，并且可以生成新的设计布局。例如，设计计算机714可以根据一个或多个设计规则(诸如设计规则709)来生成新的设计布局。新的设计布局可以对应于具有第一组切割图案特征和第二组切割图案特征的半导体器件，诸如图1的半导体器件100、图2的半导体器件250、图3的半导体器件350、图6的半导体器件698、根据图4的方法400形成的半导体器件、或其组合。

设计计算机714可以被配置为变换设计信息(包括电路设计信息722)以符合文件格式。为了说明，文件格式可以包括表示平面几何形状的数据库二进制文件格式、文本标签、和关于分层格式(诸如图形数据系统(gdsii)文件格式)的电路布局的其他信息。除了其他电路或信息，设计计算机714可以被配置为生成包括变换后的设计信息的数据文件，诸如包括描述图1的半导体器件100、图2的半导体器件250、图3的半导体器件350、图6的半导体器件698、根据图4的方法400形成的半导体器件、或其组合的信息的gdsii文件726。。为了说明，数据文件可以包括与包括图1的半导体器件100、图2的半导体器件250、图3的半导体器件350、图6的半导体器件698、根据图4的方法400形成的半导体器件、或其组合并且还包括片上系统(soc)内的附加电子电路和部件的soc相对应的信息。

可以在制造过程728处接收gdsii文件726，以根据gdsii文件726中的变换信息来制造图1的半导体器件100、图2的半导体器件250、图3的半导体器件350、图6的半导体器件698、根据图4的方法400形成的半导体器件、或其组合。例如，设备制造过程可以包括向掩模制造商730提供gdsii文件726以产生一个或多个掩模，诸如与光刻工艺一起使用的掩模，其被图示为代表性的掩模732。掩模732可以在制造过程期间使用以生成可以被测试和分离成诸如代表性的裸片736的裸片的一个或多个晶片733。裸片736包括如下电路：该电路包括具有图1的半导体器件100的器件、图2的半导体器件250、图3的半导体器件350、图6的半导体器件698、根据图4的方法400形成的半导体器件、或其组合的设备。

例如，制造过程728可以包括用于发起和/或控制制造过程728的处理器734和存储器735。存储器735可以包括可执行指令，诸如计算机可读指令或处理器可读指令。可执行指令可以包括由诸如处理器734的计算机可执行的一个或多个指令。

制造过程728可以由完全自动化或部分自动化的制造系统来实现。例如，制造过程728可以根据时间表被自动化。制造系统可以包括用于执行一个或多个操作以形成半导体器件的制造设备(例如，处理工具)，半导体器件诸如图1的半导体器件100、图2的半导体器件250、图3的半导体器件350、图6的半导体器件698、根据图4的方法400形成的半导体器件、或其组合。例如，作为说明性的非限制性示例，制造设备可以被配置为执行193纳米(nm)浸没式(193i)工艺、极紫外(euv)工艺、电子束(e-beam)工艺、或其组合。

制造系统(例如，执行制造过程728的自动化系统)可以具有分布式架构(例如，层级)。例如，制造系统可以包括一个或多个处理器(诸如处理器734)、一个或多个存储器(诸如存储器735)、和/或根据分布式架构被分布的控制器。分布式架构可以包括控制或发起一个或多个低级系统的操作的高级处理器。例如，制造过程728的高级部分可以包括一个或多个处理器，诸如处理器734，并且低级系统每个可以包括一个或多个相应的控制器或者可以由一个或多个相应的控制器来控制。特定低级系统的特定控制器可以从特定高级系统接收一个或多个指令(例如，命令)，可以向从属模块或处理工具发出子命令，并且可以将状态数据传回给特定高级别。一个或多个低级系统中的每一个可以与一个或多个相应的制造设备(例如，处理工具)相关联。在一些实现中，制造系统可以包括分布在制造系统中的多个处理器。例如，低级系统部件的控制器可以包括处理器，诸如处理器734。

可替代地，处理器734可以是制造系统的高级系统、子系统或部件的一部分。在另一实现中，处理器734包括制造系统的各个级别和部件处的分布式处理。

因此，处理器734可以包括在由处理器734执行时引起处理器734发起或控制图1的半导体器件100、图2的半导体器件250、图3的半导体器件350、图6的半导体器件698、根据图4的方法400形成的半导体器件、或其组合的形成的处理器可执行指令。在一些实现中，存储器735是存储由处理器734可执行以引起处理器734根据图4的方法400的至少部分来发起半导体器件的形成的计算机可执行指令的非暂态计算机可读介质。例如，计算机可执行指令可以可执行以引起处理器734发起或控制图1的半导体器件100的形成。

作为说明性示例，处理器734可以发起或控制半导体器件的有源区域的形成，并且可以发起或控制用于在半导体器件上制造第一组切割图案特征的第一光刻工艺。第一组切割图案特征中的每个特征与大于或等于阈值距离的从特征到有源区域的相应第一距离相关联。处理器还可以发起或控制用于在半导体器件上制造第二组切割图案特征的电子束(e-beam)工艺。第二组切割图案特征中的每个特征与从特征到有源区域的相应第二距离相关联。相应第二距离小于或等于阈值距离。

裸片736可以被提供给封装过程738，在封装过程738中，裸片736被结合到代表性的封装件740中。例如，封装件740可以包括单裸片736或多个裸片，诸如系统级封装(sip)布置。例如，封装件740可以包括或对应于图6的系统级封装或片上系统设备622。封装件740可以被配置为符合一个或多个标准或规范，诸如联合电子设备工程委员会(jedec)标准。

关于封装件740的信息可以被分发到各种产品设计者，诸如经由存储在计算机746中的部件库。计算机746可以包括耦合到存储器750的处理器748，诸如一个或多个处理核。印刷电路板(pcb)工具可以作为处理器可执行指令存储在存储器750处以处理经由用户接口744从计算机746的用户接收的pcb设计信息742。pca设计信息742可以包括封装的半导体器件在电路板上的物理定位信息，封装的半导体器件包括图1的半导体器件100、图2的半导体器件250、图3的半导体器件350、图6的半导体器件698、根据图4的方法400形成的半导体器件、或其组合。

计算机746可以被配置为转换pcb设计信息742以生成数据文件，诸如gerber文件752，其具有各种数据，包括封装的半导体器件在电路板上的物理定位信息、以及诸如迹线(例如，金属线)和过孔(例如，过孔结构)的电连接的布局，其中封装的半导体器件对应于包括图1的半导体器件100、图2的半导体器件250、图3的半导体器件350、图6的半导体器件698、根据图4的方法400形成的半导体器件、或其组合的封装件740。在其他实现中，由变换后的pcb设计信息生成的数据文件可以具有不同于gerber格式的格式。

gerber文件752可以在板组装过程754处被接收并且用于产生根据存储在gerber文件752内的设计信息制造的pcb，诸如代表性的pcb756。例如，gerber文件752可以被上传到一个或多个机器以执行pcb生产过程的各个步骤。pcb756可以用包括封装件740的电子元件填充以形成代表性的印刷电路组件(pca)758。

pca758可以在产品制造过程760处被接收并且被集成到一个或多个电子设备(诸如第一代表性电子设备762和第二代表性电子设备764)中。例如，第一代表性电子设备762、第二代表性电子设备764或两者可以包括或对应于图6的设备600。作为说明性的非限制性示例，第一代表性电子设备762、第二代表性电子设备764或两者可以包括通信设备、固定位置数据单元、移动位置数据单元、移动电话、蜂窝电话、卫星电话、计算机、平板电脑、便携式计算机或台式计算机，其中集成有图1的半导体器件100、图2的半导体器件250、图3的半导体器件350、图6的半导体器件698、根据图4的方法400形成的半导体器件、或其组合。替代地或另外地，第一代表性电子设备762、第二代表性电子设备764或两者可以包括机顶盒、娱乐单元、导航设备、个人数字助理(pda)、显示器、计算机显示器、电视机、调谐器、无线电、卫星无线电、音乐播放器、数字音乐播放器、便携式音乐播放器、视频播放器、数字视频播放器、数字视频盘(dvd)播放器、便携式数字视频播放器、包括处理器或者存储或检索数据或计算机指令的任何其他设备、或者其组合，其中集成有图1的半导体器件100、图2的半导体器件250、图3的半导体器件350、图6的半导体器件698、根据图4的方法400形成的半导体器件、或其组合。作为另一说明性的非限制性示例，电子设备762和764中的一个或多个可以包括远程单元(诸如移动电话)、手持个人通信系统(pcs)单元、便携式数据单元(诸如个人数据助理)、全球定位系统(gps)设备、导航设备、固定位置数据单元(诸如抄表设备)、包括处理器或者存储或检索数据或计算机指令的任何其他设备、或其任何组合。尽管图7示出了根据本公开的教导的远程单元，但是本公开不限于这些所示的单元。本公开的实施例可以适用于包括有源集成电路(包括存储器和片上电路)的任何设备。

包括图1的半导体器件100的器件、图2的半导体器件250、图3的半导体器件350、图6的半导体器件698、根据图4的方法400形成的半导体器件、或其组合的设备可以被制造、处理和包含到电子设备中，如说明性过程700所述。关于图1至6公开的实施例的一个或多个方面可以被包括在图7中的各个处理阶段，诸如在库文件712、gdsii文件726(例如，具有gdsii格式的文件)和gerber文件752(例如，具有gerber格式的文件)内，以及存储在研究计算机706的存储器710、设计计算机714的存储器718、计算机746的存储器750、在各个阶段(诸如在板组装过程754处)使用的一个或多个其他计算机或处理器(未示出)的存储器、或其组合处。另外地或替代地，关于图1至6公开的实施例的一个或多个方面可以通过结合到一个或多个其他物理部件(诸如掩模732、裸片736、封装件740、pca758、诸如原型电路或器件(未示出)等其他产品、或其任何组合)中来被包括在图7中。尽管描绘了从器件设计到最终产品的各种代表性的生产阶段，但是在其他实施例中，可以使用更少的阶段或者可以包括附加阶段。类似地，过程700可以由单个实体或者由执行过程700的各个阶段的一个或多个实体来执行。

尽管图1至7中的一个或多个可以示出根据本公开的教导的系统、设备和/或方法，但是本公开不限于这些所示的系统、设备和/或方法。本文中图示或描述的图1至7中任一项的一个或多个功能或部件可以与图1至7的另一功能或部件的一个或多个其他部分组合。因此，本文中描述的单个实施例都不应当被解释为限制，并且在没有脱离本公开的教导的情况下，可以适当地组合本公开的实施例。

本领域技术人员将进一步了解，结合本文中公开的实施例描述的各种说明性逻辑块、配置、模块、电路和算法步骤可以被实现为电子硬件、由处理器执行的计算机软件、或两者的组合。上面已经在其功能方面一般性地描述了各种说明性部件、块、配置、模块、电路和步骤。这样的功能被实现为硬件还是处理器可执行指令取决于特定应用和施加在整个系统上的设计约束。技术人员可以针对每个特定应用以不同的方式来实现所描述的功能，但是这样的实现决定不应当被解释为导致偏离本公开的范围。

结合本文中公开的实施例描述的方法或算法的步骤可以直接以硬件、以由处理器执行的软件模块、或者以两者的组合来实施。软件模块可以驻留在随机存取存储器(ram)、闪存、只读存储器(rom)、可编程只读存储器(prom)、可擦除可编程只读存储器(eprom)、电可擦除可编程只读存储器(eeprom)、寄存器、硬盘、可移除磁盘、光盘只读存储器(cd-rom)、或本领域已知的任何其他形式的非暂态存储介质。例如，存储介质可以耦合到处理器，使得处理器可以从存储介质读取信息并且向存储介质写入信息。在替代方案中，存储介质可以与处理器成一体。处理器和存储介质可以驻留在专用集成电路(asic)中。asic可以驻留在计算设备或用户终端中。在替代方案中，处理器和存储介质可以作为分立部件驻留在计算设备或用户终端中。

提供了对所公开的实施例的先前描述以使得本领域技术人员能够制作或使用所公开的实施例。对这些实施例的各种修改对于本领域技术人员将是显而易见的，并且本文中定义的原理可以应用于其他实施例而不脱离本公开的范围。因此，本公开不旨在限于本文中所示的实施例，而是符合与由所附权利要求限定的原理和新颖特征一致的最宽范围。