显示装置的制作方法

这里描述的一个或更多个实施方式涉及显示装置。

背景技术：

液晶显示装置具有在两个电极之间的液晶层。当电压被施加到所述电极时，液晶层中的液晶分子重新排列以控制透过的光的量从而形成图像。

技术实现要素：

根据一个或更多个实施方式，一种显示装置包括多个像素，所述像素中的至少一个包括：像素电极，在对应于第一栅线、第二栅线、第一数据线和第二数据线的像素区域中；开关，连接到第一栅线、第一数据线和像素电极；存储电极，邻近于像素电极；以及存储电极连接部分，连接到存储电极并交叠第一栅线和第二栅线中的至少一条，存储电极连接部分的至少一部分基本上平行于第一栅线和第二栅线中的被交叠的所述至少一条。

存储电极连接部分可以包括：第一连接部分，在第一数据线和像素电极之间并连接到存储电极；第二连接部分，交叠第一栅线；第三连接部分，交叠第二栅线；以及第四连接部分，交叠第二数据线。第四连接部分可以基本上平行于第二数据线。存储电极连接部分和像素电极可以在相同的层上。像素的相应的存储电极连接部分可以连接到彼此。

存储电极可以包括在第一栅线和第二栅线之间更邻近于第二栅线的第一存储电极部分。第一存储电极部分的端部分可以连接到存储电极连接部分。第一存储电极部分可以沿像素电极的面对第二栅线的一侧。

存储电极可以包括以下中的至少一个：第二存储电极部分，从第一存储电极部分的一个端部分朝向第一栅线延伸；第三存储电极部分，从第一存储电极部分的另一个端部分朝向第一栅线延伸；以及第四存储电极部分，在所述一个端部分和所述另一个端部分之间从第一存储电极部分朝向第一栅线延伸。第一、第二、第三和第四存储电极部分中的至少一个可以交叠像素电极。

开关可以包括连接到第一栅线的栅电极、连接到第一数据线的源电极以及连接到像素电极的漏电极。开关的源电极可以具有基本上u形状。各像素中的源电极的各凸起部分可以面对相同的方向。第一数据线或第二数据线可以在相邻像素的相应的存储电极之间，相应的存储电极可以连接到彼此。

第二数据线可以在两个相邻的像素之间，所述两个相邻的像素的一个中的第三存储电极部分和所述两个相邻的像素的另一个中的第三存储电极部分可以连接到彼此。第一数据线可以在两个相邻的像素之间，所述两个相邻的像素的一个中的第一存储电极和所述两个相邻的像素的另一个中的第三存储电极部分可以连接到彼此。

显示装置可以包括在存储电极和存储电极连接部分之间的绝缘层，绝缘层包括接触孔以连接存储电极和存储电极连接部分。存储电极连接部分可以包括透明导电材料。

显示装置可以包括在第一数据线、第二数据线和开关上的光阻挡层。所述多个像素中的另一个像素可以包括：另一个像素电极，在对应于第一栅线、第二栅线、第二数据线和第三数据线的另一个像素区域中；和另一个存储电极，邻近于所述另一个像素电极。所述另一个存储电极可以包括在第一栅线和第二栅线之间更邻近于第一栅线的另一个第一存储电极部分。像素电极的面对第一栅线的一侧可以比像素电极的面对第一数据线的另一侧长。在单一帧周期中，第一栅线可以在第二栅线之前被驱动。

附图说明

从以下结合附图的详细描述，本发明的公开的以上和其它的特征以及方面将被更清楚地理解，附图中：

图1示出显示装置的像素的一实施方式；

图2示出沿图1中的剖面线i-i'的视图；

图3示出沿图1中的剖面线ii-ii'的视图；

图4示出图1的第一栅线、栅电极、第二栅线和存储电极的一实施方式；

图5示出图1的光发射区域中的像素电极的一实施方式；

图6示出图1的存储电极连接部分的一实施方式；

图7示出多个像素中的存储电极连接部分之间的连接关系的一实施方式；

图8示出多个像素中的存储电极连接部分之间的连接关系的一实施方式；以及

图9示出光阻挡层的位置的一示例。

具体实施方式

现在将在下面参照附图更全面地描述示例实施方式；然而，它们可以以不同的形式实施，而不应被解释为限于这里的实施方式。而是，提供这些实施方式使得本公开将透彻和完整，并将示范性实施方式传达给本领域技术人员。实施方式(或其部分)可以结合以形成额外的实施方式。

在附图中，为了图示的清晰，层和区域的尺寸可以被夸大。还将理解，当一层或元件被称为“在”另一层或基板“上”时，它可以直接在另一层或基板上，或者还可以存在插入的层。此外，将理解，当一层被称为“在”另一层“下面”时，它可以直接在另一层下面，并且还可以存在一个或更多个居间层。此外，还将理解，当一层被称为“在”两个层“之间”时，它可以是这两个层之间的唯一层，或者还可以存在一个或更多个居间层。同样的附图标记始终指代同样的元件。

当一层、区域或板被称为“在”另一个层、区域或板“上”时，它可以直接在所述另一个层、区域或板上，或者居间的层、区域或板可以存在于其间。相反，当一层、区域或板被称为“直接在”另一个层、区域或板“上”时，在其间可以不存在居间的层、区域或板。此外，当一层、区域或板被称为“在”另一个层、区域或板“之下”时，它可以直接在所述另一个层、区域或板下面，或者居间的层、区域或板可以存在于其间。相反，当一层、区域或板被称为“直接在”另一个层、区域或板“之下”时，在其间可以不存在居间的层、区域或板。

为便于描述，这里可以使用空间关系术语，诸如“在……之下”、“在……下面”、“下”、“在……之上”、“上”等来描述一个元件或部件与另一个元件或部件之间如图中所示的关系。将理解，除了附图中描绘的取向之外，空间关系术语旨在还涵盖装置在使用或操作中的不同取向。例如，在附图中显示的装置被翻转过来的情况下，定位“在”另一装置“之下”或“下面”的器件可以被放置“在”另一装置“之上”。因此，说明性的术语“在……下面”可以包括下和上两种位置。装置还可以在其它方向上取向，因此空间关系术语可以取决于该取向而被不同地解释。

在整个说明书中，当一元件被称为“连接到”另一元件时，该元件“直接连接”到所述另一元件或“电连接”到所述另一元件，而在其间插有一个或更多个居间元件。还将理解，当在本说明书中使用时，术语“包含”、“包含……的”、“包括”和/或“包括……的”明确说明所述特征、整体、步骤、操作、元件和/或部件的存在，但是不排除一个或更多个其它特征、整体、步骤、操作、元件、部件和/或其组的存在或添加。

图1示出像素的一实施方式，图2示出沿图1中的线i-i'的剖视图，图3是沿图1中的线ii-ii'的剖视图。显示装置的一示范性实施方式包括多条栅线、多条数据线和多个像素。每个像素连接到栅线中的对应一条和数据线中的对应一条。图1示出提供在显示装置中的所述多个像素px中的一个以及设置在像素px附近的栅线gl1和gl2和数据线dl1和dl2。

参照图1、2和3，像素px包括第一基板301、开关元件tft、栅绝缘层311、钝化层320、滤色器354、绝缘夹层356、像素电极pe、第二基板302、光阻挡层376、外涂层722、公共电极330和液晶层333。在一示范性实施方式中，像素px还可以包括第一偏振器和第二偏振器。当彼此面对的第一基板301的表面和第二基板302的表面分别对应于对应基板的上表面，并且与上表面相反的表面分别对应于对应基板的下表面时，第一偏振器可以在第一基板301的下表面上并且第二偏振器可以在第二基板302的下表面上。

第一偏振器的透射轴交叉第二偏振器的透射轴。透射轴中的一个可以平行于栅线gl取向。在一备选示范性实施方式中，lcd装置可以包括第一偏振器或第二偏振器。

像素px连接到第一栅线gl1和第一数据线dl1。例如，像素px通过开关元件tft连接到第一栅线gl1和第一数据线dl1。在一示范性实施方式中，显示装置的其它像素可以连接到第二栅线gl2和第二数据线dl2。在单个帧周期中，第一栅线gl1可以在第二栅线gl2之前被驱动。

像素px的开关元件tft和像素电极pe在像素px的像素区域111中。像素px的像素区域111可以是由彼此相邻的第一栅线gl1、第二栅线gl2、第一数据线dl1和第二数据线dl2限定的区域。因此，像素区域111可以是由第一栅线gl1、第二栅线gl2、第一数据线dl1和第二数据线dl2围绕的区域。

像素区域111包括光发射区域111a和光阻挡区域111b。光阻挡区域111b被光阻挡层376覆盖。在一示范性实施方式中，光阻挡层376没有在光发射区域111a中。开关元件tft在光阻挡区域111b中，像素电极pe在光发射区域111a中。

开关元件tft包括半导体层321、栅电极ge、源电极se和漏电极de。栅电极ge连接到第一栅线gl1，源电极se连接到第一数据线dl1，漏电极de连接到像素电极pe。漏电极de和像素电极pe通过第一接触孔h1连接到彼此。开关元件tft可以是薄膜晶体管。

栅电极ge、第一栅线gl1、第二栅线gl2和存储电极751在第一基板301上。栅电极ge可以具有从第一栅线gl1朝向第二栅线gl2突出的形状。栅电极ge在第一栅线gl1和第二栅线gl2之间。栅电极ge和第一栅线gl1可以具有整体的构造。

栅电极ge可以包括铝(al)或其合金、银(ag)或其合金、铜(cu)或其合金、和/或钼(mo)或其合金，或由它们形成。在一备选的示范性实施方式中，栅电极ge可以包括铬(cr)、钽(ta)和钛(ti)中的一个，或由铬(cr)、钽(ta)和钛(ti)中的一个形成。在一示范性实施方式中，栅电极ge可以具有包括具有不同的物理性能的至少两个导电层的多层结构。

第一栅线gl1的端部分可以连接到另一层或外部驱动电路。第一栅线gl1的端部分可以具有比第一栅线gl1的另一部分的平面面积大的平面面积。第一栅线gl1可以包括与栅电极ge的材料基本上相同的材料并可以具有与栅电极ge的结构基本上相同的结构(例如多层结构)。第一栅线gl1和栅电极ge可以在相同的工艺中同时形成。

第二栅线gl2可以具有与第一栅线gl1相同的结构。

存储电极751邻近像素电极pe。存储电极751可以交叠像素电极pe。存储电极751可以包括与栅电极ge基本上相同的材料并可以具有与栅电极ge基本上相同的结构(例如多层结构)。存储电极751和栅电极ge可以在相同的工艺中同时形成。

存储电压被施加到存储电极751。存储电压可以与施加到公共电极330的公共电压相同。例如，公共电压被施加到存储电极751和公共电极330。

图4示出图1中的第一栅线gl1、栅电极ge、第二栅线gl2和存储电极751的一实施方式。参照图1和4，存储电极751可以包括第一存储电极部分751a、第二存储电极部分751b、第三存储电极部分751c和第四存储电极部分751d。

第一存储电极部分751a可以在第一栅线gl1和第二栅线gl2之间更邻近于第二栅线gl2。例如，在图1的邻近于像素电极pe的栅线gl1和gl2当中，第一栅线gl1连接到其中包括像素电极pe的像素px。第二栅线gl2没有连接到像素px。像素px的第一存储电极部分751a可以更邻近于第二栅线gl2。例如，如图4中所示，第一存储电极部分751a和第二栅线gl2之间的距离d2可以小于第一存储电极部分751a和第一栅线gl1之间的距离d1。此外，在水平俯视图中，第一存储电极部分751a的至少一部分在像素电极pe和第二栅线gl2之间。在下文，将描述根据第一存储电极部分751a的位置的效果。

像素px的开关元件tft通过从第一栅线gl1施加的栅极高电压导通。图像数据信号(在下文，数据电压)通过导通的开关元件tft从第一数据线dl1施加到像素电极pe。随后，栅极低电压被施加到第一栅线gl1使得开关元件tft被截止。因此，数据电压存储在像素电极pe中。

随后，栅极高电压被施加到第二栅线gl2。然后，栅极低电压被施加到第二栅线gl2。当第二栅线gl2的电压从栅极高电压转变为栅极低电压时，像素电极pe的数据电压由于由该转变而引起的耦合现象而变化。例如，反冲电压(kick-backvoltage)可以由于形成在第二栅线gl2和像素电极pe之间的耦合电容器而产生。数据电压的电平可以减小，例如达反冲电压的电平。上述第一存储电极部分751a降低所述耦合电容器的电容以降低反冲电压，从而显著地降低数据电压的变化电平。

如图1中所示，第一存储电极部分751a沿像素电极pe的面对第二栅线gl2的一侧设置。例如，当像素电极pe中的面对第一栅线gl1的一侧对应于像素电极pe的第一侧并且像素电极pe中的面对第二栅线gl2的另一侧对应于像素电极pe的第二侧时，第一存储电极部分751a沿像素电极pe的第二侧设置。第一存储电极部分751a的长度可以大于或等于像素电极pe的第一侧的长度。

第一存储电极部分751a可以交叠像素电极pe的第二侧。第一存储电极部分751a的端部分连接到存储电极连接部分888。存储电极连接部分888和第一存储电极部分751a通过第二接触孔h2电连接到彼此。

第二存储电极部分751b从第一存储电极部分751a的端部分朝向第一栅线gl1延伸。第二存储电极部分751b可以交叠漏电极de和像素电极pe之间的连接部分。例如，第二存储电极部分751b可以交叠第一接触孔h1。第二存储电极部分751b可以用于使有缺陷的像素表现为暗点。

例如，当激光被照射到第一接触孔h1时，第二存储电极部分751b和像素电极pe连接到彼此。因此，存储电压可以从第二存储电极部分751b施加到像素电极pe。在这样的示范性实施方式中，像素电极pe和公共电极330是等电势的，使得像素px总是表现黑色图像而与施加的数据信号无关。换句话说，像素px变成暗点。在一示范性实施方式中，通过上述激光照射，漏电极de也可以连接到第二存储电极部分751b。

第三存储电极部分751c从第一存储电极部分751a的另一端部分朝向第一栅线gl1延伸。

第四存储电极部分751d在第一存储电极部分751a的一个端部分与第一存储电极部分751a的另一端部分之间从第一存储电极部分751a朝向第一栅线gl1延伸。

参照图2和3，栅绝缘层311在第一基板301、栅电极ge、第一栅线gl1、第二栅线gl2和存储电极751上。在这样的示范性实施方式中，栅绝缘层311可以设置在第一基板301的包括栅电极ge、第一栅线gl1、第二栅线gl2和存储电极751的整个表面之上。如图3中所示，栅绝缘层311具有对应于存储电极751的孔。

栅绝缘层311可以包括硅氮化物(sinx)或硅氧化物(siox)，或可以由硅氮化物(sinx)或硅氧化物(siox)形成。栅绝缘层311可以具有包括具有不同的物理性质的至少两个绝缘层的多层结构。

如图2中所示，半导体层321设置在栅绝缘层311上。如图2中所示，半导体层321交叠栅电极ge的至少一部分。半导体层321可以包括非晶硅、多晶硅等。此外，半导体层321可以包括氧化物半导体诸如铟镓锌氧化物(igzo)或铟锌锡氧化物(izto)，或可以由氧化物半导体诸如铟镓锌氧化物(igzo)或铟锌锡氧化物(izto)形成。

源电极se在栅绝缘层311和半导体层321上。源电极se交叠半导体层321和栅电极ge。源电极se可以具有从第一数据线dl1朝向栅电极ge1突出的形状。源电极se和第一数据线dl1可以具有整体的构造。源电极se可以是第一数据线dl1的一部分。

源电极se具有预定形状。例如，源电极se可以具有像i一样的形状、像c一样的形状和像u一样的形状中的一个。在图1中，具有像u一样的形状的源电极se被示出仅用于说明性的目的。源电极se的凸起部分面朝在像素px下面的栅线gl2。

源电极se可以包括难熔金属诸如钼、铬、钽和钛或其合金，或者可以由难熔金属诸如钼、铬、钽和钛或其合金形成。源电极se可以具有包括难熔金属层和低电阻导电层的多层结构。该多层结构的示例包括：双层结构，包括铬或钼(合金)下层和铝(合金)上层；和三层结构，包括钼(合金)下层、铝(合金)中间层和钼(合金)上层。在一备选的示范性实施方式中，源电极se可以包括其它适合的金属或导体，或可以由其它适合的金属或导体形成。

如图3所示，第一数据线dl1在栅绝缘层311上。第一数据线dl1可以具有连接部分(例如端部分)，该连接部分具有比第一数据线dl1的另一部分的平面面积大的平面面积，从而连接到另一层或外部驱动电路。

第一数据线dl1交叉第一栅线gl1和第二栅线gl2。第一栅线gl1的交叉第一数据线dl1的部分可以具有比第一栅线gl1的另一部分小的线宽度。此外，第一数据线dl1的交叉第一栅线gl1的部分可以具有比第一数据线dl1的另一部分小的线宽度。

第二数据线dl2交叉第一栅线gl1和第二栅线gl2。第一栅线gl1的交叉第二数据线dl2的部分可以具有比第一栅线gl1的另一部分小的线宽度。此外，第二数据线dl2的交叉第一栅线gl1的部分可以具有比第二数据线dl2的另一部分小的线宽度。因此，可以降低数据线dl1和dl2与栅线gl1和gl2之间的寄生电容。

漏电极de在栅绝缘层311和半导体层321上。漏电极de以预定距离与源电极se间隔开。漏电极de交叠半导体层321和栅电极ge。开关元件tft的沟道区域在漏电极de和源电极se之间。漏电极de连接到像素电极pe。例如，漏电极de连接到像素电极pe的延伸部分144，延伸部分144从像素电极pe延伸直到漏电极de。在这样的示范性实施方式中，漏电极de和延伸部分144通过第一接触孔h1电连接到彼此。

漏电极de可以包括与源电极se基本上相同的材料并可以具有与源电极se基本上相同的结构(例如多层结构)。漏电极de和源电极se可以在相同的工艺中同时形成。

第一欧姆接触层321a在半导体层321和源电极se之间。第一欧姆接触层321a降低半导体层321和源电极se之间的界面电阻。第一欧姆接触层321a可以包括硅化物或者用n型杂质离子例如磷(p)或磷化氢(ph3)以高浓度掺杂的n+氢化非晶硅。

第二欧姆接触层321b在半导体层321和漏电极de之间。第二欧姆接触层321b降低半导体层321和漏电极de之间的界面电阻。第二欧姆接触层321b可以包括与上述的第一欧姆接触层321a的材料基本上相同的材料并可以具有与上述的第一欧姆接触层321a的结构基本上相同的结构(例如多层结构)。第二欧姆接触层321b和第一欧姆接触层321a可以在相同的工艺中同时形成。

半导体层321还可以在栅绝缘层311和源电极se之间。此外，半导体层321还可以在栅绝缘层311和漏电极de之间。栅绝缘层311和源电极se之间的半导体层可以对应于第一额外半导体层。栅绝缘层311和漏电极de之间的半导体层可以对应于第二额外半导体层。在这样的示范性实施方式中，第一欧姆接触层321a还可以在第一额外半导体层和源电极se之间，第二欧姆接触层321b还可以在第二额外半导体层和漏电极de之间。

此外，半导体层321还可以在栅绝缘层311与数据线dl1和dl2的每条之间。例如，半导体层321还可以在栅绝缘层311和第一数据线dl1之间。栅绝缘层311和第一数据线dl1之间的半导体层可以对应于第三额外半导体层。在这样的示范性实施方式中，第一欧姆接触层321a还可以在第三额外半导体层和第一数据线dl1之间。

如图2和图3中所示，钝化层320在数据线dl1和dl2的每条、源电极se、漏电极de和栅绝缘层311上。在这样的示范性实施方式中，钝化层320可以在第一基板301的包括数据线dl1和dl2的每条、源电极se、漏电极de和栅绝缘层311的整个表面之上。钝化层320具有在漏电极de上的第一孔和在栅绝缘层311的孔之上的第二孔。钝化层320的第二孔可以大于栅绝缘层311的孔。

钝化层320可以包括无机绝缘材料诸如硅氮化物(sinx)或硅氧化物(siox)。在这样的示范性实施方式中，可以使用具有感光性和预定的介电常数(例如约4.0)的无机绝缘材料。在一备选的示范性实施方式中，钝化层320可以具有包括下无机层和上有机层的双层结构，其被发现给予优良的绝缘特性并且不损伤半导体层321的暴露部分。钝化层320可以具有预定厚度，例如大于或等于约的厚度。在一个实施方式中，钝化层320的厚度可以在约至约的范围内。

如图2和图3中所示，滤色器354在钝化层320上。滤色器354可以是红色滤色器、绿色滤色器、蓝色滤色器和白色滤色器中的一个。滤色器354在像素区域111中。在这样的示范性实施方式中，滤色器354的边缘部分交叠栅线gl1和gl2的每条以及数据线dl1和dl2的每条。滤色器354具有在钝化层320的第一孔之上的第一孔和在钝化层320的第二孔之上的第二孔。滤色器354的第一孔大于钝化层320的第一孔，滤色器354的第二孔大于钝化层320的第二孔。滤色器354包括感光性有机材料。

绝缘夹层356在滤色器354上并可以在第一基板301的包括滤色器354的整个表面之上。绝缘夹层356可以包括具有低介电常数的有机层。例如，绝缘夹层356可以包括具有比钝化层320低的介电常数的感光性有机层。绝缘夹层356具有在滤色器354的第一孔之上的第一孔和在滤色器354的第二孔之上的第二孔。绝缘夹层356的第一孔大于滤色器354的第一孔。绝缘夹层356的第二孔大于滤色器354的第二孔。

第一接触孔h1包括钝化层320的第一孔、滤色器354的第一孔和绝缘夹层356的第一孔。漏电极de的一部分通过第一接触孔h1暴露。第一接触孔h1的孔具有随着更向上定位而更大的尺寸。因此，在第一接触孔h1的内壁中的延伸部分144可以具有多个弯曲部分。因此，在具有大的深度的第一接触孔h1中延伸部分144可以不被损坏。例如，可以防止延伸部分144被切断。

第二接触孔h2包括栅绝缘层311的孔、钝化层320的第二孔、滤色器354的第二孔和绝缘夹层356的第二孔。存储电极751的一部分通过第二接触孔h2暴露。第二接触孔h2的孔具有随着更向上定位而更大的尺寸。因此，在第二接触孔h2的内壁中的存储电极连接部分888可以具有多个弯曲部分。因此，在具有大的深度的第二接触孔h2中存储电极连接部分888可以不被损坏。例如，可以防止存储电极连接部分888被切断。

像素电极pe和延伸部分144在绝缘夹层356上。像素电极pe连接到漏电极de。例如，像素电极pe的延伸部分144通过第一接触孔h1连接到漏电极de。

像素电极pe的面对栅线的一侧具有比像素电极pe的面对数据线的另一侧的长度长的长度。例如，像素电极pe中的四侧中的面对第一栅线gl1的一侧可以具有比像素电极pe中的面对第一数据线dl1的另一侧长的长度。

像素电极pe可以包括透明导电材料，例如铟锡氧化物(ito)或铟锌氧化物(izo)。在这样的示范性实施方式中，例如ito可以包括多晶的或单晶的材料，izo可以包括多晶的或单晶的材料。备选地，izo可以包括非晶材料。

图5示出图1的光发射区域111a中的像素电极pe的一实施方式。像素电极pe包括主干电极613和多个分支电极601a、601b、601c和601d。主干电极613和分支电极601a、601b、601c和601d可以具有作为单一单元或单一主体的整体构造。

主干电极613将光发射区域111a划分为多个域。在一示范性实施方式中，主干电极613包括交叉水平部分612的竖直部分611。竖直部分611将光发射区域111a划分为两个域。水平部分612将所划分的两个域的每个划分为另外两个较小的域。像素区域111通过包括竖直部分611和水平部分612的主干电极613被分成四个域a、b、c和d。

分支电极包括分别延伸到与主干电极613不同的方向的第一分支电极601a、第二分支电极601b、第三分支电极601c和第四分支电极601d。例如，第一、第二、第三和第四分支电极601a、601b、601c和601d从主干电极613分别延伸到域a、b、c和d的对应域中。例如，第一分支电极601a在第一域a中。第二分支电极601b在第二域b中。第三分支电极601c在第三域c中。此外，第四分支电极601d在第四域d中。

第一分支电极601a和第二分支电极601b可以具有关于竖直部分611的对称形状。第三分支电极601c和第四分支电极601d可以具有关于竖直部分611的对称形状。此外，第一分支电极601a和第四分支电极601d可以具有关于水平部分612的对称形状。第二分支电极601b和第三分支电极601c可以具有关于水平部分612的对称形状。

第一分支电极601a可以包括在第一域a中的多个第一分支电极601a。在这样的示范性实施方式中，第一分支电极601a可以彼此平行地排列。在这点上，第一分支电极601a的部分从竖直部分611的接触第一域a的一侧在倾斜(diagonal)方向上延伸。第一分支电极601a中的其它第一分支电极从水平部分612的一侧在第一域a中在倾斜方向上延伸。

第二分支电极601b可以包括在第二域b中的多个第二分支电极601b。在这样的示范性实施方式中，第二分支电极601b可以彼此平行地排列。在这点上，第二分支电极601b的部分从竖直部分611的一侧在第二域b中在倾斜方向上延伸。此外，第二分支电极601b中的其它第二分支电极从水平部分612的一侧在第二域b中在倾斜方向上延伸。

第三分支电极601c可以包括在第三域c中的多个第三分支电极601c。在这样的示范性实施方式中，第三分支电极601c可以彼此平行地排列。第三分支电极601c的部分从竖直部分611的接触第三域c的一侧在倾斜方向上延伸。第三分支电极601c中的其它第三分支电极从水平部分612的一侧在第三域c中在倾斜方向上延伸。

第四分支电极601d可以包括在第四域d中的多个第四分支电极601d。在这样的示范性实施方式中，第四分支电极601d可以彼此平行地排列。第四分支电极601d的部分从竖直部分611的一侧在第四域d中在倾斜方向上延伸。此外，第四分支电极601d的其余部分从水平部分612的一侧在第四域d中在倾斜方向上延伸。

在一示范性实施方式中，主干电极613还可以包括第一连接线614a和第二连接线614b。第一连接线614a连接到竖直部分611的端部分。第二连接线614b连接到竖直部分611的另一个端部分。第一连接线614a和第二连接线614b可以平行于水平部分612排列。第一连接线614a和第二连接线614b可以与主干电极613成一体。

至少一个第一分支电极601a的每个端部分和至少一个第二分支电极601b的每个端部分连接到第一连接线614a。至少一个第三分支电极601c的每个端部分和至少一个第四分支电极601d的每个端部分连接到第二连接线614b。

此外，至少一个第一分支电极601a的每个端部分和至少一个第四分支电极601d的每个端部分连接到另一连接线。至少一个第二分支电极601b的每个端部分和至少一个第三分支电极601c的每个端部分连接到再一连接线。所述另一连接线和所述再一连接线可以分别连接到水平部分612的一个端部分和水平部分612的另一个端部分。

在一示范性实施方式中，像素电极pe还可以包括分别在水平部分612的一个端部分和其另一个端部分中的第一补偿图案931和第二补偿图案932。第一补偿图案931从水平部分612的所述一个端部分延伸以交叠第二存储电极部分751b。第二补偿图案932从水平部分612的所述另一个端部分延伸以交叠第三存储电极部分751c。

第一补偿图案931和第二补偿图案932显著地降低或最小化在像素(具有被反转180度的形状的像素)之间的寄生电容的偏差，该偏差是基于由于掩模未对准而发生的在像素电极pe和存储电极751之间的重叠区的变化。

例如，当像素px的像素电极pe由于掩模未对准而从正常位置向右移动时，第一补偿图案931和第二存储电极部分751b之间的交叠面积减小，并且第二补偿图案932和第三存储电极部分751c之间的交叠面积增大。在这样的示范性实施方式中，当另一个像素(例如图7中的第二像素px2)具有关于像素px反转180度的结构时，像素的第一补偿图案和第二存储电极部分之间的交叠面积由于掩模未对准而增大，并且该像素的第二补偿图案和第三存储电极部分之间的交叠面积减小。因此，每个像素中的像素电极pe和存储电极751之间的总的交叠面积可以实质上不变地保持。

像素电极pe的延伸部分144可以从第一补偿图案931延伸。例如，上述的延伸部分144可以从像素电极pe或第一补偿图案931延伸。延伸部分144、第一补偿图案931和第二补偿图案932可以包括与像素电极pe相同的材料并可以具有与像素电极pe相同的结构。像素电极pe、延伸部分144、第一补偿图案931和第二补偿图案932可以在相同的工艺中同时形成。

存储电极连接部分888设置在绝缘夹层356上。存储电极连接部分888连接到存储电极751。存储电极连接部分888交叠栅线gl1和gl2的每条。此外，存储电极连接部分888可以交叠数据线dl1和dl2的每条。存储电极连接部分888可以包括与像素电极pe相同的材料并具有与像素电极pe相同的结构。存储电极连接部分888和像素电极pe可以在相同的工艺中同时形成。

图6示出图1的存储电极连接部分888的一实施方式。存储电极连接部分888包括第一连接部分888a、第二连接部分888b、第三连接部分888c和第四连接部分888d。存储电极连接部分888和像素电极pe可以在相同的工艺中同时形成。

第一连接部分888a在第一数据线dl1和像素电极pe之间。第一连接部分888a连接到存储电极751。例如，第一连接部分888a连接到第一存储电极部分751a的端部分。如图1所示，第一连接部分888a可以交叠栅电极ge、源电极se和半导体层321。

第二连接部分888b设置在第一栅线gl1上。第二连接部分888b沿第一栅线gl1设置。例如，第二连接部分888b交叠第一栅线gl1的边缘部分并沿其边缘部分设置。尽管没有示出，但是第二连接部分888b还可以交叠像素电极pe的边缘部分。第二连接部分888b基本上平行于第一栅线gl1。

第三连接部分888c设置在第二栅线gl2上。第三连接部分888c沿第二栅线gl2设置。例如，第三连接部分888c交叠第二栅线gl1的边缘部分并沿其边缘部分设置。第三连接部分888c还可以交叠像素电极pe的边缘部分。第三连接部分888c基本上平行于第二栅线gl2。

第四连接部分888d设置在第二数据线dl2上。例如，第四连接部分888d交叠第二数据线dl2的边缘部分并沿其边缘部分设置。尽管没有示出，但是第四连接部分888d还可以交叠像素电极pe的边缘部分。第四连接部分888d基本上平行于第二数据线dl2。

包括上述的第二连接部分888b、第三连接部分888c和第四连接部分888d的结构可以具有如图1和6中示出的像u一样的形状。具体地，包括第二连接部分888b、第三连接部分888c和第四连接部分888d的结构可以具有在顺时针或逆时针方向上旋转90度的u形的形状。

第二连接部分888b和第三连接部分888c包括透明材料并设置在栅线gl1和gl2中的相应栅线上以接收公共电压。第二连接部分888b和第三连接部分888c防止跨像素电极pe与栅线gl1和gl2的每条的电场的形成。此外，接收相同的公共电压的第二连接部分888b和公共电极是等电势的，并且第三连接部分888c和公共电极330是等电势的。因而，透射穿过液晶层333的在公共电极330与第二连接部分888b和第三连接部分888c之间的部分的光被第二偏振器阻挡。因此，可以在对应于栅线gl1和gl2的每条的部分中降低或防止光泄漏。

此外，由于第二连接部分888b和第三连接部分888c可以代替光阻挡层376的在栅线gl1和gl2的相应栅线上的部分，所以光阻挡层376的在栅线gl1和gl2的相应栅线上的部分可以在提供第二连接部分888b和第三连接部分888c时被除去。因此，当提供包括第二连接部分888b和第三连接部分888c的存储电极连接部分888时，像素的开口率可以进一步增大。

在一示范性实施方式中，第四连接部分888d可以包括透明材料并可以在接收上述公共电压的数据线dl1和dl2的每条上。因此，当提供第四连接部分888d时，光阻挡层376的在数据线dl1和dl2的每条上的部分可以以上面描述的方式被去除。

液晶层333包括液晶分子，例如具有负介电常数的垂直排列(homeotropic)液晶分子。

图7示出多个像素中的存储电极连接部分之间的连接关系的一实施方式。图7的实施方式包括第一栅线gl1、第二栅线gl2、第三栅线gl3、第四栅线gl4和第五栅线gl5、第一数据线dl1、第二数据线dl2和第三数据线dl3以及第一像素px1、第二像素px2、第三像素px3、第四像素px4、第五像素px5、第六像素px6、第七像素px7和第八像素px8。

第一像素px1连接到第一栅线gl1和第一数据线dl1。第一像素px1的像素电极pe1和开关元件tft1在由第一栅线gl1、第二栅线gl2、第一数据线dl1和第二数据线dl2围绕的像素区域中。第一像素px1包括交叠第一栅线gl1、第二栅线gl2和第二数据线dl2的存储电极连接部分888_1(例如第一存储电极连接部分)。第一像素px1与上述的像素px基本上相同。第一像素px1的滤色器可以是红色滤色器。

第二像素px2连接到第二栅线gl2和第三数据线dl3。第二像素px2的像素电极pe2和开关元件tft2在由第一栅线gl1、第二栅线gl2、第二数据线dl2和第三数据线dl3围绕的像素区域中。第二像素px2包括交叠第一栅线gl1、第二栅线gl2和第二数据线dl2的存储电极连接部分888_2(例如第二存储电极连接部分)。第二像素px2的滤色器可以是蓝色滤色器。

第三像素px3连接到第三栅线gl3和第一数据线dl1。第三像素px3的像素电极和开关元件在由第二栅线gl2、第三栅线gl3、第一数据线dl1和第二数据线dl2围绕的像素区域中。第三像素px3包括交叠第二栅线gl2、第三栅线gl3和第二数据线dl2的存储电极连接部分888_3(例如第三存储电极连接部分)。第三像素px3的滤色器可以是绿色滤色器。

第四像素px4连接到第二栅线gl2和第二数据线dl2。第四像素px4的像素电极和开关元件在由第二栅线gl2、第三栅线gl3、第二数据线dl2和第三数据线dl3围绕的像素区域中。第四像素px4包括交叠第二栅线gl2、第三栅线gl3和第三数据线dl3的存储电极连接部分888_4(例如第四存储电极连接部分)。第四像素px4的滤色器可以是白色滤色器。

第五像素px5连接到第三栅线gl3和第二数据线dl2。第五像素px5的像素电极和开关元件在由第三栅线gl3、第四栅线gl4、第一数据线dl1和第二数据线dl2围绕的像素区域中。第五像素px5包括交叠第三栅线gl3、第四栅线gl4和第一数据线dl1的存储电极连接部分888_5(例如第五存储电极连接部分)。第五像素px5的滤色器可以是蓝色滤色器。

第六像素px6连接到第四栅线gl4和第三数据线dl3。第六像素px6的像素电极和开关元件在由第三栅线gl3、第四栅线gl4、第二数据线dl2和第三数据线dl3围绕的像素区域中。第六像素px6包括交叠第三栅线gl3、第四栅线gl4和第二数据线dl2的存储电极连接部分888_6(例如第六存储电极连接部分)。第六像素px6的滤色器可以是红色滤色器。

第七像素px7连接到第五栅线gl5和第一数据线dl1。第七像素px7的像素电极和开关元件在由第四栅线gl4、第五栅线gl5、第一数据线dl1和第二数据线dl2围绕的像素区域中。第七像素px7包括交叠第四栅线gl4、第五栅线gl5和第二数据线dl2的存储电极连接部分888_7(例如第七存储电极连接部分)。第七像素px7的滤色器可以是白色滤色器。

第八像素px8连接到第四栅线gl4和第二数据线dl2。第八像素px8的像素电极和开关元件在由第四栅线gl4、第五栅线gl5、第二数据线dl2和第三数据线dl3围绕的像素区域中。第八像素px8包括交叠第四栅线gl4、第五栅线gl5和第三数据线dl3的存储电极连接部分888_8(例如第八存储电极连接部分)。第八像素px8的滤色器可以是绿色滤色器。

如图7中所示，相邻的像素中的存储电极连接部分可以连接到彼此。例如，第四存储电极连接部分888_4可以连接到第二存储电极连接部分888_2、第三存储电极连接部分888_3和第六存储电极连接部分888_6。在第四像素px4的右侧的另一个像素的存储电极连接部分连接到第四存储电极连接部分888_4。

第一像素px1和第二像素px2分别连接到不同的栅线。例如，第一像素px1的开关元件tft1(例如第一开关元件)连接到第一栅线gl1，第二像素px2的开关元件tft2(例如第二开关元件)连接到第二栅线gl2。此外，第一像素px1的第一存储电极部分751a-1(例如第(1-1)存储电极部分)在两条栅线gl1和gl2之间更邻近于第二栅线gl2，第二像素px2的第一存储电极部分751a-2(例如第(2-1)存储电极部分)在两条栅线gl1和gl2之间更邻近于第一栅线gl1。由于结构的差异，可以减小第一像素px1和第二像素px2之间的反冲电压的偏差。

首先，当栅极高电压被施加到第一栅线gl1时，第一开关元件tft1导通。数据电压通过导通的第一开关元件tft1从第一数据线dl1施加到第一像素电极pe1。随后，栅极低电压被施加到第一栅线gl1使得第一开关元件tft1截止。因此，数据电压被储存在第一像素电极pe1中。

在这样的示范性实施方式中，当第一栅线gl1的电压从栅极高电压转变为栅极低电压时，第一像素电极pe1的数据电压和第二像素电极pe2的数据电压基于上述耦合现象由于反冲电压(例如第一反冲电压)而变化。

当第二栅线gl2被驱动时，第二像素电极pe2的数据电压被复位到初始数据电压。因此，第二像素电极pe2的数据电压的变化可以不引起实际问题。例如，第一像素电极pe1的数据电压是当前的数据电压，第二像素电极pe2的数据电压是过去的数据电压。因此，根据被施加到第一栅线gl1的栅信号(例如包括栅极高电压和栅极低电压的脉冲信号)受第一反冲电压影响的当前的数据电压是第一像素电极pe1的数据电压。

此外，第(2-1)存储电极部分751a-2邻近第一栅线gl1，第一栅线gl1和第二像素电极pe2之间的耦合电容器的电容显著地小。因此，当第一栅线gl1被驱动时，第一像素电极pe1的数据电压受第一反冲电压影响，第二像素电极pe2的数据电压基本上不受第一反冲电压影响。

随后，当栅极高电压被施加到第二栅线gl2时，第二开关元件tft2导通。数据电压通过导通的第二开关元件tft2从第三数据线dl3施加到第二像素电极pe2。随后，栅极低电压被施加到第二栅线gl2使得第二开关元件tft2截止。因此，数据电压被储存在第二像素电极pe2中。

在这样的示范性实施方式中，当第二栅线gl2的电压从栅极高电压转变为栅极低电压时，第一像素电极pe1的数据电压和第二像素电极pe2的数据电压根据上述耦合现象由于反冲电压(例如第二反冲电压)而变化。

在这样的示范性实施方式中，第(1-1)存储电极部分751a-1邻近第二栅线gl2，第二栅线gl2和第一像素电极pe1之间的耦合电容器的电容相当小。

因此，当第二栅线gl2被驱动时，第二像素电极pe2的数据电压受第二反冲电压影响，第一像素电极pe1的数据电压基本上不受第二反冲电压影响。因而，第一像素px1和第二像素px2的每个受反冲电压之一影响。因此，可以显著地降低第一像素px1和第二像素px2之间的反冲电压偏差。

图8示出多个像素中的存储电极之间的连接关系的一实施方式。相邻地设置并且数据线在其间的像素的各存储电极可以连接到彼此。例如，第一像素px1的存储电极可以连接到第二像素px2的存储电极。第一像素px1中的存储电极的第三存储电极部分751c-1可以连接到第二像素px2中的存储电极的第三存储电极部分751c-2。作为另一个示例，第三像素px3中的存储电极的第三存储电极部分可以连接到第四像素px4中的存储电极的第二存储电极部分。

各像素中的源电极的各凸起部分面对相同的方向。例如，如图7中所示，每个像素中的源电极se的凸起部分面向对应的像素下面的栅线。例如，第一像素px1的源电极se的凸起部分和第二像素px2的源电极的凸起部分面对第二栅线gl2。第三像素px3的源电极的凸起部分和第四像素px4的源电极的凸起部分面对第三栅线gl3。第五像素px5的源电极的凸起部分和第六像素px6的源电极的凸起部分面对第四栅线gl4。第七像素px7的源电极的凸起部分和第八像素px8的源电极的凸起部分面对第五栅线gl5。由于像素的各源电极全部面对相同的方向，所以可以显著地减小开关元件之间的特性偏差。例如，可以显著地减小像素中的各寄生电容的大小偏差。

在一示范性实施方式中，第一像素px1、第二像素px2、第三像素px3、第四像素px4、第五像素px5、第六像素px6、第七像素px7和第八像素px8的构造可以与以上描述的像素的构造相同。

图9示出在俯视图中光阻挡层376的位置的一实施方式。光阻挡层376在每个像素区域111的光阻挡区域111b和数据线dl1、dl2和dl3的每条上。由于上述的存储电极连接部分888，光阻挡层376可以不在栅线gl1、gl2、gl3、gl4和gl5的每条上。

根据上述的示范性实施方式中的一个或更多个，显示装置可以具有以下的效果。首先，显示装置可以减小像素之间的反冲电压差。因此，可以减少图像残留和诸如垂直移动线的缺陷，并可以改善图像质量。第二，接收公共电压并包括透明材料的存储电极连接部分在每条栅线上。存储电极连接部分可以代替光阻挡层的在栅线上的部分。因而，可以增大像素的开口率。

示例实施方式已经在这里公开，尽管采用了特定的术语，但是它们仅以一般性的和描述性的含义来使用和解释，而不是为了限制的目的。在某些情况下，关于特定实施方式描述的特征、特性和/或元件可以单独地使用或与关于其它实施方式描述的特征、特性和/或元件结合地使用，除非另外地指示。因此，可以进行形式和细节上的各种变化，而没有背离在实施方式的精神和范围，实施方式的范围由权利要求书阐述。

在2016年4月4日提交的发明名称为“显示装置”的第10-2016-0041133号韩国专利申请通过引用整体地结合于此。