显示面板及显示装置的制作方法

本实用新型涉及显示技术领域，特别是指一种显示面板及显示装置。

背景技术：

现有技术中，显示面板的存储电容设计包括两种，一种是利用公共电极走线来实现存储电容(即Cs on common)，另一种是利用栅线来实现存储电容(即Cs on gate)。

其中，Cs on gate结构设计(如图1a所示)，第n行子像素充电完成后，第n+1行栅线开启和关闭时，将影响上一行子像素的电压保持，导致显示屏闪烁(Flicker)均一性较差。

技术实现要素：

有鉴于此，本实用新型实施例的目的之一在于提出一种显示面板及显示装置，能够改善面板闪烁均一性。

基于上述目的，本实用新型实施例的第一个方面，提供了一种显示面板的一个实施例，包括子像素，至少1个子像素的像素电极与所述子像素的上一行栅线之间，形成所述子像素的存储电容。

可选的，所述子像素的数量为多个，处于同一行的每个子像素的像素电极与该行子像素的上一行栅线之间，分别形成各自的存储电容。

可选的，所述栅线包括相互平行的主栅线和子栅线；所述主栅线连接所述栅线所在行的子像素，所述子栅线与所述栅线下一行子像素的像素电极之间形成所述子像素的存储电容。

可选的，所述子栅线设置在所述栅线下一行子像素的像素电极的远离所述主栅线的一侧。

可选的，所述主栅线和子栅线通过连接引线电连接。

可选的，所述连接引线设置在非像素区域。

可选的，相邻两行栅线的连接引线分别设置在像素区域两侧的非像素区域。

可选的，所述连接引线垂直于所述主栅线和子栅线设置。

本实用新型实施例的第二个方面，提供了一种显示装置，包括如上任一项所述的显示面板。

从上面所述可以看出，本实用新型实施例提供的显示装置及显示装置，与现有技术相比，通过在子像素的像素电极与上一行栅线之间形成存储电容，使得在第n行子像素充电开启前，其存储电容一端的低电压已经稳定，维持时间约为16.7ms(60Hz)，直到下一帧第n-1行开启时，子像素的电压才会受到影响；因此，本实用新型实施例提供的显示装置及显示装置，使栅线对首末端子像素的电压保持能力是一致的，从而可改善面板闪烁(Flicker)均一性并提升画面品质。

附图说明

图1a为现有技术中存储电容的设计结构示意图；

图1b为现有技术中栅线首末端电压波形示意图；

图1c为现有技术中首端子像素电压波形示意图；

图1d为现有技术中末端子像素电压波形示意图；

图2为本实用新型提供的显示面板的一个实施例的结构示意图。

具体实施方式

为使本实用新型的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参照附图，对本实用新型进一步详细说明。

需要说明的是，本实用新型实施例中所有使用“第一”和“第二”的表述均是为了区分两个相同名称非相同的实体或者非相同的参量，可见“第一”“第二”仅为了表述的方便，不应理解为对本实用新型实施例的限定，后续实施例对此不再一一说明。

如图1a所示，为现有技术中Cs on gate结构设计的结构示意图。其中包括栅线11、数据线12和像素电极13，其中，像素电极13与其下一行的栅线11的交叠部分形成存储电容14。

在第n行子像素充电完成后，第n+1行栅线(Gate)开启和关闭时，将影响上一行(第n行)子像素的电压保持，这时，如图1b所示，栅线的首端信号(即针对每一行子像素的第一个子像素的栅线信号)与栅线的末端信号(即针对每一行子像素的最后一个子像素的栅线信号)之间存在差异，其差异主要表现在上升沿。这一差异导致栅线向首末端子像素在充电完成后，下一行栅线在上升沿对本行首末端子像素电压保持的影响不同，即栅线向首末端子像素保持电压能力存在差异，导致显示屏闪烁(Flicker)均一性较差。图1c和图1d分别为首末端子像素电压波形图，其中Cgs指代寄生电容，Cs指代存储电容，ΔV1和ΔV2分别是首末端子像素的像素电极的加载电压与数据线电压之间的差值，Vpixel指代像素电极的加载电压，Gate n和Gate n+1分别指代第n行和第n+1行的栅线。可以看到对于同一电压，栅线向首末端实际保持的电压并不相同。

为了解决上述技术问题，本实用新型实施例的第一个方面，提供了一种显示面板的一个实施例，能够改善面板闪烁均一性并提升画面品质。

所述显示面板，包括子像素，至少1个子像素的像素电极与所述子像素的上一行栅线之间，形成所述子像素的存储电容，例如，第n行子像素的存储电容，由该行子像素的像素电极和第n-1行栅线之间形成。

从上述实施例可以看出，本实用新型实施例提供的显示面板，与现有技术相比，通过在子像素的像素电极与上一行栅线之间形成存储电容，使得在第n行子像素充电开启前，其存储电容一端的低电压已经稳定，维持时间约为16.7ms(60Hz)，直到下一帧第n-1行开启时，子像素的电压才会受到影响。而现有技术则会在第n行子像素充电完成后，其保持的电压几乎同时受到存储电容一端电压变化的影响。因此，本实用新型实施例提供的显示面板，使栅线对首末端子像素的电压保持能力是一致的，从而可改善面板闪烁(Flicker)均一性并提升画面品质。

本实用新型实施例还提供了一种显示面板的另一个实施例，能够改善面板闪烁均一性并提升画面品质。如图2所示，为本实用新型提供的显示面板的一个实施例的结构示意图。

所述显示面板，包括多个子像素、多条栅线21(每条栅线21接入相应行的扫描信号，如图2所示，扫描信号包括Gate n-1、Gate n、Gate n+1、Gate n+2)和多条数据线22，处于同一行的每个子像素的像素电极23与该行子像素的上一行栅线21之间，分别形成各自的存储电容，例如，如图2所示，以第n行子像素为例，第n行子像素的存储电容，由该行子像素的像素电极23和第n-1行栅线21之间形成。

从上述实施例可以看出，本实用新型实施例提供的显示面板，与现有技术相比，通过在子像素的像素电极与上一行栅线之间形成存储电容，使得在第n行子像素充电开启前，其存储电容一端的低电压已经稳定，维持时间约为16.7ms(60Hz)，直到下一帧第n-1行开启时，子像素的电压才会受到影响。而现有技术则会在第n行子像素充电完成后，其保持的电压几乎同时受到存储电容一端电压变化的影响。因此，本实用新型实施例提供的显示面板，使栅线对首末端子像素的电压保持能力是一致的，从而可改善面板闪烁(Flicker)均一性并提升画面品质。

可选的，参考图2所示，所述栅线21包括相互平行的主栅线211和子栅线212；所述主栅线211连接所述栅线21所在行的子像素，所述子栅线212与所述栅线21下一行子像素的像素电极23之间形成所述子像素的存储电容；例如，如图2所示，第n行栅线的子栅线212与第n+1行子像素的像素电极23之间形成第n+1行子像素的存储电容。通过主栅线和子栅线的设计，使得一方面可以利用主栅线实现原本的信号输入功能，从而不影响原本的信号输入，另一方面利用子栅线实现存储电容，从而同时实现了改善面板闪烁均一性的效果并提升画面品质。

可选的，参考图2所示，所述子栅线212设置在所述栅线21下一行子像素的像素电极23的远离所述主栅线211的一侧，使得所形成的存储电容在位置上与现有技术中的Cs on gate设计的存储电容的位置之间基本不存在差异，从而减小显示面板整体结构的变化对性能的影响。

可选的，参考图2所示，所述主栅线211和子栅线212通过连接引线213电连接，从而可以通过输入一个栅线信号就能同时实现信号驱动和形成存储电容。

可选的，参考图2所示，所述连接引线213设置在非像素区域，从而不影响显示面板的主体部分的像素区域的功能实现。

可选的，参考图2所示，相邻两行栅线21的连接引线213分别设置在像素区域两侧的非像素区域，如图2所示，第n行栅线的连接引线与第n+1行栅线的连接引线是分别位于像素区域的两侧的；这里所指的像素区域是指形成有子像素的整体区域，而非像素区域即为形成有子像素的整体区域之外的区域；通过这样的结构设计，使得栅线之间不存在交叉区域，从而栅线层可以在一次构图工艺中形成，从而节省了工序，提高了生成效率。

可选的，参考图2所示，所述连接引线213垂直于所述主栅线211和子栅线212设置，从而在结构设计上更加合理，在工艺实现上也更加容易。

为了解决上述技术问题，本实用新型实施例的第二个方面，提供了一种显示装置的一个实施例，能够改善面板闪烁均一性并提升画面品质。

所述显示装置，包括如上所述的显示面板的任一实施例。

从上述实施例可以看出，本实用新型实施例提供的显示装置，与现有技术相比，通过在子像素的像素电极与上一行栅线之间形成存储电容，使得在第n行子像素充电开启前，其存储电容一端的低电压已经稳定，维持时间约为16.7ms(60Hz)，直到下一帧第n-1行开启时，子像素的电压才会受到影响。而现有技术则会在第n行子像素充电完成后，其保持的电压几乎同时受到存储电容一端电压变化的影响。因此，本实用新型实施例提供的显示装置，使栅线对首末端子像素的电压保持能力是一致的，从而可改善面板闪烁(Flicker)均一性并提升画面品质。

需要说明的是，本实施例中的显示装置可以为：电子纸、手机、平板电脑、电视机、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。

所属领域的普通技术人员应当理解：以上所述仅为本实用新型的具体实施例而已，并不用于限制本实用新型，凡在本实用新型的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本实用新型的保护范围之内。