半导体光调制元件的制作方法

本发明涉及一种可高速调制的带浪涌旁通电路的半导体光调制元件。

背景技术：

近年来，以光调制器的小型化/高速化为背景正在积极地研究开发使用化合物半导体材料的光调制器。其中使用inp作为基板材料的光调制器也在通信波长带能有效地利用量子限制斯塔克效应等进行高效率的调制动作，因此作为有望代替以往的强电介质材料的调制器材料而受到关注。

提出了在半导体光调制器使用异质pin结，约束光并且将电压有效地施加给波导的芯层部分的inp/ingaasp光调制器，或者为了进一步实现低电压驱动的光调制器而将双方的inp包层设为n型，插入薄的p型半导体层(p型的阻隔层)作为用于抑制电子电流的阻隔层的npin形的半导体光调制器构造(例如，专利文献1)。

该npin型不使用成为光损耗的主要原因的p型的包层，因此能使用比较长的波导，在降低驱动电压方面有优势。此外，由于具有能任意地最佳设计过流层厚度的自由度，具有容易同时满足电阻抗抗的匹配和电气速度/光速度的匹配、有利于高速化的特征。

另一方面，在半导体器件的可靠性方面不能忽视静电放电(esd)对策。在此，如半导体这样在二极管器件中讨论esd的情况下，需要分为因在pn结间施加电压导致电流流通的所谓“正向电压esd”和电流不流通(过流化)的所谓“反向电压esd”两个极性。

通常在正向电压esd的情况下，由于二极管中电流流通，因此故障率较低。与之相对，对于反向电压esd由于二极管中电流不流通，直接向过流层瞬间施加高电场，因此其结果是故障率变高。由此，通常在器件的esd试验中大多使用反向电压的极性来进行esd评价。

在图14示出了以往的npin构造的半导体光调制器的俯视图，在图15示出了图14的xv－xv剖面，在图16示出了图14的xvi－xvi剖面，在图17示出了图14的xvii－xvii剖面。以往的半导体光调制器在si－inp基板301上依次层叠有n型接触层302、n型包层303、p型载流子阻挡层304、非掺杂芯层/包层305。如图15所示，非掺杂芯层/包层305以构成马赫－增德尔干渉波导的方式形成。在非掺杂的芯层/包层305上具有如图15所示形成半绝缘性(si)包层306的区域和如图16所示形成n型包层309、n型接触层310的区域。波导的周围由苯并环丁烯(bcb)等有机膜308覆盖。

电极307在有机膜308上形成电极，连接于刻蚀(etching)有机膜308的一部分而露出的下部n型接触层302、上部n型接触层310。

在这种以往的半导体光调制器中，因器件的寄生电容支配调制区域的pn结部的电容，由esd引起的大部分高电场被施加给pn结部。其结果是，诱发作为器件的核心的调制区域的二极管故障的概率提高。

特别是与以往的pin构造(例如非专利文献1)不同，在npin构造中通过(1)中间p层电位未被固定、(2)在np结部易于蓄积电荷、(3)在薄膜p层中易于以隧道效应等为起点发生故障等，而在抗浪涌性方面尤其有问题。

通常在半导体器件中为了提高耐浪涌特性，而在器件周边搭载阻塞电容器(blockcapacitor)，并通过与器件并联电连接来增大寄生电容，并提高抗浪涌性。

但是，在安装搭载阻塞电容器之前浪涌施加到半导体器件的情况下，诱发浪涌故障的可能性变高。因此，理想的是附加电容在半导体晶片处理的阶段加入，而不是在安装工序追加。

作为将电容附加到半导体侧的方法，主要例举出两个模式。一个是设置通过金属电极夹着绝缘体膜mim(metal－insulator－metal：金属－绝缘体－金属)构造的方法，另一个是除了调制区域以外，例如在呈大面积的供电焊盘电极正下方设置pin二极管构造的方法。

现有技术文献

专利文献

专利文献1：日本特开2005－099387号公报

非专利文献

非专利文献1：k.－o.velthaus，etal.，“impedance－engineeredlowpowermzm/driverassemblyforcfp4－sizepluggablelonghaulandmetrotransceiver”，ecoc2014，tu.1.1.1

技术实现要素：

发明所要解决的问题

但是，在前者的情况下，存在以下问题：难以通过mim构造制作比调制区域的寄生电容大的电容(例如100pf以上)。例如，在将绝缘体设为200nm的sio2(相对介电常数4.2)的情况下，焊盘电极面积需要为0.5mm²以上，成为走向小型化的较大障碍。

此外，在后者的情况下除了由二极管构造导致施加于焊盘电极的电压的极性被限制之外，即使采用在焊盘区域正下方设置例如npin构造的电容的对策，也存在esd的最大电压值根据调制部的电容比而减小，但针对反向电压esd无法大幅地改善故障率的问题。即，为了从根本解决耐浪涌特性的提高，要求不向调制区域施加由esd引起的反向电压的构造对策。

本发明是鉴于上述问题而做出的，其目的在于提供一种通过构成在多个供电焊盘电极间具有晶闸管(thyristor)构造的附加电容，保护调制区域的pin结构造免受反向电压esd影响的可靠性高的高速/低损耗半导体光调制元件。

用于解决问题的方案

为了解决上述问题，本发明的一个方案是半导体光调制元件，其特征在于，在半绝缘性基板上以层叠构造形成光波导，所述层叠构造具有至少以作为n型或p型包层的第一包层、非掺杂的芯层及包层、作为p型或n型包层的第二包层的顺序层叠的pin结，所述半导体光调制元件具备：供电电极设置部，形成于所述层叠构造上；以及至少两个供电电极，形成于所述供电电极设置部上，至少两个所述供电电极与设置于所述光波导上的调制电极连接，所述供电电极设置部以所述供电电极间电分离的方式按每个所述供电电极将所述层叠构造的所述第二包层与所述非掺杂的芯层及包层电分离，并且至少两个所述供电电极间经由所述层叠构造的所述第一包层而相互导通，所述光波导和所述供电电极设置部对于所述层叠构造电分离。

本发明的另一方案是半导体光调制元件，其特征在于，在半绝缘性基板上以层叠构造形成光波导，所述层叠构造具有至少以作为n型或p型包层的第一包层、非掺杂的芯层及包层、作为p型或n型包层的第二包层的顺序层叠的pin结，所述半导体光调制元件具备：供电电极设置部，形成于所述层叠构造上；以及至少三个供电电极，形成于所述供电电极设置部上，所述供电电极的至少两个与设置于所述光波导上的调制电极连接，所述供电电极的至少一个接地，所述供电电极设置部以所述供电电极间电分离的方式按每个所述供电电极将所述层叠构造的所述第二包层与所述非掺杂的芯层及包层电分离，并且至少连接于所述调制电极的所述供电电极与接地的所述供电电极之间经由所述层叠构造的所述第一包层而相互导通，所述光波导和所述供电电极设置部对于所述层叠构造电分离。

本发明的另一方案是半导体光调制元件，其特征在于，在半绝缘性基板上以层叠构造形成光波导，所述层叠构造具有至少以作为n型或p型包层的第一包层、非掺杂的芯层及包层、p型或n型载流子阻挡层、作为n型或p型包层的第二包层的顺序层叠的nipn结或pinp结，所述半导体光调制元件具备：供电电极设置部，形成于所述层叠构造上；以及至少两个供电电极，形成于所述供电电极设置部上，至少两个所述供电电极与设置于所述光波导上的调制电极连接，所述供电电极设置部以所述供电电极间电分离的方式按每个所述供电电极将所述层叠构造的所述第二包层、所述p型或n型载流子阻挡层以及所述非掺杂的芯层及包层电分离，并且至少两个所述供电电极间经由所述层叠构造的所述第一包层而相互导通，所述光波导和所述供电电极设置部对于所述层叠构造电分离。

本发明的另一方案是半导体光调制元件，其特征在于，在半绝缘性基板上以层叠构造形成光波导，所述层叠构造具有至少以作为n型或p型包层的第一包层、非掺杂的芯层及包层、p型或n型载流子阻挡层、作为n型或p型包层的第二包层的顺序层叠的nipn结或pinp结，所述半导体光调制元件具备：供电电极设置部，形成于所述层叠构造上；以及至少三个供电电极，形成于所述供电电极设置部上，所述供电电极的至少两个与设置于所述光波导上的调制电极连接，所述供电电极的至少一个接地，所述供电电极设置部以所述供电电极间电分离的方式按每个所述供电电极将所述层叠构造的所述第二包层、所述p型或n型载流子阻挡层以及所述非掺杂的芯层及包层电分离，并且连接于所述调制电极的所述供电电极与接地的所述供电电极之间经由所述层叠构造的所述第二包层而相互导通，所述光波导和所述供电电极设置部对于所述层叠构造电分离。

在本发明的另一方案中，进一步其特征在于，所述供电电极具有以与所述半绝缘性基板相接的方式形成的供电焊盘。

在本发明的另一方案中，其特征在于，连接于所述调制电极的供电电极经由所述下部包层而与接地的不同的至少一个所述供电电极导通。

在本发明的另一方案中，进一步其特征在于，所述光波导构成马赫－增德尔型光干渉计。

在本发明的另一方案中，进一步其特征在于，所述调制电极具有电容加载型的行波电极构造。

发明效果

本发明在具有pin结的半导体调制器中，通过构成在多个供电电极电极间具有晶闸管构造的附加电容，能保护调制区域的pin结构造免受反向电压esd影响。

附图说明

图1是本发明的第一实施方式的带浪涌旁通电路高速调制器的俯视图。

图2是图1的ii－ii剖面。

图3是图1的iii－iii剖面。

图4是图1的iv－iv剖面。

图5是本发明的第一实施方式的其他带浪涌旁通电路高速调制器的俯视图。

图6是本发明的第二实施方式的带浪涌旁通电路高速调制器的俯视图。

图7是图6的vii－vii剖面。

图8是图6的viii－viii剖面。

图9是图6的ix－ix剖面。

图10是本发明的第二实施方式的其他带浪涌旁通电路高速调制器的俯视图。

图11是本发明的第二实施方式的其他带浪涌旁通电路高速调制器的俯视图。

图12是图11的xii－xii剖面。

图13是图11的xiii－xiii剖面。

图14是以往的npin构造的半导体光调制器的俯视图。

图15是图14的xv－xv剖面。

图16是图14的xvi－xvi剖面。

图17是图14的xvii－xvii剖面。

具体实施方式

在本发明中，作为pn二极管构造器件中的esd对策(反向电压esd)，着眼于esd故障率低的正向电压esd。即，作为esd对策通过反向串联连接多个二极管，即使在假设对于调制区域而言为反向电压esd的电压被施加到器件电路内的情况下，由于对于这些电路内的多个二极管中的任一个而言也为正向电压，因此消耗电荷。由此，能大幅降低对包括调制区域的该其他二极管施加的反向电压。

作为esd对策用的反向串联连接的多个二极管的一例，有使pn结反向串联连接的npnp或pnpn结等所谓的晶闸管构造。在晶闸管构造中，即使施加任意极性的esd也会与pn结单体的情况不同，一定会具有施加正向电压的机构，因此，结果而言具有提高esd耐性的效果。因此，可以说将具有该晶闸管构造的附加电路追加到器件内作为esd对策是有效的。

此外，即使对包括晶闸管构造的两端的电极施加任意极性的电压，在此处也几乎不流通电流，因此即使将该构造设于供电焊盘区域也不会对施加到供电焊盘的电压极性产生限制。

此外，在电气安装的初级阶段就预先使由多组构成的供电焊盘电极群的至少一个电极接地连接，由此，之后即使在经由任意电极产生esd的情况下，也能在接地电极之间构成晶闸管构造。因此，在之后的安装工序中能提高esd耐性。

以下参照附图对本发明的实施方式进行说明。

(第一实施方式)

图1是表示本发明的第一实施方式的带浪涌旁通电路(surgebypasscircuit)高速调制器的俯视图。在图2示出图1的ii－ii剖面，在图3示出图1的iii－iii剖面，在图4示出图1的iv－iv剖面。

基板101使用作为闪锌矿型的化合物半导体结晶的例如si型的inp(100)基板。通过外延(epitaxial)生长从基板面起依次层叠n型接触层102、n型包层103、非掺杂的芯层/包层104、p型包层106、p型接触层107。

为了针对1.5μm带波长有效地使用基于电气光学效应的折射率变化，芯层/包层104的芯层使用由ingaasp/ingaasp的周期构成的多量祖阱构造(pl波长：1.4μm)。

芯层/包层104的包层的组成例如设为比芯层折射率低的inp，在n型接触层102以及p型接触层107使用与inp晶格匹配、且能带隙较小的ingaas。

需要说明的是，由于芯层和包层的组成分别具有相对折射率差即可，例如在芯层/包层104、n型包层103以及p型包层106中，显然即使使用组成不同的ingaalas等也没有问题。

此外波长不限定于1.5μm带，例如即使使用1.3μm带也不会失去本发明的有用性。

为了进行电极间的电分离，通过干式刻蚀以及化学刻蚀去除调制区域以及供电焊盘区域以外的导电性的p型包层106以及p型接触层107后，通过结晶再生长来堆积非掺杂的包层105(在此为inp)，并利用bcb等有机膜109回填(例如图2)。需要说明的是，调制区域是指形成有马赫－增德尔干渉波导的电极108的区域，并且是被施加马赫－增德尔干渉波导的高周波信号或直流电压的区域。

接着，如图1、图4所示，通过使用了sio2掩模板的干式刻蚀分离至芯层/包层104，由此形成马赫－增德尔干渉波导和多个供电焊盘设置部。之后，如图2、图3所示，除了马赫－增德尔干渉波导部的调制区域和形成有多个供电焊盘设置部的供电区域之外，通过刻蚀加工去除n型接触层102以及n型包层103，使调制区域与供电区域下部的半导体电分离。

在bcb109将上表面平坦化后，去除形成电极108的一部分区域的bcb109，而露出n型接触层102以及p型接触层107，以与它们电连接的方式，使用例如蒸镀以及电镀法以au/ti形成电极108。多个供电焊盘形成于共同的n型接触层102以及n型包层103上，在供电焊盘间形成pinip结。

接着，在对电极108的供电焊盘进行例如au引线接合的情况下，理想的是如图1所示通过起初就预先将至少一个供电焊盘接地连接，由此，即使向任意供电焊盘施加esd，也能在接地焊盘间形成包含pinip结的连接。需要说明的是，即使在没有接地连接用的供电焊盘的情况下，通过规定连接au引线的顺序(例如，下部n型包层用的供电焊盘最后进行引线连接)，也不会失去本发明的有用性。供电焊盘电极模式除了图1所示之外，例如也可以如图5所示，各供电焊盘电极电分离，在各供电焊盘单独形成至少一个接地供电焊盘。

需要说明的是，为了使该元件作为调制器来进行驱动，通过使用电容加载型的行波电极能进行更高速的调制动作，但显然即使是不附加电容的分布常数线路以及集中常数线路也不会失去本发明的有用性。

此外，在本实施方式中从基板面起依次层叠n－i―p，但显然即使例如从基板面起依次层叠p－i－n也不会失去本发明的有用性。

此外，在本实施方式中在马赫－增德尔干渉波导部的调制区域在两个臂波导双方形成有电极108，并设有三个与调制用的电极连接的供电焊盘，但也可以仅在臂波导的p型接触层107的至少一方形成电极，将与调制用的电极连接的供电焊盘设为两个。

(第二实施方式)

在图6示出本发明的第二实施方式的带浪涌旁通电路高速调制器的俯视图。在图7示出图6的vii－vii剖面，在图8示出图6的viii－viii剖面，在图9示出图6的ix－ix剖面。与实施方式1的不同点在于半导体层构造不是一般的pin构造，而采用能构成更高速/低损耗的光调制器的nipn构造。如前所述，与pin构造相比，在esd耐性方面有问题的该构造也能通过使用晶闸管构造作为附加电路来提高esd耐性。

基板201使用作为闪锌矿型的化合物半导体结晶的例如si型的inp(100)基板。通过外延生长从基板面起依次层叠n型接触层202、n型包层203、p型载流子阻挡层204、非掺杂的芯层/包层205、n型包层207、n型接触层208

为了针对1.5μm带波长有效地使用基于电气光学效应的折射率变化，芯层/包层205的芯层使用由ingaasp/ingaasp的周期构成的多量祖阱构造(pl波长：1.4微米)。

芯层/包层205的包层的组成例如设为比芯层折射率低的inp，在n型接触层202、208使用与inp晶格匹配、且能带隙较小的ingaas。

需要说明的是，由于芯层和包层的组成分别具有相对折射率差即可，例如在芯层/包层205以及n型包层203、207中，显然即使使用组成不同的ingaalas等也没有问题。

此外波长不限定于1.5μm带，例如即使使用1.3μm带也不会失去本发明的有用性。

为了进行电极间的电分离，通过干式刻蚀以及化学刻蚀去除调制区域以及供电焊盘区域以外的导电性的n型包层207以及n型接触层208后，通过结晶再生长来堆积半绝缘性(si)的包层206(在此为inp)并回填(例如图7)。

接着，如图6、图9所示，通过使用了sio2掩模板的干式刻蚀分离至p型载流子阻挡层203，由此形成马赫－增德尔干渉波导和多个供电焊盘设置部。之后，如图7、图8所示，除了马赫－增德尔干渉波导部的调制区域和形成有多个供电焊盘设置部的供电区域之外，通过刻蚀加工去除n型接触层202以及n型包层203，使调制区域与供电区域下部的半导体电分离。

在bcb等有机膜将上表面平坦化后，去除形成电极209的一部分区域的bcb210，而露出n型接触层202以及n型接触层208，以与它们电连接的方式，使用例如蒸镀以及电镀法以au/ti形成电极209。多个供电焊盘形成于共同的n型接触层202以及n型包层203上，在供电焊盘间形成包含晶闸管构造的npinipn结，因此从外部施加到供电焊盘的esd形成接合部。

接着，在对电极209的供电焊盘进行例如au引线接合的情况下，理想的是如图6所示通过起初就预先将至少一个供电焊盘接地连接，由此，即使向任意供电焊盘施加esd，也能在所述接地焊盘间形成包含晶闸管构造的连接。需要说明的是，即使在没有所述接地连接焊盘的情况下，通过规定连接au引线的顺序(例如，下部n型包层用的供电焊盘最后进行引线连接)，也不会失去本发明的有用性。供电焊盘电极模式除了图6所示之外，例如也可以如图10所示，各供电焊盘电极电分离，在各供电焊盘单独形成至少一个接地电极焊盘。

需要说明的是，为了使该元件作为调制器来进行驱动，通过使用电容加载型的行波电极能进行更高速的调制动作，但显然即使是不附加电容的分布常数线路以及集中常数线路也不会失去本发明的有用性。

此外，在本实施方式中从基板面起依次层叠n－p－i―n，但显然即使例如从基板面起依次层叠n－i－p－n也不会失去本发明的有用性。

此外，在本实施方式中将调制区域的波导构造设为脊形状的波导，但显然即使例如与代一实施方式同样设为高台面构造的波导也不会失去本发明的有用性。

此外，在本实施方式中在马赫－增德尔干渉波导部的调制区域在两个臂波导双方形成有电极209，并设有三个与调制用的电极连接的供电焊盘，但也可以仅在臂波导的n型接触层208的至少一方形成电极，将与调制用的电极连接的供电焊盘设为两个。

而且，在图11示出本发明的第二实施方式的其他带浪涌旁通电路高速调制器的俯视图。在图12示出图11的xii－xii剖面，在图13示出图11的xiii－xiii剖面。在图11～13所示的构成中，也可以以与去除bcb210而露出的基板201相接的方式形成供电焊盘，来代替将供电焊盘设于半导体层构造上。由此，通过引线接合时的加压能避免半导体层构造的pn结部被破坏。需要说明的是，在图11～13中供电焊盘夹着供电侧的半导体层构造形成于与马赫－增德尔干渉波导相反的一侧，但供电焊盘也可以形成于马赫－增德尔干渉波导与供电侧的半导体层构造之间。

在此以第二实施方式为例说明了将供电焊盘形成于基板201正上方而不形成于半导体层构造上的构成，但毋庸置疑在第一实施方式中通过形成于基板101正上方也能得到同样的效应。

附图标记说明

101、201基板；

102、202、208n型接触层；

103、203、207n型包层；

104、205非掺杂的芯层/包层；

105非掺杂的包层；

106p型包层；

107p型接触层；

108、209电极；

109、210bcb；

204p型载流子阻挡层；

206si包层；

301基板；

302n型接触层；

303n型包层；

304p型载流子阻挡层；

305非掺杂的芯层/包层；

306si包层；

307电极；

308bcb。