专利名称:薄膜晶体管液晶显示器的像素结构及其制作方法
技术领域：
本发明涉及一种薄膜晶体管液晶显示器的像素结构，尤其涉及一种有效去除薄膜晶体管液晶显示器像素显示区域的非晶硅微粒残留，以提升薄膜晶体管液晶显示器合格率的像素结构。本发明还涉及一种薄膜晶体管液晶显示器的像素结构的制作方法。
背景技术：
薄膜晶体管液晶显示器(Thin Film Transistor Liquid CrystalDisplay；TFT LCD)具有省电，画质佳和响应速度快等优点，故逐渐成为平面显示器中的主流。其中，主动式矩阵驱动技术又以非晶硅薄膜晶体管组件(Amorphous Silicon Thin Film Transistor；a-SiTFT)为主流。
薄膜晶体管的构造主要可分为四种，分别为(a)同平面结构，(b)逆同平面(inverted coplanar)结构，(c)交错型结构，(d)逆交错型(inverted staggered)结构。每种结构都有其应用与设计，然而，其中逆交错型结构则广泛地被非晶硅TFT制造业者所采用。
TFT LCD的制程，主要是依据电路设计要求，在基板表面反复进行薄膜、黄光、蚀刻等不同的制程，以完成薄膜晶体管矩阵结构。其与另一片上面有彩色滤光片的基板配合，组合形成液晶显示器的空穴之后，再进行液晶的注入，以完成该TFT LCD面板。再将该TFT LCD面板装上驱动电路(IC)，电路板和背光源，再进行机壳模块组装及包装过程，从而完成成品。
然而，由于制程环境中的粉尘微粒残留于基板上，后续制程中常造成非晶硅蚀刻不完全，以致于形成非晶硅微粒残留的问题。而该非晶硅微粒残留是一般a-Si TFT LCD的极大缺陷(defect)之一，还由于所产生的非晶硅微粒残留比一般的微粒残留较难测试，特别是当非晶硅微粒残留发生的位置在像素显示区域时，该非晶硅微粒将与像素电极将产生弱电容耦合效应，因而降低该薄膜晶体管液晶显示器的合格率。
发明内容本发明的主要目的在于提供一种薄膜晶体管液晶显示器的像素结构，其可有效地避免a-Si TFT LCD的像素显示区域中存在于像素电极下的a-Si微粒残留。本发明的另一个目的在于提供一种薄膜晶体管液晶显示器的像素结构的制作方法。
为了达到上述目的，根据本发明的薄膜晶体管液晶显示器的像素结构，包括一基板；一缓冲层，设于该基板的一侧表面，且该缓冲层形成一第一缓冲层和一第二缓冲层，其中该第一缓冲层的厚度小于该第二缓冲层的厚度；一像素驱动单元，设于该第二缓冲层上；一保护层，设于该像素驱动单元上，且该保护层具有一接触孔；一像素电极，该像素电极覆盖该第一缓冲层并延伸覆盖该接触孔，该像素电极通过该接触孔与该像素驱动单元电性连接。
为了消除a-Si TFT LCD的像素显示区域中存在于像素电极下的a-Si微粒残留，根据本发明的制造方法包括在一基板的一侧表面上形成一缓冲层；在该缓冲层形成一像素驱动单元；在该缓冲层和像素驱动单元形成一保护层；图案化该保护层，在该像素驱动单元上形成一接触孔，该缓冲层形成一第一缓冲层和一第二缓冲层，其中该第二缓冲层位于像素驱动单元和基板之间；形成一像素电极，该像素电极覆盖于该第一缓冲层延伸覆盖于该接触孔，通过该接触孔使该像素驱动单元与该像素电极电性连接。
本发明具有以下效果，由于根据本发明的薄膜晶体管液晶显示器的像素结构包括一基板、一缓冲层、一像素驱动单元、一保护层(钝化层，passivation layer)、与一像素电极(pixel electrode)，该像素结构可在基板上定义出一像素显示区域；该缓冲层完整覆盖该基板的一侧表面，该像素驱动单元设于该缓冲层上，而在该像素驱动单元制作后，镀上一层保护层，且在定义保护层的制程中同时对该像素显示区域进行蚀刻制程，直到该缓冲层过蚀刻(over etching)为止，再制作该像素电极。因而制作像素驱动单元时，在该像素显示区域上所残留的非晶硅微粒，可随着该第一缓冲层的过蚀刻而消除，进而使第一缓冲层201上的该像素电极50可避免由于非微粒残留而产生弱电容耦合效应。
图1是根据本发明的薄膜晶体管液晶显示器的像素结构示意图。
图2-1是本发明在基板上形成缓冲层的结构示意图。
图2-2是本发明形成像素驱动单元后的结构示意图。
图2-3是本发明形成保护层后的结构示意图。
图2-4是本发明在保护层上制作接触孔，并在同一道制程中对缓冲层过蚀刻后的结构示意图。
图2-5是本发明制作像素电极后的像素结构示意图。
具体实施方式下面结合附图对本发明作进一步详细地描述。
本发明公开了一种非晶硅的薄膜晶体管液晶显示器的像素结构与制作方法，请参阅图1所示，本发明的结构包括一基板10、一缓冲层20、一像素驱动单元30、一保护层40、与一像素电极50，其中，该缓冲层20完整覆盖该基板10的一侧表面，该缓冲层20形成一第一缓冲层201和一第二缓冲层202，其中第一缓冲层201的厚度小于第二缓冲层202，且第一缓冲层201的区域成为像素显示区域70，而该缓冲层20可为氮化硅(SiNx)、氧化硅(SiOx)、或氮氧化硅(SiONx)。
该像素驱动单元30设置在该第二缓冲层202上，该像素驱动单元30包括一晶体管31、一储存电容32，且本实施例的晶体管31是以逆交错型结构为例示出的，其包括漏极311、源极312、非晶硅313、n+型非晶硅314、栅极绝缘层315、和栅极316等结构，但是，晶体管31也可采用同平面结构、逆同平面结构、或交错型结构等其它结构；而该储存电容32由一下电极321-绝缘层322-上电极323的结构所构成，其中上电极323可与该漏极311连接而一起制成，且栅极绝缘层315与储存电容32的绝缘层322也可为同一层结构同时制成。
该保护层40设置在该像素驱动单元30上，且该保护层40具有一接触孔60，该接触孔60让该像素驱动单元30的电性连接的区域裸露出来。
如上所述的结构，即可供在形成、定义该保护层40时，在同一道制程中对像素显示区域70上的第一缓冲层201进行蚀刻制程，直到该第一缓冲层201过蚀刻部分厚度为止，因而使位于该像素显示区域70的该第一缓冲层201的厚度比该第二缓冲层202小，而该像素电极50覆盖该第一缓冲层201并延伸覆盖该接触孔60，让该像素电极50通过该接触孔60与该像素驱动单元30电性连接。
因而制作像素驱动单元30时，在该像素显示区域70上所残留的非晶硅微粒，可随着该第一缓冲层201的过蚀刻而消除，进而使第一缓冲层201上的该像素电极50，可避免由于非晶硅微粒残留而产生弱电容耦合效应。
而根据本发明的制作方法包括下述步骤缓冲层20在基板10的一侧表面上形成，即在基板10的一侧表面上完整地镀上缓冲层20，其结构如图2-1所示，且基板10可定义出像素显示区域70，可利用薄膜制程如以硅烷的化学气相沉积制作缓冲层20，该缓冲层20可为氮化硅(SiNx)，氧化硅(SiOx)、或氮氧化硅(SiONx)。
在该缓冲层20上形成一像素驱动单元30，该像素驱动单元30包括一晶体管31、一储存电容32，其在该缓冲层20上不同于像素显示区域70的位置制作，如同前述，本实施例中的晶体管31是以逆交错型为例，包括漏极311、源极312、非晶硅313、n+型非晶硅314、栅极绝缘层315、和栅极316等，其结构如图2-2所示，其利用半导体制程，如薄膜、黄光、蚀刻等制程加以制作完成，在此不再赘述，同样的晶体管31也可采用同平面结构、逆同平面结构、或交错型结构等其它结构。而该储存电容32是由下电极321-绝缘层322-上电极323的结构所构成，其中上电极323可与该漏极311连接而一起制成，且栅极绝缘层315与储存电容32的绝缘层322也可为同一层结构同时制成。
保护层40在该缓冲层20及该像素驱动单元30上形成，其结构如图2-3所示，且该保护层40可利用薄膜制程制作完成，而保护该像素驱动单元30。
图案化该保护层40，在该像素驱动单元30上形成一接触孔60，并将该缓冲层20形成一第一缓冲层201和一第二缓冲层202，其中该第二缓冲层202位于该像素驱动单元30和该基板10之间，而第一缓冲层201位于像素显示区域70。其是在制作该接触孔60的同一道制程中对像素显示区域70上的第一缓冲层201进行蚀刻制程，直到该第一缓冲层201过蚀刻部分厚度为止，其结构如图2-4所示，因而在制作像素驱动单元30时在该像素显示区域70上的该第一缓冲层201所残留的非晶硅微粒，可随着该第一缓冲层201被过蚀刻而同时被消除。
形成像素电极50，该像素电极50覆盖第一缓冲层201上并延伸覆盖该接触孔60，让该像素电极50通过该接触孔60与该像素驱动单元30电性连接，其结构如图2-5所示，该像素电极50可利用薄膜制程如溅镀加以制作完成。
如上所述，本发明在制作具接触孔60的保护层40的时候，在同一道制程中对像素显示区域70上的该第一缓冲层201进行蚀刻制程，直到该第一缓冲层201过蚀刻部分厚度为止，因此可有效去除制作薄膜晶体管矩阵时所残留的非晶硅微粒残留，以避免非晶硅微粒在像素电极50的区域产生弱电容耦合效应，进而提高薄膜晶体管液晶显示器的合格率。
以上所述仅为本发明的优选实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包括在本发明的保护范围之内。
权利要求
1.一种薄膜晶体管液晶显示器的像素结构，其特征在于包括一基板(10)；一缓冲层(20)，设于所述基板(10)的一侧表面，且所述缓冲层(20)形成一第一缓冲层(201)和一第二缓冲层(202)，其中所述第一缓冲层(201)的厚度小于所述第二缓冲层(202)的厚度；一像素驱动单元(30)，设于所述第二缓冲层(202)上；一保护层(40)，设于所述像素驱动单元(30)上，且所述保护层(40)具有一接触孔(60)；一像素电极(50)，所述像素电极(50)覆盖所述第一缓冲层(201)并延伸覆盖所述接触孔(60)，所述像素电极(50)通过所述接触孔(60)与所述像素驱动单元(30)电性连接。
2.根据权利要求
1所述的薄膜晶体管液晶显示器的像素结构，其特征在于，所述像素驱动单元(30)包括一晶体管(31)和一储存电容(32)。
3.根据权利要求
1所述的薄膜晶体管液晶显示器的像素结构，其特征在于，所述缓冲层(20)为氮化硅、氧化硅、或氮氧化硅中的任意一种。
4.一种薄膜晶体管液晶显示器的像素结构的制作方法，其特征在于包括在一基板(10)的一侧表面上形成一缓冲层(20)；在所述缓冲层(20)形成一像素驱动单元(30)；在所述缓冲层(20)和所述像素驱动单元(30)形成一保护层(40)；图案化所述保护层(40)，在所述像素驱动单元(30)上形成一接触孔(60)，所述缓冲层(20)形成一第一缓冲层(201)和一第二缓冲层(202)，其中该第二缓冲层(202)位于所述像素驱动单元(30)和所述基板(10)之间；形成一像素电极(50)，所述像素电极(50)覆盖于所述第一缓冲层(201)并延伸覆盖于所述接触孔(60)，通过所述接触孔(60)使所述像素驱动单元(30)与所述像素电极(50)电性连接。
5.根据权利要求
4所述的制作方法，其特征在于，所述像素驱动单元(30)包括一晶体管(31)和一储存电容(32)。
6.根据权利要求
4所述的制作方法，其特征在于，所述缓冲层(20)为氮化硅、氧化硅、或氮氧化硅中的任意一种。
专利摘要
本发明公开了一种薄膜晶体管液晶显示器的像素结构及其制作方法，首先在基板上设置一缓冲层，在像素驱动单元制作后，在制作具有接触孔的保护层的时候，在同一道制程中对像素显示区域进行蚀刻制程，直到该缓冲层过蚀刻为止，从而有效去除像素显示区域上残留的非晶硅微粒，以避免该非晶硅微粒在像素显示区域和后续制程形成的像素电极产生弱电容耦合效应，进而提高制作薄膜晶体管液晶显示器的合格率。
文档编号G02F1/133GK1991538SQ200510097489
公开日2007年7月4日 申请日期2005年12月28日
发明者郭建忠 申请人:胜华科技股份有限公司导出引文BiBTeX, EndNote, RefMan