专利名称：动态随机存取存储器中减少光学近距效应的位线图案的制作方法
技术领域：
本发明涉及一种在光刻(Photolithography)制作工艺中可以修正光学近距效应(Optical Proximity Effect，OPE)的位线图案，特别是涉及一种适用于动态随机存取存储器(DRAM)元件中减少光学近距效应的位线图案。
随着动态随机存取存储器的集成度不断增加，存储单元(Memory Cell)之间的间隔距离随之减小，因此增加了光刻的困难度，同时也提高了电路设计的挑战性。在光刻制作工艺中，首先在一晶圆(Wafer)表面覆盖一光致抗蚀剂层(Photoresist)，然后使用具有限定图案的光掩模(Photomask)为掩模母版(Reticle)。来自光源的平行光，经过此掩模母版之后，使晶圆表面光致抗蚀剂层曝光(Exposure)，再经过显影(Development)，将掩模母版上的图案转移至光致抗蚀剂层，以完成光刻步骤。
掩模母版是光刻设备中不可或缺的元件。在掩模母版上具有集成电路元件单层的线路设计图案。典型的掩模母版是由平坦且透明的石英玻璃板构成的，半导体元件各层的图案，则是在玻璃的表面覆盖一层遮光物质(Light-Blocking Material)来制作，其中遮光物质的材料包括铬。掩模母版置于光刻设备的光源与聚集镜片(Focusing Lens)之间，此光源所产生的是具有某一特定波长范围的光波，聚集镜片则是步进曝光机(Stepper)的元件之一。进行光刻步骤时，将表面覆有光致抗蚀剂层的晶圆置于步进曝光机的下方，特定波长范围的光波经由光源产生之后照在掩模母版上，光波会通过未覆盖铬膜部分的石英玻璃，再投射在晶圆表面的光致抗蚀剂层上，将掩模母版上的线路图案完整转移至光致抗蚀剂层。
当光源所产生的光波波长大于掩模母版线路图案上特征尺寸(FeatureSizes)的大小，光波在通过掩模母版时，会受到掩模上铬膜的影响，产生折射(Refract)及散射(Scatter)。由于折射及散射的干扰，使得转移至光致抗蚀剂层的图案出现转角圆弧化(Rounding)或光学相差(Optical Distortion)的现象。在掩模上线路图案的特征尺寸较大的情况下，例如线路图案的临界尺寸(CriticalDimensions)大于1μm时，散射及折射的影响较小。不过当掩模上线路图案的特征尺寸小于1μm时，散射及折射的影响就非常严重。尤其是在线路图案的特征尺寸与光刻制作工艺所使用的光波波长相近时，散射及折射造成圆弧化及相差的现象十分明显。这种由折射、绕射(Diffraction)及散射造成相差的现象，称为光学近距效应(OPE)。此种在进行位线或内连线等线路图案转移时产生的误差，会导致转移后的图案解析度变差，造成临界尺寸偏差，因而使得产品率下降，集成电路成品的性能变差，甚至完全无法使用。
为解决光学近距效应所造成的影响，已发展出许多不同的方法，藉以对光学近距效应进行修正。例如光学近距效应校正(Optical Proximity Correction，OPC)是在设计掩模母版线路图案时，在原始图案的特定位置加上遮光区，以克服由绕射及散射所造成的相差效应。另一种减少光学近距效应的方法是使用相移式光掩模(Phase Shifting Mask)进行光刻步骤。此外也可以采用变形式照明(Deformation Illumination)，例如倾斜式照明(Oblique Illumination)，改变照射光源入射角度，以提升图案解析度，减少光学近距效应。
虽然上述这些现有方法都可以改善光学近距效应的影响，例如使用相移式光掩模控制曝光时的光波相位；而使用变形式照明则是控制曝光时的光波绕射级(Order of Diffraction)，藉以减少图案转移产生的偏差。但在实际应用时，这些现有方法对于光学近距效应仍然难以进行必要的修正。
在动态随机存取存储器制作工艺中，制作线路图案层的内连线的掩模，及蚀刻形成这些内连线，是必需的步骤。这些内连线包括位线。请参照
图1，其所绘示的是一种现有用于蚀刻形成动态随机存取存储器中位线的光掩模图案。其中位线光掩模图案101中的通孔衬垫(Via Pads)处于等间距平行排列的多条内连线103之间。当这些做为位线的平行内连线的间隔缩小时，光学近距效应会使得位线图案在图案转移时产生相差。
请参照图1，位线光掩模图案101是在光刻设备中掩模母版上的理想设计图案，其中光刻设备包括步进曝光机。在位线光掩模图案101中包括多条互相平行的位线103，这些平行的位线排列成栏状阵列(Columnar Array)。在每一条位线103上，具有多个间隔相等的接触垫105。这些接触垫105是由在层间介电层(Interlayer Dielectric Layer)中的导电接触层(ConductiveContacts)所形成的。此导电接触层用以电连接在其下方的电容器存储元件。此外，每间隔一条位线103的两条位线103上的多个接触垫105彼此在垂直于位线的方向对齐，形成一棋盘状图案。
当动态随机存取存储器的集成度增加时，图1中位线103之间的距离与接触垫105之间的距离会随之缩减。因而将图1中的理想位线光掩模图案101转移至晶圆表面光致抗蚀剂层时，由于光学近距效应使得转移的图案产生严重偏差。
接着请参照图2，其所绘示的是受光学近距效应影响转移至晶圆表面光致抗蚀剂层的位线光掩模图案。比较图1与图2可知，图1中接触垫105具有垂直的转角，在光掩模图案转移至晶圆表面光致抗蚀剂层上时，由于光学近距效应，线形图案的侧边部分会变得比原来的图形膨胀(Bulged)，垂直的转角会形成平滑的圆弧形(Rounded)转角，使得图2中的接触垫205具有圆弧外形。当接触垫205因光学近距效产生圆形膨胀，而与相邻位线产生连接时，即造成架桥效应(Bridging Effect)。此架桥效应若不加以修正，则会导致在后续制作工艺产生短路，因而降低产品的产品率。
一般而言，架桥效应是由于使用如图1中具有明确转角或边缘的光掩模图案进行曝光时产生绕射的结果。在光刻制作工艺中，步进机上的镜片都具有光圈。但此镜片无法聚集较高阶的绕射光(Higher Order Diffraction)，所以在成像时会漏失入射光中高频项(High Frequency Harmonics)，出现架桥效应转角圆弧化的特征。
因此本发明的主要目的在于提供一种校正光学近距效应的位线图案，特别是一种用于动态随机存取存储器制作工艺中，制作位线使用的光掩模图案。
基于本发明的上述目的，提出一种在半导体存储元件制作工艺中使用的位线光掩模图案。此位线光掩模图案包括多条位线，这些位线彼此平行形成栏状阵列，每一条位线上具有多个间隔相等的接触垫(Contact Pads)，而且在间隔一条位线的两条位线的接触垫彼此在垂直于位线的方向排列对齐。这些位线上接触垫具有矩形外观，但在接触垫矩形的四个直角转角，分别移除一较小的矩形部分，此外在接触垫平行于位线的两个侧边，也分别移除一较小的矩形部分。
为使本发明的上述和其他目的、特征和优点能更明显易懂，下文特举一优选实施例，并配合附图作详细说明。附图中图1绘示现有的用于动态随机存取存储器制作工艺的位线光掩模图案；图2绘示使用现有的位线光掩模图案所产生的光学近距效应的图案；
图3绘示根据本发明一优选实施例，一种用于动态随机存取存储器制作工艺的位线光掩模图案；图4绘示根据本发明一优选实施例，一种用于动态随机存取存储器制作工艺的位线光掩模图案的接触垫图案。
请参照图3，其所绘示的是根据本发明一优选实施例，一种用于动态随机存取存储器制作工艺的位线光掩模图案。位线光掩模图案301如图所示，其中位线303的整体排列方式与图1中现有的位线光掩模图案101相同。在位线光掩模图案301中包括多条互相平行的位线303，这些平行的位线303排列成栏状阵列。在第一条位线303上，具有多个间隔相等的接触垫305。每间隔一条位线303的两条位线303上的多个接触垫305彼此在垂直于位线的方向对齐，形成一棋盘状图案。
本实施例与现有技术的不同之处在于位线光掩模图案中接触垫305的外观形状。在现有技术中的接触垫105的形状为一矩形，而本发明中的接触垫305的图案形状则是一矩形移除部分区域的图案。
其次请参照图4，其所绘示的是根据本发明一优选实施例，一种用于动态随机存取存储器制作工艺中的位线光掩模图案的接触垫图案。在形状为矩形的接触垫305上，在其直角转角处移除一较小的矩形区域307。其中接触垫305优选的形状为一正方形，此正方形接触垫305的边长以“a”表示。在接触垫305直角转角处移除的矩形区域307，其优选的形状亦为一正方形。正方形移除区域307的边长以“b”表示。其中直角转角移除区域307的边长“b”的长度约为接触垫305边长“a”的百分之十至百分之二十，“b”的优选值为“a”的七分的一。
此外在接触垫305上平行于位线而不与位线相接触的两个侧边中央部分，也分别移除一较小的矩形区域309。此侧边移除区域309的优选形状也为正方形，其边长与直角转角移除区域307的边长“b”相同。
移除前述直角转角及侧边正方形区域之后，此修正后的接触垫图案可以明显改善光学近距效应所造成的图案偏差。
虽然本发明已结合一优选实施例揭露如上，但是其并非用以限定本发明，本领域的技术人员在不脱离本发明的精神和范围内，可作出各种更动与润饰，因此本发明的保护范围应当由后附的权利要求界定。
权利要求
1.一种在半导体存储器元件制作工艺中使用的位线光掩模图案，包括多条位线；在每一位线上，包括多个接触垫，这些接触垫的间隔相等；这些位线互相平行排列，形成一栏状阵列；间隔每一位线的两条位线上的这些接触垫，在垂直于这些位线的方向上互相对齐；这些接触垫的形状为矩形；移除这些接触垫多个直角转角上的矩形区域；以及移除这些接触垫平行于这些位线的方向的多个侧边的矩形区域。
2.如权利要求1所述的位线光掩模图案，其中这些位线的间隔为一已限定的距离，该已限定的距离小于一转移该半导体存储器元件的位线光掩模图案曝光使用的光波波长。
3.如权利要求1所述位线光掩模图案，其中这些接触垫及这些接触垫的直角转角矩形区域的形状包括正方形，这些直角转角矩形区域的边长约为这些接触垫边长的百分之十至百分之二十。
4.如权利要求3所述的位线光掩模图案，其中这些直角转角矩形区域的边长约为这些接触垫边长的七分之一。
5.如权利要求3所述的位线光掩模图案，其中这些接触垫的侧边矩形区域的形状包括正方形，这些侧边矩形区域的边长与这些直角转角矩形区域的边长相同。
6.如权利要求1所述的位线光掩模图案，其中这些侧边矩形区域位于这些接触垫侧边的中央部分。
7.如权利要求5所述的位线光掩模图案，其中这些侧边矩形区域位于这些接触垫侧边的中央部分。
8.如权利要求2所述的位线光掩模图案，其中这些接触垫及这些接触垫的这些直角转角矩形区域的形状包括正方形，这些直角转角矩形区域的边长约为这些接触垫边长的百分之十至百分之二十。
9.如权利要求6所述的位线光掩模图案，其中这些直角转角矩形区域的边长约为这些接触垫边长的七分之一。
10.如权利要求6所述的位线光掩模图案，其中这些接触垫的这些侧边矩形区域的形状包括正方形，这些侧边矩形区域的边长与这些直角转角矩形区域的边长相同。
11.如权利要求2所述的位线光掩模图案，其中这些侧边矩形区域位于这些接触垫侧边的中央部分。
12.如权利要求10所述的位线光掩模图案，其中这些侧边矩形区域位于这些接触垫侧边的中央部分。
全文摘要
一种在半导体存储器制作工艺中减少光学近距效应的位线光掩模图案。此位线光掩模图案包括:多条位线,在位线上具有多个间隔相等的接触垫。这些位线彼此平行,形成栏状阵列,而且每间隔一条位线的两条位线上的接触垫彼此排列对齐。位线上接触垫具有矩形外观,但在接触垫矩形外观的四个直角转角,分别移除一较小的矩形部分,此外在接触垫平行于位线的两个侧边,也分别移除一较小的矩形部分。
文档编号G03F7/20GK1241003SQ9811855
公开日2000年1月12日 申请日期1998年9月1日 优先权日1998年7月8日
发明者周岳霖 申请人:世大积体电路股份有限公司