一变化实施例中，第一信号线SLl可包括数据线DL或画素阵列32的其它信号线，且第二信号线SL2可包括栅极线GL或画素阵列32的其它信号线。各薄膜晶体管元件T包括栅极G、栅极绝缘层G1、半导体层SE、源极S、漏极D以及保护层34。栅极G设置于阵列基板30上，并连接对应的第一信号线SLl (栅极线GL)。栅极G与栅极线GL可由同一层图案化导电层例如第一层图案化金属层所构成，但不以此为限。半导体层SE设置于栅极G上且与栅极G在垂直投影方向Z上至少部分重叠。半导体层SE的材料可包括各式半导体材料例如硅基材料(例如非晶硅、多晶硅、单晶硅、微晶硅或奈米晶硅)、氧化物半导体材料(例如氧化铟镓锌(indium gallium z inc oxide, IGZO)或氧化铟镓(IGO))或其它适合的半导体材料。栅极绝缘层GI设置于栅极G与半导体层SE之间，用以电性隔离栅极G与半导体层SE。栅极绝缘层GI的材料可分别包括无机绝缘材料、有机绝缘材料或有机/无机混成绝缘材料。源极S设置于半导体层SE上并对应于栅极G的一侧，并连接于对应的第二信号线SL2 (数据线DL)。漏极D设置于半导体层SE上并对应于栅极G的另一侧。源极S、漏极D与数据线DL可由同一层图案化导电层例如第二层图案化金属层所构成，但不以此为限。保护层34设置于栅极绝缘层GI上并覆盖半导体层SE、源极S与漏极D。在本实施例中，薄膜晶体管元件T系选自一底栅型(bottom gate)薄膜晶体管元件，但不此为限。在一变化实施例中，薄膜晶体管元件T也可选自顶栅极型(top gate)薄膜晶体管元件或其它型式的薄膜晶体管元件。此外，各次画素SP可进一步包括画素电极PE设置于阵列基板30上，以及共通电极CE设置于阵列基板30上并与画素电极PE电性隔离，其中画素电极PE与共通电极CE会形成液晶电容Clc，如图3所示。举例而言，次画素SP可另包括介电层36，设置于保护层34与栅极绝缘层GI之间，其中介电层36覆盖半导体层SE、源极S与漏极D。共通电极CE可设置于介电层36与保护层34之间。保护层34与介电层36具有接触洞TH，暴露出一部分的漏极D，而画素电极PE可设置于保护层34上，并藉由保护层34与共通电极CE电性隔离，且画素电极PE可通过保护层34与介电层36的接触洞TH而与漏极D接触且电性连接。在本实施例中，各次画素SP的共通电极CE实质上可为整面电极，而各次画素SP的画素电极PE可为图案化电极，其可包括多条分支电极BE，且相邻的分支电极BE之间具有一狭缝ST。在一变化实施例中，画素电极PE实质上可为整面电极，而共通电极CE可为图案化电极。在另一变化实施例中，画素电极PE与共通电极CE两者均可为图案化电极。画素电极PE与共通电极CE的材料可包括透明导电材料例如氧化铟锡(ITO)、氧化铟锌(IZO)或其它具有良好导电性的透明导电材料或不透明导电材料。介电层36与保护层34的材料可分别包括无机介电材料、有机介电材料或有机/无机混成介电材料。在一变化实施例中，栅极绝缘层GI与保护层34之间可不设置介电层36，且共通电极CE可设置于栅极绝缘层GI与保护层34之间，亦即共通电极CE可与源极S以及漏极D实质上位于同一平面上，而画素电极PE则位于保护层34上。在另一变化实施例中，画素电极PE可设置于介电层36与保护层34之间并通过介电层36的接触洞与漏极D接触且电性连接，而共通电极CE可设置于保护层34上。在一变化实施例中，画素电极PE与共通电极CE可设置在同一水平面(例如保护层34上或介电层36)上，且前述两者交错排列。
[0011]如图2、图5与图6所示，阵列基板30的周边区30P可包括第一接触区30P1位于主动区30A的至少一侧，第二接触区30P2位于主动区30A的另一侧，以及第三接触区30P3位于主动区30A与第二接触区30P2之间。举例而言，在本实施例中，第一接触区30P1可位于主动区30A的左右两侧，第二接触区30P2可位于主动区30A的下侧，而第三接触区30P3位于主动区30A与第二接触区30P2之间。各第一信号线SLl具有一连接端Xl延伸至第一接触区30P1内。在本实施例中，各连接端Xl可为一多层堆迭导线结构，其可包括彼此堆迭的第一层导线381、第二层导线382与第三层导线383，其中第一层导线381可与第一信号线SLl (栅极线GL)由同一层图案化导电层例如第一层图案化金属层所构成，第二层导线382可与第二信号线SL2由同一层图案化导电层例如第二层图案化金属层所构成，且第三层导线383可与画素电极PE或共通电极CE由同一层图案化导电层所构成，作为连接垫之用，但不以此为限。
[0012]本实施例的制作显示面板的方法还包括于阵列基板30的周边区30P内形成多条连接走线40。连接走线40可设置于周边区30P内，其中各连接走线40具有一第一连接端40X1位于第二接触区30P2内，以及一第二连接端40X2位于第三接触区30P3内。在本实施例中，各连接走线40可为一多层堆迭导线结构，其可包括彼此堆迭的一第一层导线401、一第二层导线402以及一第三层导线403。第一层导线401可与第一信号线SLl (栅极线GL)由同一层图案化导电层例如第一层图案化金属层所构成，第二层导线402可与第二信号线SL2由同一层图案化导电层例如第二层图案化金属层所构成，且第三层导线403可与画素电极PE或共通电极CE由同一层图案化导电层所构成，作为连接垫的用，但不以此为限。举例而言，各连接走线40也可为单层导线结构。
[0013]如图7至图10所示，接着提供对向基板50。对向基板50可包括透光基板，且其材料可与阵列基板30使用相同材料或不同材料。接着，于对向基板50上形成图案化遮光层
52。图案化遮光层52例如为黑色矩阵(BM)，其实质上可在垂直投影方向Z上与第一信号线SLl与第二信号线SL2重叠。此外，若欲提供彩色显示效果，可选择性于对向基板50上形成彩色滤光图案(图未示)。接着，于对向基板50上形成多条信号转接导线54，其中信号转接导线54与图案化遮光层52在垂直投影方向Z上重叠，藉此信号转接导线54不会影响开口率。信号转接导线54的材料可为各式不透明导电材料例如金属或合金，或透明导电材料例如氧化铟锡(ITO)或氧化铟锌(ΙΖ0)，但不以此为限。此外，各信号转接导线54具有一第一连接端54X1以及一第二连接端54X2，其中第一连接端54X1系对应第一接触区30P1，且第二连接端54X2系对应于第三接触区30P3。随后，于对向基板50上形成平坦层56覆盖图案化遮光层52与信号转接导线54。平坦层56的材料可包括无机绝缘材料、有机绝缘材料或有机/无机混成绝缘材料。于对向基板50上形成多个第一间隔物581、多个第二间隔物582以及多个第三间隔物583。精确而言，第一间隔物581、第二间隔物582以及第三间隔物583可设置于对向基板50的平坦层56上。第一间隔物581、第二间隔物582以及第三间隔物58的材料较佳可为感光绝缘材料，并可藉由曝光显影制程加以制作，但不以此为限。此外，第一间隔物581、第二间隔物582以及第三间隔物583实质上可具有相同的高度，但不以此为限。第一间隔物581系对应于阵列基板30的主动区30A，用以使阵列基板30与对向基板50之间维持固定