静电防护电路、阵列基板、显示面板和显示装置的制造方法
【技术领域】
[0001]本发明涉及显示技术领域，更具体地说，涉及一种静电防护电路、阵列基板、显示面板和显示装置。
【背景技术】
[0002]现有的显示面板，包括显示区和位于该显示区四周的非显示区，其中，显示区包括多条栅极线、多条数据线以及由栅极线和数据线围成的像素单元，非显示区包括与栅极线电连接的栅极驱动电路和数据电路等。
[0003]但是，由于非显示区包括大量的电子元器件和导电引线等，因此，在显示面板工作的过程中，会不可避免的产生静电，这些静电会使得显示面板中的电子元器件因短路而损坏，影响显示面板的显示效果。
【发明内容】
[0004]有鉴于此，本发明提供了一种静电防护电路、阵列基板、显示面板和显示装置，以解决现有技术中由于静电损伤电子元器件而影响显示面板显示效果的问题。
[0005]为实现上述目的，本发明提供如下技术方案:
[0006]一种静电防护电路，所述静电防护电路包括串联的第一电容和第二电容，所述第一电容包括第一电极层、第二电极层和位于所述第一电极层和第二电极层之间的第一绝缘层，所述第二电容包括第三电极层、第四电极层和位于所述第三电极层和第四电极层之间的第二绝缘层，所述第二电极层与所述第三电极层电连接，所述第四电极层与所述第一电极层相互绝缘。
[0007]一种阵列基板，所述阵列基板包括显示区和位于所述显示区四周的非显示区，所述非显示区包括多个移位寄存器和向所述移位寄存器提供驱动信号的驱动线以及向所述移位寄存器提供参考电压的参考电压线，所述阵列基板还包括位于所述非显示区的静电防护电路，所述静电防护电路为如上所述的静电防护电路，所述静电防护电路的第一电极层与所述驱动线电连接，所述静电防护电路的第四电极层与所述参考电压线电连接。
[0008]—种显不面板，包括上述任一项所述的阵列基板。
[0009]一种显示装置，包括如上所述的显示面板。
[0010]与现有技术相比，本发明所提供的技术方案具有以下优点:
[0011]本发明所提供的静电防护电路、阵列基板、显示面板和显示装置，静电防护电路包括串联的第一电容和第二电容，第一电容包括第一电极层、第二电极层和位于第一电极层和第二电极层之间的第一绝缘层，第二电容包括第三电极层、第四电极层和位于第三电极层和第四电极层之间的第二绝缘层，第二电极层与第三电极层电连接，第四电极层与第一电极层相互绝缘。由此可知，第一电容和第二电容均可存储静电，避免静电造成的损伤，并且，当静电过大导致第一电容击穿短路时，第二电容仍然可以起到存储静电的作用，从而避免了由于静电而影响阵列基板、显示面板和显示装置显示性能的问题。
【附图说明】
[0012]为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。
[0013]图1为本发明的一个实施例提供的静电防护电路的电路图；
[0014]图2为本发明的一个实施例提供的一种静电防护电路的切面结构示意图；
[0015]图3为本发明的一个实施例提供的一种静电防护电路的结构俯视图；
[0016]图4为本发明的一个实施例提供的另一种静电防护电路的切面结构示意图；
[0017]图5为本发明的一个实施例提供的又一种静电防护电路的切面结构示意图；
[0018]图6为本发明的另一个实施例提供的阵列基板的结构示意图；
[0019]图7为本发明的另一个实施例提供的阵列基板中一种静电防护电路的切面结构示意图；
[0020]图8为本发明的另一个实施例提供的阵列基板中另一种静电防护电路的切面结构示意图；
[0021]图9为本发明的另一个实施例提供的阵列基板中又一种静电防护电路的切面结构示意图。
【具体实施方式】
[0022]下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
[0023]本发明的一个实施例提供了一种静电防护电路，如图1所示，该静电防护电路包括串联的第一电容Cl和第二电容C2。
[0024]本实施例提供的一种静电防护电路的切面结构图如图2所示，所述第一电容Cl包括第一电极层30、第二电极层31和位于所述第一电极层30和第二电极层31之间的第一绝缘层32，所述第二电容C2包括第三电极层33、第四电极层34和位于所述第三电极层33和第四电极层34之间的第二绝缘层35，其中，所述第四电极层34和第一电极层30相互绝缘，所述第二电极层31和第三电极层33电连接，以使所述第一电容Cl和第二电容C2相互串联。
[0025]本实施例中，如图2所示，第一电极层30与第四电极层34位于同一层，且第一电极层30与第四电极层34相互间隔设置，第二电极层31和第三电极层33位于同一层，且第二电极层31和第三电极层33为连续的一体结构。由于第二电极层31和第三电极层33为采用同一工艺制备的同层金属层，因此，第二电极层31和第三电极层33电连接。
[0026]本实施例提供的一种静电防护电路的俯视结构图如图3所示，第二电极层31和第三电极层33为同层的悬浮金属层，所述悬浮金属层的意思是该金属层的电位处于浮空(floating)状态。并且，第一电极层30具有向第一方向延伸的电极引线301，第二电极层34具有向第二方向延伸的电极引线341，所述第一方向和第二方向相反，当然，本发明并不仅限于此，所述第一方向和第二方向可以为同一方向，也可以为相互垂直的方向。
[0027]本实施例提供了另一种静电防护电路，如图4所示，第一电容Cl的第一电极层30和第二电容C2的第三电极层33位于同一层，且第一电极层30和第三电极层33相互间隔设置；第一电容Cl的第二电极层31和第二电容C2的第四电极层34位于同一层，且第二电极层31和第四电极层34相互间隔设置。基于此，第二电极层31和第三电极层33通过至少一个过孔36电连接，所述过孔36贯穿所述第一绝缘层32和/或第二绝缘层35，以实现第一电容Cl和第二电容C2的串联。
[0028]本实施例还提供了一种静电防护电路，如图5所示，第二电极层和第三电极层为连续的一体电极结构层33/31，所述电极结构层33/31包括相对的第一表面310和第二表面311，第一绝缘层32设置于第一表面310，第一电极层30设置于第一绝缘层32远离电极结构层的表面；所述第二绝缘层35设置于第二表面311，且第四电极层34设置于第二绝缘层35远离电极结构层的表面。也就是说，位于第一表面310的第一绝缘层32和第一电极层30与所述电极结构层33/31构成第一电容Cl，位于第二表面311的第二绝缘层35和第四电极层34与所述电极结构层33/31构成第二电容C2。由于第二电极层和第三电极层为一体电极结构层33/31，因此，第一电容Cl和第二电容C2之间是相互串联的。
[0029]本实施例提供的静电防护电路，相互串联的第一电容和第二电容均可用于先存储静电再缓慢释放静电，来避免静电造成的损伤，并且，当静电过大导致其中一个电容如第一电容击穿短路时，另一个电容如第二电容仍然可以起到存储静电的作用，从而可以避免静电影响阵列基板、显示面板和显示装置显示性能的问题。
[0030]本发明的另一个实施例提供了一种阵列基板，如图6所示，该阵列基板包括显示区70和位于所述显示区70四周的非显示区71，所述非显示区71包括多个移位寄存器710、向所述移位寄存器710提供驱动信号的驱动线IN以及向所述移位寄存器710提供参考电压的参考电压线VGL，本实施例中，所述阵列基板还包括位于所述非显示区71的静电防护电路711，所述静电防护电路711为上述实施例提供的静电防护电路，即所述静电防护电路711包括相互串联的第一电容和第二电容，所述静电防护电路711的第一电极层30与所述驱动线IN电连接，所述静电防护电路711的第四电极层34与所述参考电压线VGL电连接，即驱动线IN与第一电极层30的电极引线301电连接，参考电压线VGL与第四电极层34的电极引线341电连接。其中，本实施例提供的阵列基板中静电防护电路711的个数不限。
[0031]本实施例中的阵列基板还包括多个像素单元712，阵列基板的切面图如图7所示，所述像素单元712包括薄膜晶体管713，所述薄膜晶体管713包括栅极7130、位于所述栅极7130远离基板7表面的栅极绝缘层7131、硅岛层7132以及位于所述硅岛层7