阵列基板和包括其的显示装置的制造方法
【专利摘要】提供一种阵列基板以及包括该阵列基板的显示装置。该阵列基板包括：第一支撑图案层和第二支撑图案层中的至少之一，所述第一支撑图案层与栅线彼此重叠，并且所述第一支撑图案层与数据线位于同一层且由相同材料形成；所述第二支撑图案层与数据线彼此重叠，且所述第二支撑图案层与栅线位于同一层且由相同材料形成，所述第一支撑图案层和所述第二支撑图案层中的至少之一在第一衬底基板上的垂直投影位于所述栅线和所述数据线在第一衬底基板上的垂直投影的重叠区域之外。
【专利说明】
阵列基板和包括其的显示装置
技术领域
[0001]本实用新型的实施例涉及一种阵列基板以及包括该阵列基板的显示装置。
【背景技术】
[0002]液晶显示技术广泛地应用于电视、手机、电脑以及公共信息显示中。通常，在液晶盒的设计中，隔垫物位于栅线上方或薄膜晶体管的上方，当液晶盒受到外部力作用时，位于其中的隔垫物易滑动、变形，从而造成液晶盒厚不均匀，进而造成显示质量下降。
【实用新型内容】
[0003]本实用新型的实施例提供一种阵列基板以及包括该阵列基板的显示装置，能够解决现有技术中隔垫物易滑动或变形从而造成液晶盒厚不均匀以及显示质量下降的技术问题。
[0004]本实用新型至少一实施例提供一种阵列基板，包括:第一衬底基板以及设置在所述第一衬底基板上的栅线、数据线和位于所述栅线和所述数据线交叉处的薄膜晶体管，其中，所述薄膜晶体管包括栅极、栅极绝缘层、有源层、源极和漏极，其中，所述薄膜晶体管的栅极与所述栅线电性连接，所述薄膜晶体管的源极与所述数据线电性连接，所述阵列基板还包括第一支撑图案层和第二支撑图案层中的至少之一，所述第一支撑图案层与所述栅线彼此重叠，并且所述第一支撑图案层与所述数据线位于同一层且由相同材料形成;所述第二支撑图案层与所述数据线彼此重叠，且所述第二支撑图案层与所述栅线位于同一层且由相同材料形成，所述第一支撑图案层和所述第二支撑图案层中的至少之一在第一衬底基板上的垂直投影位于所述栅线和所述数据线在第一衬底基板上的垂直投影的重叠区域之外。
[0005]在一个示例中，所述第一支撑图案层在所述第一衬底基板上的垂直投影位于所述栅线在所述第一衬底基板上的垂直投影之中。在一个示例中，在所述栅线的宽度方向上，所述第一支撑图案层的宽度大于所述栅线的宽度，且所述第一支撑图案层在所述第一衬底基板上的垂直投影的两端均位于所述栅线在所述第一衬底基板上的垂直投影之外。
[0006]在一个示例中，所述第二支撑图案层在所述第一衬底基板上的垂直投影位于所述数据线在所述第一衬底基板上的垂直投影之中。
[0007]在一个示例中，在所述数据线的宽度方向上，所述第二支撑图案层的宽度大于所述数据线的宽度，且所述第二支撑图案层在所述第一衬底基板上的垂直投影的两端均位于所述数据线在所述第一衬底基板上的垂直投影之外。
[0008]在一个示例中，所述阵列基板还包括:设置在所述第一衬底基板上的第一隔垫物，所述第一隔垫物在所述第一衬底基板上的垂直投影位于所述第一支撑图案层和所述栅线在所述第一衬底基板上的垂直投影的重叠区域之中。
[0009]在一个示例中，所述阵列基板还包括:设置在所述第一衬底基板上的第二隔垫物，所述第二隔垫物在所述第一衬底基板上的垂直投影位于所述第二支撑图案层和所述数据线在所述第一衬底基板上的垂直投影的重叠区域之中。
[0010]在一个示例中，所述阵列基板还包括:设置在所述第一衬底基板上且与所述第一支撑图案层重叠的第一半导体材料层，所述第一半导体材料层与所述薄膜晶体管的有源层位于同一层且由相同材料形成。
[0011]在一个示例中，所述第一支撑图案层在所述第一衬底基板上的垂直投影位于所述第一半导体材料层在所述第一衬底基板上的垂直投影之中。
[0012]在一个示例中，所述阵列基板还包括:设置在所述第一衬底基板上且与所述第二支撑图案层重叠的第二半导体材料层，与所述薄膜晶体管的有源层位于同一层且由相同材料形成。
[0013]在一个示例中，所述第二支撑图案层在所述第一衬底基板上的垂直投影位于所述第二半导体材料层在所述第一衬底基板上的垂直投影之中。
[0014]在一个示例中，所述阵列基板还包括:设置在所述第一衬底基板上的第一隔垫物，所述第一隔垫物在所述第一衬底基板上的垂直投影位于所述第一半导体材料层、所述第一支撑图案层和所述栅线在所述第一衬底基板上的垂直投影的重叠区域之中。
[0015]在一个示例中，所述阵列基板还包括:设置在所述第一衬底基板上的第二隔垫物，所述第二隔垫物在所述第一衬底基板上的垂直投影位于所述第二半导体材料层、所述第二支撑图案层和所述数据线在所述第一衬底基板上的垂直投影的重叠区域之中。
[0016]在一个示例中，所述第一支撑图案层与所述数据线以及所述栅线电性及物理分离。
[0017]在一个示例中，所述第二支撑图案层与所述数据线以及所述栅线电性及物理分离。
[0018]本实用新型另一实施例提供一种显示装置，包括任一项上述阵列基板、对置基板、以及设置在所述阵列基板与所述对置基板之间的液晶层及第一隔垫物和第二隔垫物中的至少之一，其中，所述第一隔垫物在所述第一衬底基板上的垂直投影位于所述第一支撑图案层和所述栅线在所述第一衬底基板上的垂直投影的重叠区域之中，所述第二隔垫物在所述第一衬底基板上的垂直投影位于所述第二支撑图案层和所述数据线在所述第一衬底基板上的垂直投影的重叠区域之中。
[0019]在一个示例中，所述显示装置还包括:设置在所述第一衬底基板上且与所述第一支撑图案层重叠的第一半导体材料层，其中，所述第一半导体材料层与所述薄膜晶体管的有源层位于同一层且由相同材料形成。
[0020]在一个示例中，所述第一隔垫物在所述第一衬底基板上的垂直投影位于所述第一半导体材料层、所述第一支撑图案层和所述栅线在所述第一衬底基板上的垂直投影的重叠区域之中。
[0021 ]在一个示例中，所述显示装置还包括:设置在所述第一衬底基板上且与所述第二支撑图案层重叠的第二半导体材料层，其中，所述第二半导体材料层与所述薄膜晶体管的有源层位于同一层且由相同材料形成。
[0022]在一个示例中，所述第二隔垫物在所述第一衬底基板上的垂直投影位于所述第二半导体材料层、所述第二支撑图案层和所述数据线在所述第一衬底基板上的垂直投影的重叠区域之中。
[0023]在一个示例中，所述对置基板为彩膜基板，所述彩膜基板包括第二衬底基板以及设置在所述第二衬底基板上的彩膜层和黑矩阵层，所述第一隔垫物在所述第二衬底基板上的垂直投影位于所述黑矩阵层在所述第二衬底基板上的垂直投影之中。
[0024]在一个示例中，所述对置基板为彩膜基板，所述彩膜基板包括第二衬底基板以及设置在所述第二衬底基板上的彩膜层和黑矩阵层，所述第二隔垫物在所述第二衬底基板上的垂直投影位于所述黑矩阵层在所述第二衬底基板上的垂直投影之中。
【附图说明】
[0025]为了更清楚地说明本实用新型实施例的技术方案，下面将对实施例的附图作简单的介绍，显而易见地，下面描述中的附图仅仅涉及本实用新型的一些实施例，而非对本实用新型的限制。附图中各个膜层并非按实际比例绘制。且附图只示出了与本实用新型实施例的紧密相关的结构，其他结构可在本实用新型实施例的基础上参考通常设计。
[0026]图1为本实用新型第一实施例提供的阵列基板的平面结构示意图；
[0027]图2为图1所示的阵列基板沿A1-A2线的截面结构示意图；
[0028]图3为图1所示的阵列基板沿A1-A2线的截面结构示意图；
[0029]图4为本实用新型第二实施例提供的阵列基板的一个截面结构示意图；
[0030]图5为本实用新型第二实施例提供的阵列基板的另一个截面结构示意图；
[0031]图6本实用新型第三实施例提供的显示装置的截面结构示意图。
【具体实施方式】
[0032]为使本实用新型实施例的目的、技术方案和优点更加清楚，下面将结合本实用新型实施例的附图，对本实用新型实施例的技术方案进行清楚、完整地描述。显然，所描述的实施例是本实用新型的一部分实施例，而不是全部的实施例。基于所描述的本实用新型的实施例，本领域普通技术人员在无需创造性劳动的前提下所获得的所有其他实施例，都属于本实用新型保护的范围。在彼此不冲突的情况下，本实用新型的不同实施例中的特征可以相互组合。
[0033]除非另外定义，本公开使用的技术术语或者科学术语应当为本实用新型所属领域内具有一般技能的人士所理解的通常意义。本公开中使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分。同样，“一个”、“一”或者“该”等类似词语也不表示数量限制，而是表示存在至少一个。“包括”或者“包含”等类似的词语意指出现该词前面的元件或者物件涵盖出现在该词后面列举的元件或者物件及其等同，而不排除其他元件或者物件。“连接”或者“相连”等类似的词语并非限定于物理的或者机械的连接，而是可以包括电性的连接，不管是直接的还是间接的。“上”、“下”、“左”、“右”等仅用于表示相对位置关系，当被描述对象的绝对位置改变后，则该相对位置关系也可能相应地改变。
[0034]本实用新型的实施例提供一种阵列基板以及包括该阵列基板的显示装置。该阵列基板包括:第一衬底基板以及设置在所述第一衬底基板上的栅线、数据线和位于所述栅线和所述数据线交叉处的薄膜晶体管，其中，所述薄膜晶体管包括栅极、栅极绝缘层、有源层、源极和漏极，其中，所述薄膜晶体管的栅极与所述栅线电性连接，所述薄膜晶体管的源极与所述数据线电性连接，所述阵列基板还包括第一支撑图案层和第二支撑图案层中的至少之一，所述第一支撑图案层与所述栅线彼此重叠，并且所述第一支撑图案层与所述数据线位于同一层且由相同材料形成;所述第二支撑图案层与所述数据线彼此重叠，且所述第二支撑图案层与所述栅线位于同一层且由相同材料形成，所述第一支撑图案层和所述第二支撑图案层中的至少之一在第一衬底基板上的垂直投影位于所述栅线和所述数据线在第一衬底基板上的垂直投影的重叠区域之外。
[0035]第一实施例
[0036]图1为本实用新型第一实施例提供的阵列基板的平面结构示意图；图2为图1的阵列基板沿A1-A2线的截面结构示意图；图3为图1的阵列基板沿B1-B2线的截面结构示意图。
[0037]以下，参见图1、图2和图3描述本实用新型第一实施例提供的阵列基板。该阵列基板100，包括第一衬底基板101以及设置在第一衬底基板101上的栅线102、数据线103、薄膜晶体管104、像素电极105、第一支撑图案层SI和第二支撑图案层S2。例如，栅线102在横向方向上延伸，数据线103在垂直于该横向方向的纵向方向上延伸。薄膜晶体管104设置在栅线102和数据线103的交叉处。像素电极105设置在栅线102和数据线103交叉定义的一像素区域P中。
[0038]薄膜晶体管104包括在远离第一衬底基板101的方向上顺次堆叠的栅极108、栅极绝缘层109、有源层110、源极111和漏极112。薄膜晶体管104的栅极108与栅线102电性连接。例如，薄膜晶体管104的栅极108与栅线102—体形成。薄膜晶体管104的源极111与数据线103电性连接。例如，薄膜晶体管104的源极111与数据线103—体形成。第一支撑图案层SI与栅线102彼此重叠，并且第一支撑图案层SI与数据线103位于同一层且由相同材料形成。第二支撑图案层S2与数据线103彼此重叠，且第二支撑图案层S2与栅线102位于同一层且由相同材料形成。
[0039]第一支撑图案层SI在第一衬底基板101上的垂直投影和第二支撑图案层S2在第一衬底基板101上的垂直投影位于栅线102和数据线103在第一衬底基板101上的垂直投影的重叠区域W之外。在图1中，栅线102和数据线103在第一衬底基板101上的垂直投影的重叠区±或评以矩形阴影部分示出。需要说明的是，在本实用新型的全部实施例中，“一个区域位于另一个区域之外”是指该一个区域与该另一个区域完全分离。也就是，该一个区域与该另一个区域之间不存在任何交集。这样，“第一支撑图案层SI和第二支撑图案层S2在第一衬底基板101上的垂直投影位于栅线102和数据线103在第一衬底基板101上的垂直投影的重叠区域之外”是指第一支撑图案层SI和第二支撑图案层S2在第一衬底基板101上的垂直投影与栅线102和数据线103在第一衬底基板101上的垂直投影的重叠区域W完全分离。
[0040]例如，在本实施例提供的阵列基板100中，参见图1、图2和图3，第一支撑图案层SI与数据线103以及栅线102电性及物理分离;第二支撑图案层S2与数据线103以及栅线102电性及物理分离。在此情况下，第一支撑图案层SI在第一衬底基板101上的垂直投影与栅线102和数据线103在第一衬底基板101上的垂直投影的重叠区域彼此分离，第二支撑图案层S2在第一衬底基板101上的垂直投影与栅线102和数据线103在第一衬底基板101上的垂直投影的重叠区域彼此分离。
[0041]在上述第一实施例提供的阵列基板中，由于设置有与栅线102重叠的第一支撑图案层SI和与数据线103重叠的第二支撑图案层S2，从而能够对设置于第一支撑图案层和/或第二支撑图案层上方的隔垫物起到良好支撑作用，以获得比较均匀的液晶盒盒厚，进而增加液晶盒对外部力冲击的稳定性。
[0042]例如，参见图1，第一支撑图案层SI和第二支撑图案层S2在第一衬底基板101上的垂直投影例如位于薄膜晶体管104的栅极108、源极111和漏极112在第一衬底基板101上的垂直投影之外。
[0043]例如，该第一支撑图案层SI和第二支撑图案层S2的形状可以为矩形、六边形、八边形、圆形、正方形、或其他多边形等。栅线102和数据线103的形状例如为平直条形。
[0044]例如，参见图2和图3，本实施例提供的阵列基板100还包括覆盖薄膜晶体管104的源极111和漏极112的钝化层114及设置在漏极112上方且穿透钝化层114的过孔115。像素电极105通过过孔115与薄膜晶体管104的漏极112电性连接。
[0045]例如，在本实施例提供的阵列基板100中，参见图1、图2和图3，在栅线102的宽度方向上，第一支撑图案层SI的宽度大于栅线102的宽度，且第一支撑图案层SI在第一衬底基板101上的垂直投影的两端El和E2均位于栅线102在第一衬底基板101上的垂直投影之外。例如，在栅线102的宽度方向上，第一支撑图案层SI在第一衬底基板101上的垂直投影的两端El和E2分别位于栅线102在第一衬底基板101上的垂直投影的相反两侧。这里，栅线102的宽度方向例如是指垂直于栅线102的延伸方向的方向。这样，第一支撑图案层SI与栅线102的重合区域较大。
[0046]例如，在本实施例提供的阵列基板100中，参见图1、图2和图3，在数据线103的宽度方向上，第二支撑图案层S2的宽度大于数据线103的宽度，且第二支撑图案层S2在第一衬底基板101上的垂直投影的两端Dl和D2均位于数据线103在第一衬底基板101上的垂直投影之夕卜。例如，在数据线103的宽度方向上，第二支撑图案层S2在第一衬底基板101上的垂直投影的两端Dl和D2分别位于数据线103在第一衬底基板101上的垂直投影的相反两侧。这里，数据线103的宽度方向例如是指垂直于数据线103的延伸方向的方向。这样，第二支撑图案层S2与数据线103的重合区域较大。
[0047]在另一示例中，第一支撑图案层SI在第一衬底基板101上的垂直投影位于栅线102在第一衬底基板101上的垂直投影之中；例如，第二支撑图案层S2在第一衬底基板101上的垂直投影位于数据线103在第一衬底基板101上的垂直投影之中。需要说明的是，在本实用新型的全部实施例中，“一个区域位于另一个区域之中”是指该一个区域位于该另一个区域的内侧且不超过该另一个区域的边缘。在此情况下，第一支撑图案SI和第二支撑图案S2均不占用像素的开口区，有利于阵列基板开口率的提高。
[0048]例如，在本实施例提供的阵列基板100中，参见图1、图2和图3，该阵列基板100还包括:设置在第一衬底基板101上的第一隔垫物113和第二隔垫物117。第一隔垫物113在第一衬底基板101上的垂直投影位于第一支撑图案层SI和栅线102在第一衬底基板101上的垂直投影的重叠区域之中。第二隔垫物117在第一衬底基板101上的垂直投影位于第二支撑图案层S2和数据线103在第一衬底基板101上的垂直投影的重叠区域之中。在第一实施例提供的阵列基板中，第一隔垫物113在第一衬底基板101上的垂直投影小于第一支撑图案层SI和栅线102在第一衬底基板101上的垂直投影的重叠区域，且第一隔垫物113在第一衬底基板101上的垂直投影被第一支撑图案层SI和栅线102在第一衬底基板101上的垂直投影的重叠区域包围。第二隔垫物117在第一衬底基板101上的垂直投影小于第二支撑图案层S2和数据线103在第一衬底基板101上的垂直投影的重叠区域，且第二隔垫物117在第一衬底基板101上的垂直投影被第二支撑图案层S2和数据线103在第一衬底基板101上的垂直投影的重叠区域包围。
[0049]例如，第一隔垫物113和第二隔垫物117的个数可以为一个或多个。本实施例中不限制第一隔垫物113和第二隔垫物117的个数。
[0050]尽管在图1至图3所示的第一实施例提供的阵列基板中，同时包括了第一支撑图案层SI和第二支撑图案层S2，但是可以理解的是，在另外的实施例提供的阵列基板中，可以仅包括第一支撑图案层SI或第二支撑图案层S2。尽管在图1至图3所示的第一实施例提供的阵列基板中，同时包括了第一隔垫物113和第二隔垫物117，但是可以理解的是，在另外的实施例提供的阵列基板中，可以仅包括第一隔垫物113或第二隔垫物117。在又一实施例中提供的阵列基板中，可以不包括第一隔垫物113和第二隔垫物117。第一隔垫物113和第二隔垫物117例如可以形成在与本申请实施例提供的阵列基板对盒组装的对置基板上。
[0051 ] 第二实施例
[0052]图4和图5示出本实用新型第二实施例提供的阵列基板的截面示意图。第二实施例提供的阵列基板可具有与第一实施例提供的阵列基板基本上相同的构造，除了半导体材料层116和118之外。因此，这里将省略相同部件的重复描述，并且相同的术语和相同的附图标记用于表示相同的部件。
[0053]图4和图5示出的第二实施例提供的阵列基板的截面结构分别对应于图2和图3示出的第一实施例提供的阵列基板的截面结构。
[0054]如图4和图5所示，第二实施例提供的阵列基板还包括设置在第一衬底基板上且与有源层110位于同一层且由相同材料形成的第一半导体材料层116和第二半导体材料层118。第一半导体材料层116与第一支撑图案层SI彼此重叠。第二半导体材料层118与第二支撑图案层S2彼此重叠。
[0055]例如，第一支撑图案层SI在第一衬底基板101上的垂直投影位于第一半导体材料层116在第一衬底基板上的垂直投影之中。参见图4，所述第一支撑图案层SI在第一衬底基板101上的垂直投影与第一半导体材料层116在第一衬底基板101上的垂直投影彼此重合。例如，第一隔垫物113在第一衬底基板101上的垂直投影位于第一半导体材料层116、和栅线102在第一衬底基板101上的垂直投影的重叠区域之中。
[0056]例如，第二支撑图案层S2在第一衬底基板101上的垂直投影位于第二半导体材料层118在第一衬底基板101上的垂直投影之中。参见图5，第二支撑图案层S2在第一衬底基板101上的垂直投影与第二半导体材料层118在第一衬底基板101上的垂直投影彼此重合。例如，第二隔垫物117在第一衬底基板101上的垂直投影位于第二半导体材料层118、第二支撑图案层S2和数据线103在第一衬底基板101上的垂直投影的重叠区域之中。
[0057]在本实施例提供的阵列基板中，第一半导体材料层116可与第一支撑图案层SI—起对其上方的第一隔垫物113提供更好的支撑作用;第二半导体材料层118可与第二支撑图案层S2—起对其上方的第二隔垫物117提供更好的支撑作用。
[0058]第三实施例
[0059]本实用新型的第三实施例提供一种显示装置，包括上述任一实施例提供的阵列基板，因此，这里将省略相同部件的重复描述，并且相同的术语和相同的附图标记用于表示相同的部件。
[0060]如图6所示，是本实用新型第三实施例提供的显示装置的截面示意图。该显示装置10例如包括阵列基板100、对置基板200和设置在阵列基板100与对置基板200之间的液晶分子层LC和第一隔垫物113。第一隔垫物113第一衬底基板101上的垂直投影位于第一支撑图案层SI和栅线102在第一衬底基板101上的垂直投影的重叠区域之中。
[0061]例如，在本实施例提供的显示装置10中，如图6所示，与有源层110位于同一层且由相同材料形成的第一半导体材料层116设置在第一衬底基板101上。第一半导体材料层116与第一支撑图案层SI彼此重叠。
[0062]例如，第一隔垫物113在第一衬底基板101上的垂直投影位于第一半导体材料层116、第一支撑图案层SI和栅线102在第一衬底基板101上的垂直投影的重叠区域之中。
[0063I 需要说明的是，尽管图6中未示出，在一个示例中，显示装置10还可包括如图5所示的第二隔垫物117和第二支撑图案层S2。第二隔垫物117在第一衬底基板101上的垂直投影位于第二支撑图案层S2和数据线103在第一衬底基板101上的垂直投影的重叠区域之中。
[0064]此外，在一个示例中，显示装置10还可以进一步包括如图5所示的与有源层110位于同一层且由相同材料形成的第二半导体材料层118。第二半导体材料层118与第二支撑图案层S2彼此重叠设置。在此情况下，第二隔垫物117在第一衬底基板101上的垂直投影位于第二半导体材料层118、第二支撑图案层S2和数据线103在第一衬底基板101上的垂直投影的重叠区域之中。
[0065]例如，在本实施例提供的显示装置10中，如图6所示，对置基板200为彩膜基板。该彩膜基板包括第二衬底基板201以及设置在第二衬底基板201上的彩膜层205和黑矩阵层206。第一隔垫物113在第二衬底基板201上的垂直投影位于黑矩阵层206在第二衬底基板201上的垂直投影之中。
[0066]例如，在显示装置10包括第二隔垫物117的情况下，第二隔垫物117在第二衬底基板201上的垂直投影位于黑矩阵层206在第二衬底基板201上的垂直投影之中。
[0067]本实用新型的实施例提供的显示装置并不限于图6所示的彩膜层205和薄膜晶体管104分别设置在不同的衬底基板上的液晶显示装置。在另一示例中，显示装置10可以为彩膜层形成在阵列基板上(Color On Array，C0A)的液晶显示装置。在此情况下，对置基板20不包括彩膜层205。
[0068]本实用新型实施例提供的显示装置中，可以同时包括了第一隔垫物113和第二隔垫物117，也可以仅包括第一隔垫物113或第二隔垫物117。
[0069]第四实施例
[0070]本实用新型的第四实施例提供一种如图1、2和3所示的阵列基板的制造方法。该制造方法例如顺次包括:
[0071]步骤SlOl:在第一衬底基板101上形成栅线102、薄膜晶体管的栅极108和第二支撑图案层S2;
[0072]例如，在第一衬底基板101上溅射沉积第一金属膜层。该第一金属膜层的材料例如包括Cu、Al、Mo、T1、Cr、W或者这些金属材料的合金。然后，对该第一金属膜层执行一次图案化工艺(例如，该图案化工艺可包括光刻胶涂覆、曝光、显影、刻蚀及光刻胶剥离等步骤)以形成同层同材料的栅线102、栅极108以及第二支撑图案层S2。栅线102、栅极108以及第二支撑图案层S2可以是单层结构，也可以是多层结构，如Mo/Al/Mo、Ti/Cu/T1、MoTi/Cu、Ti/Cu/Mo等。
[0073]步骤S102:在形成有栅线102、薄膜晶体管的栅极108和第二支撑图案层S2的第一衬底基板101上形成栅极绝缘层109;
[0074]例如，在形成有栅线102、栅极108以及第二支撑图案层S2的第一衬底基板101上通过等离子体增强化学气相沉积工艺(Plasma Enhanced Chemical Vapor Deposit1n,PECVD)沉积诸如氮化硅或氧化硅的第一绝缘膜层。该第一绝缘膜层可以作为栅极绝缘层109。该栅极绝缘层109可以是单层结构，也可以是多层结构，例如氧化硅/氮化硅。
[0075]步骤S103:在形成有栅极绝缘层109的第一衬底基板101上形成有源层110;
[0076]在形成有栅极绝缘层109的第一衬底基板101上例如通过等离子体增强化学气相沉积工艺连续沉积a-Si和n+a-Si以形成一半导体膜层，或溅射沉积铟镓锌氧化物(IndiumGallium Zinc Oxide，简称IGZ0)以形成一半导体膜层。然后对该半导体膜层执行一次图案化工艺以形成有源层110。该有源层110的材料采用非晶硅，多晶硅，微晶硅或氧化物半导体。
[0077]步骤S104:在形成有有源层110的第一衬底基板101上形成数据线103、薄膜晶体管的源极111和漏极112、以及第一支撑图案层SI;
[0078]在形成有源层110的第一衬底基板101上溅射沉积第二金属膜层，该第二金属膜层的材料例如为Cu、Al、Mo、T1、Cr、W或者这些金属材料的合金。然后对该第二金属膜层执行一次图案化工艺以形成同层同材料的数据线103、源极111、漏极112以及第一支撑图案层SI。数据线103、源极111、漏极112以及第一支撑图案层SI可以是单层结构，也可以是多层结构，如Mo/A I /Mo、T i /Cu/T 1、MoT i /Cu、T i /Cu/Mo 等。
[0079]步骤S105:在形成有数据线103、源极111、漏极112以及第一支撑图案层SI的第一衬底基板101上形成钝化层114以及过孔115;
[0080]在形成有数据线103、源极111、漏极112以及第一支撑图案层SI的第一衬底基板101上形成第二绝缘膜层。该第二绝缘膜层可通过PECVD工艺沉积氮化硅或氧化硅而形成。然后对该第二绝缘膜层执行一次图案化工艺以形成过孔115，该第二绝缘膜层可以作为钝化层114。该钝化层114可以是单层结构或多层结构;该钝化层114的材料例如氧化硅/氮化硅，也可以采用有机绝缘材料，例如有机树脂材料等。
[0081]步骤S106:在形成有过孔115和钝化层114的第一衬底基板101上形成像素电极105；
[0082]例如，可通过溅射工艺形成透明金属氧化物导电材料层，如氧化铟锡(Indium tinoxide，ΙΤ0)层，然后执行一次图案化工艺来形成像素电极105。
[0083]从上述描述可知，形成本实施例提供的阵列基板的形成方法中，不需额外增加其他工艺步骤即可形成本实用新型的实施例提供的包括第一支撑图案层SI和/或第二支撑图案层S2的阵列基板。通过形成与数据线103同层同材料的第一支撑图案层SI和/或形成与栅线102同层同材料的第二支撑图案层S2，可以在基本不增加工艺成本的情况下获得对隔垫物具有良好支撑性的阵列基板。
[0084]虽然上文中已经用一般性说明及【具体实施方式】，对本实用新型作了详尽的描述，但在本实用新型实施例基础上，可以对之作一些修改或改进，这对本领域技术人员而言是显而易见的。因此，在不偏离本实用新型精神的基础上所做的这些修改或改进，均属于本实用新型要求保护的范围。
【主权项】
1.一种阵列基板，包括:第一衬底基板以及设置在所述第一衬底基板上的栅线、数据线和位于所述栅线和所述数据线交叉处的薄膜晶体管，其中，所述薄膜晶体管包括栅极、栅极绝缘层、有源层、源极和漏极，其中，所述薄膜晶体管的栅极与所述栅线电性连接，所述薄膜晶体管的源极与所述数据线电性连接，所述阵列基板还包括第一支撑图案层和第二支撑图案层中的至少之一，所述第一支撑图案层与所述栅线彼此重叠，并且所述第一支撑图案层与所述数据线位于同一层且由相同材料形成;所述第二支撑图案层与所述数据线彼此重叠，且所述第二支撑图案层与所述栅线位于同一层且由相同材料形成，所述第一支撑图案层和所述第二支撑图案层中的至少之一在第一衬底基板上的垂直投影位于所述栅线和所述数据线在第一衬底基板上的垂直投影的重叠区域之外。2.根据权利要求1所述的阵列基板，其中，所述第一支撑图案层在所述第一衬底基板上的垂直投影位于所述栅线在所述第一衬底基板上的垂直投影之中。3.根据权利要求1所述的阵列基板，其中，在所述栅线的宽度方向上，所述第一支撑图案层的宽度大于所述栅线的宽度，且所述第一支撑图案层在所述第一衬底基板上的垂直投影的两端均位于所述栅线在所述第一衬底基板上的垂直投影之外。4.根据权利要求1所述的阵列基板，其中，所述第二支撑图案层在所述第一衬底基板上的垂直投影位于所述数据线在所述第一衬底基板上的垂直投影之中。5.根据权利要求1所述的阵列基板，其中，在所述数据线的宽度方向上，所述第二支撑图案层的宽度大于所述数据线的宽度，且所述第二支撑图案层在所述第一衬底基板上的垂直投影的两端均位于所述数据线在所述第一衬底基板上的垂直投影之外。6.根据权利要求1所述的阵列基板，还包括:设置在所述第一衬底基板上的第一隔垫物，所述第一隔垫物在所述第一衬底基板上的垂直投影位于所述第一支撑图案层和所述栅线在所述第一衬底基板上的垂直投影的重叠区域之中。7.根据权利要求1所述的阵列基板，还包括:设置在所述第一衬底基板上的第二隔垫物，所述第二隔垫物在所述第一衬底基板上的垂直投影位于所述第二支撑图案层和所述数据线在所述第一衬底基板上的垂直投影的重叠区域之中。8.根据权利要求1至5中任一项所述的阵列基板，还包括:设置在所述第一衬底基板上且与所述第一支撑图案层重叠的第一半导体材料层，所述第一半导体材料层与所述薄膜晶体管的有源层位于同一层且由相同材料形成。9.根据权利要求8所述的阵列基板，其中，所述第一支撑图案层在所述第一衬底基板上的垂直投影位于所述第一半导体材料层在所述第一衬底基板上的垂直投影之中。10.根据权利要求1至5中任一项所述的阵列基板，还包括:设置在所述第一衬底基板上且与所述第二支撑图案层重叠的第二半导体材料层，所述第二半导体材料层与所述薄膜晶体管的有源层位于同一层且由相同材料形成。11.根据权利要求10所述的阵列基板，其中，所述第二支撑图案层在所述第一衬底基板上的垂直投影位于所述第二半导体材料层在所述第一衬底基板上的垂直投影之中。12.根据权利要求8所述的阵列基板，还包括:设置在所述第一衬底基板上的第一隔垫物，所述第一隔垫物在所述第一衬底基板上的垂直投影位于所述第一半导体材料层、所述第一支撑图案层和所述栅线在所述第一衬底基板上的垂直投影的重叠区域之中。13.根据权利要求10所述的阵列基板，还包括:设置在所述第一衬底基板上的第二隔垫物，所述第二隔垫物在所述第一衬底基板上的垂直投影位于所述第二半导体材料层、所述第二支撑图案层和所述数据线在所述第一衬底基板上的垂直投影的重叠区域之中。14.根据权利要求1所述的阵列基板，其中，所述第一支撑图案层与所述数据线以及所述栅线电性及物理分离。15.根据权利要求1所述的阵列基板，其中，所述第二支撑图案层与所述数据线以及所述栅线电性及物理分离。16.—种显示装置，包括权利要求1至5中任一项所述的阵列基板、对置基板、以及设置在所述阵列基板与所述对置基板之间的液晶层及第一隔垫物和第二隔垫物中的至少之一，其中，所述第一隔垫物在所述第一衬底基板上的垂直投影位于所述第一支撑图案层和所述栅线在所述第一衬底基板上的垂直投影的重叠区域之中，所述第二隔垫物在所述第一衬底基板上的垂直投影位于所述第二支撑图案层和所述数据线在所述第一衬底基板上的垂直投影的重叠区域之中。17.根据权利要求16所述的显示装置，还包括:设置在所述第一衬底基板上且与所述第一支撑图案层重叠的第一半导体材料层，其中，所述第一半导体材料层与所述薄膜晶体管的有源层位于同一层且由相同材料形成。18.根据权利要求17所述的显示装置，其中，所述第一隔垫物在所述第一衬底基板上的垂直投影位于所述第一半导体材料层、所述第一支撑图案层和所述栅线在所述第一衬底基板上的垂直投影的重叠区域之中。19.根据权利要求16所述的显示装置，还包括:设置在所述第一衬底基板上且与所述第二支撑图案层重叠的第二半导体材料层，其中，所述第二半导体材料层与所述薄膜晶体管的有源层位于同一层且由相同材料形成。20.根据权利要求19所述的显示装置，其中，所述第二隔垫物在所述第一衬底基板上的垂直投影位于所述第二半导体材料层、所述第二支撑图案层和所述数据线在所述第一衬底基板上的垂直投影的重叠区域之中。21.根据权利要求16所述的显示装置，其中，所述对置基板为彩膜基板，所述彩膜基板包括第二衬底基板以及设置在所述第二衬底基板上的彩膜层和黑矩阵层，所述第一隔垫物在所述第二衬底基板上的垂直投影位于所述黑矩阵层在所述第二衬底基板上的垂直投影之中。22.根据权利要求16所述的显示装置，其中，所述对置基板为彩膜基板，所述彩膜基板包括第二衬底基板以及设置在所述第二衬底基板上的彩膜层和黑矩阵层，所述第二隔垫物在所述第二衬底基板上的垂直投影位于所述黑矩阵层在所述第二衬底基板上的垂直投影之中。
【文档编号】G02F1/1339GK205507295SQ201620156233
【公开日】2016年8月24日
【申请日】2016年3月1日
【发明人】程鸿飞, 李盼
【申请人】京东方科技集团股份有限公司