专利名称：成膜装置的使用方法
技术领域：
本发明涉及用于在半导体晶片等被处理基板上形成薄膜的半导体处理用成膜装置和该装置的使用方法。这里，所谓半导体处理，指通过在晶片、LCD(Liquid Crystal Display液晶显示器)或FPD(Flat PanelDisplay平面显示器)用玻璃基板等被处理基板上，以规定的图案形成半导体层、绝缘层、导电层等，为了在该被处理基板上制造包括半导体设备、与半导体设备连接的配线和电极等结构物而实施的各种处理。
背景技术：
在半导体设备的制造工序中，通过CVD(Chemical VaporDeposition化学气相沉积)等处理，进行在被处理基板例如半导体晶片上形成氮化硅膜、氧化硅膜、多晶硅膜等薄膜的处理。在这种成膜处理中，例如，如下所述，在半导体晶片上形成薄膜。
首先，用加热器将热处理装置的反应管(反应室)内加热到规定的装载温度，装载收容有多片半导体晶片的晶舟(wafer boat)。接着，用加热器将反应管内加热到规定的处理温度，同时从排气口排出反应管内的气体，使反应管内减压到规定的压力。
然后，边使反应管内维持在规定的温度和压力(边继续排气)，边从处理气体导入管向反应管内供给成膜气体。例如，采用CVD，若向反应管内供给成膜气体，成膜气体就引发热反应，生成反应生成物。反应生成物堆积在半导体晶片表面，在半导体晶片的表面形成薄膜。
通过成膜处理生成的反应生成物，不仅作为副产物膜堆积(附着)在半导体晶片的表面，也堆积在例如反应管的内面和各种夹具等上。如果在副产物膜附着在反应管内的状态下继续进行成膜处理，不久，副产物膜就会剥离，产生颗粒。一旦该颗粒附着在半导体晶片上，就会使制造的半导体设备的合格率降低。
因此，进行多次成膜处理后，进行反应管内的清除处理。在该清除处理中，向用加热器加热到规定温度的反应管内，供给清除气体、例如含有氟和卤酸性气体的混合气体。在反应管内面等附着的副产物膜被清除气体干蚀，进而除去。日本特开平3-293726号公报公开了这种清除方法。
为了抑制颗粒的产生，例如，优选频繁地进行清除，使得每当在半导体晶片上形成薄膜时，都进行反应管内部的清除。但是，这样一来，热处理装置停止时间增长，生产率下降。因此，要求抑制颗粒的产生，同时使生产率提高。另外，本发明人等发现，如果如后述地在清除反应管内之后，进行成膜处理，就会出现成膜速度(沉积速度)下降，处理重复性变差的问题。
发明内容
本发明的目的在于提供一种半导体处理用成膜装置和该装置的使用方法，该装置抑制颗粒的产生，同时能够提高处理的重复性和生产率。
本发明的第一观点为半导体处理用成膜装置的使用方法，其包括决定用于在收纳于上述成膜装置的反应室内的被处理基板上形成薄膜的成膜处理的处理条件的工序，上述处理条件包括在上述被处理基板上形成的上述薄膜的设定膜厚；根据上述处理条件，决定进行除去由上述成膜处理在上述反应室内面附着的副产物膜的清除处理定时的工序，上述定时由上述成膜处理的反复次数和上述设定膜厚的乘积而得到的累积膜厚的阈值所规定，即使反复进行N(N是正整数)次上述成膜处理，上述累积膜厚也不大于上述阈值，如果反复进行N+1次，则大于上述阈值；其间不加入上述清除处理，进行由上述成膜处理组成的从第一次处理到第N次处理的工序；和在上述第N次处理后、并且在由上述成膜处理组成的第N+1次处理前，进行上述清除处理的工序。
本发明的第二观点为半导体处理用成膜装置，其包括反应室，其收容被处理基板；排气系统，其将上述反应室内排气；成膜气体供给系统，其向上述反应室内供给用于进行在上述被处理基板上形成薄膜的成膜处理的成膜气体；清除气体供给系统，其向上述反应室内供给用于进行除去由上述成膜处理而在上述反应室内面附着的副产物膜的清除处理的清除气体；和控制部，其控制上述装置动作。上述控制部，进行下述工序识别上述成膜处理的处理条件的工序，上述处理条件包括在上述被处理基板上形成的上述薄膜的设定膜厚；根据上述处理条件，决定进行上述清除处理定时的工序，上述定时由上述成膜处理的反复次数与上述设定膜厚的乘积得到的累积膜厚的阈值所规定，即使反复进行N(N是正整数)次上述成膜处理，上述累积膜厚也不大于上述阈值，如果反复进行N+1次，则大于上述阈值；其间不加入上述清除处理，进行由上述成膜处理组成的从第一次处理到第N次处理的工序；和在上述第N次处理后、并且在由上述成膜处理组成的第N+1次处理前，进行上述清除处理的工序。
本发明的第三观点为包含用于在处理器上运行的程序指令且计算机能够读取的介质。由处理器实行上述程序指令时，在半导体处理用成膜装置中，实行下述工序识别用于在收纳于上述成膜装置的反应室内的被处理基板上形成薄膜的成膜处理的处理条件的工序，上述处理条件包括在上述被处理基板上形成的上述薄膜的设定膜厚；根据上述处理条件，决定进行除去由上述成膜处理在上述反应室内面附着的副产物膜的清除处理定时的工序，上述定时由上述成膜处理的反复次数与上述设定膜厚的乘积得到的累积膜厚的阈值所规定，即使反复进行N(N是正整数)次上述成膜处理，上述累积膜厚也不大于上述阈值，如果反复进行N+1次，则大于上述阈值；其间不加入上述清除处理，进行由上述成膜处理组成的从第一次处理到第N次处理的工序；和在上述第N次处理后、并且在由上述成膜处理组成的第N+1次处理前，进行上述清除处理的工序。
本发明的其他目的和优点将在以下说明中阐明、通过以下说明部分变得明显、或可通过对本发明的实施而获知。本发明的目的和优点可通过以下具体指出的手段及组合而实现和获得。
结合在本说明书中且构成其一部分的附图，图解显示了本发明目前的优选实施例，与以上给出的总体说明和以下给出的优选实施例的详细说明一起，用于解释本发明的本质。
图1是表示本发明实施方式的立式热处理装置的图。
图2表示图1所示的装置的控制部结构的图。
图3是表示本发明实施方式的成膜处理和清除处理的方案图。
图4是表示使用DCS和氨，反复进行多次形成0.1μm的氮化硅膜的成膜处理时，被处理基板的累积膜厚和副产物膜的裂纹数之间关系的曲线图。
图5是表示使用DCS和氨，反复进行多次形成0.2μm的氮化硅膜的成膜处理时，被处理基板的累积膜厚和副产物膜的裂纹数之间关系的曲线图。
图6是表示在通过各成膜处理形成的氮化硅膜上附着的颗粒数的曲线图。
图7是表示在与图4不同的条件下，使用DCS和氨，反复进行多次形成0.1μm的氮化硅膜的成膜处理时，被处理基板的累积膜厚和副产物膜的裂纹数之间关系的曲线图。
图8是表示使用HCD和氨，反复进行多次形成0.1μm的氮化硅膜的成膜处理时，被处理基板的累积膜厚和副产物膜的裂纹数之间关系的曲线图。
图9是表示使用甲硅烷，反复进行多次形成0.5μm的多晶硅膜的成膜处理时，被处理基板的累积膜厚和副产物膜的裂纹数之间关系的曲线图。
具体实施例方式
本发明人等在本发明的开发过程中，对清除半导体处理用成膜装置的反应管内的现有方法中发生的清除后的沉积速度下降和颗粒污染进行了研究。结果本发明人等得到以下所述的见解。
即，如果进行多次成膜处理，因为由副产物膜产生的应力，有时反应管内面受到损伤，在反应管上产生裂纹。特别是在石英制的反应管内进行氮化硅膜的成膜处理时，由该处理产生的副产物膜对反应管造成比较大的损伤。结果，在反应管内面容易产生大的裂纹。
如果通过清除而除去副产物膜，这样的裂纹就在反应管内面上出现。在反应管内面上的裂纹使表面积增大，成为使沉积速度下降的原因。另外，石英粉容易从反应管上产生的裂纹剥落，成为产生颗粒的原因。
石英制反应管的内面上产生的裂纹，与在其上形成的副产物膜上的裂纹的产生深切相关。在副产物膜上产生的裂纹少时，反应管内面上的裂纹也少。因此，如果趁着在副产物膜上产生的裂纹少时，进行反应管内的清除，就能够避免因反应管内面上的裂纹产生的上述问题。
以下，参照附图，对于根据这样的见解构成的本发明实施方式进行说明。另外，在以下的说明中，对具有大致相同功能和结构的构成要素附注相同符号，只在必须时进行重复说明。
图1是表示本发明的实施方式的立式热处理装置的图。如图1所示，热处理装置1具有长度朝向垂直方向的大致圆筒状的反应管(反应室)2。反应管2由耐热和耐腐蚀性优异的材料、例如石英形成。
在反应管2的上端，以向上端侧减径的方式配设有形成大致圆锥状的顶部3。在顶部3的中央配设有用于排出反应管2内的气体的排气口4。将排气部GE通过气密的排气管5与排气口4连接。在排气部GE上配设有阀、真空排气泵等压力调整机构，通过排气部GE，将反应管2内的氛围气体排出，同时，能够设定在规定的压力(真空度)。
在反应管2的下方，配置有盖体6。盖体6由耐热和耐腐蚀性优异的材料、例如石英形成。盖体6为能够通过后述的晶舟升降机(在图1中未图示，在图2中用符号128表示)上下运动的结构。如果盖体6通过晶舟升降机上升，反应管2的下方侧(炉口部分)被封闭。如果盖体6通过晶舟升降机下降，反应管2的下方侧(炉口部分)被打开。
在盖体6的上部，配置有保温筒7。保温筒7具有由防止从反应管2的炉口部分的放热产生的反应管2内的温度下降的电阻发热体组成的平面状的加热器8。该加热器8由筒状支承体9支承在距盖体6上面规定的高度。
在保温筒7的上方，配置有旋转台10。旋转台10发挥着作为能够可旋转地载置收容有被处理基板、例如半导体晶片W的晶舟11的载置台的功能。具体而言，在旋转台10的下部，配置有旋转支柱12。旋转支柱12与贯穿加热器8的中央部、使旋转台10旋转的旋转机构13连接。
旋转机构13主要包括电动机(未图示)；和旋转导入部15，旋转导入部具备以气密状态从盖体6的下面侧向上面侧贯穿导入的旋转轴14。旋转轴14连接在旋转台10的旋转支柱12上，通过旋转支柱12，将电动机的旋转力传递到旋转台10。因此，如果旋转轴14通过旋转机构13的电动机旋转，旋转轴14的旋转力就被传递到旋转支柱12，旋转台10就会旋转。
晶舟11为可在垂直方向以规定间隔收容多片、例如100片半导体晶片W的结构。晶舟11由耐热和耐腐蚀性优异的材料、例如石英形成。这样，因为将晶舟11载置在旋转台10上，所以，如果旋转台10旋转，晶舟11就会旋转，收容在晶舟11内的半导体晶片W就会旋转。
在反应管2的周围，以包围反应管2的方式配置有例如由电阻发热体组成的加热器16。通过该加热器16，将反应管2的内部升温(加热)到规定的温度，结果，半导体晶片W被加热到规定的温度。
在反应管2下端附近的侧面，插入向反应管2内导入处理气体(例如成膜气体、清除气体)的处理气体导入管17。处理气体导入管17，通过后述的质量流量控制器(MFC)(在图1中未图示，在图2中用符号125表示)，与处理气体供给源GS1连接。
作为成膜气体，为了在半导体晶片W上形成氮化硅膜，使用例如二氯硅烷(DCSSiH2Cl2)和氨(NH3)的混合气体。取而代之，为了在半导体晶片W上形成氮化硅膜，可以使用六氯二硅烷(HCDSi2Cl6)和氨(NH3)的混合气体。取而代之，在半导体晶片W上形成多晶硅膜时，成膜气体可以使用例如甲硅烷(SiH4)。作为清除气体，为了除去在反应管2内部附着的副产物膜，可以使用例如含有氟或氯的气体。具体而言，可以使用氟气(F2)、氟化氢(HF)和氮(N2)的混合气体。
另外，在图1中只画出一根处理气体导入管17，但在本实施方式中，在每个处理工序，根据导入反应管2的气体，插入多根处理气体导入管17。具体而言，将向反应管2内导入成膜气体的成膜气体导入管、向反应管2内导入清除气体的清除气体导入管插入反应管2下端附近的侧面。
另外，将净化气体供给管18插入反应管2下端附近的侧面。净化气体供给管18，通过后述的质量流量控制器(MFC)(在图1中未图示，在图2中用符号125表示)与净化气体供给源GS2连接。
另外，热处理装置1具有进行装置各部控制的控制部100。图2是表示控制部100结构的图。如图2所示，在控制部100上连接有操作面板121、温度传感器(组)122、压力计(组)123、加热器控制器124、MFC125、阀控制部126、真空泵127、晶舟升降机128等。
操作面板121具备显示画面和操作按钮，将操作者的操作指示传递到控制部100，并且，在显示画面中显示来自控制部100的各种信息。温度传感器(组)122测定反应管2内和排气管5内各部分的温度，将测定值告知控制部100。压力计(组)123测定反应管2内和排气管5内各部分的压力，将测定值告知控制部100。
加热器控制器124用于分别控制加热器8和加热器16。加热器控制器124应答来自控制部100的指示，在加热器8和加热器16上通电，将其加热。另外，加热器控制器124分别测定加热器8和加热器16消耗电力，告知控制部100。
MFC125配置在处理气体导入管17、净化气体供给管18等各配管上。MFC125将在各配管中流过的气体流量控制在来自控制部100指示的量。另外，MFC125测定实际流过的气体流量，告知控制部100。
阀控制部126配置在各配管上，将配置在各配管上的阀的开度控制在来自控制部100指示的值。真空泵127与排气管5连接，排出反应管2内的气体。
通过使盖体6上升，晶舟升降机128将载置在旋转台10上的晶舟11(半导体晶片W)装载入反应管2内。另外，通过使盖体6下降，晶舟升降机128将载置在旋转台10上的晶舟11(半导体晶片W)从反应管2内卸载。
控制部100包括方案存储部111、ROM112、RAM113、I/O端口114和CPU115。这些由总线116相互连接，通过总线116，在各部分之间传递信息。
在方案存储部111中，存储有装置用方案和多个处理用方案。最初制造热处理装置1时，只存储设置用方案。装置用方案是在生成相应于各热处理装置的热模型等时运行的方案。处理用方案是为用户每次实际进行的热处理(process处理)准备的方案。处理用方案规定从向反应管2装载半导体晶片W到卸载处理完成后的晶片W的过程中各部分的温度变化、反应管2内的压力变化、处理气体的供给开始和停止的定时和供给量等。
ROM112由EEPROM、闪存(flash memory)、硬盘等构成，是存储CPU115的动作程序等的存储介质。RAM113作为CPU115的工作区域等发挥作用。
I/O端口114上连接有操作面板121、温度传感器122、压力计123、加热器控制器124、MFC125、阀控制部126、真空泵127、晶舟升降机128等，控制数据和信号的输出输入。
CPU(Central Processing Unit中央处理器)115构成控制部100的中枢。CPU115运行存储在ROM112中的控制程序，根据来自操作面板121的指示，按照方案存储部111中存储的方案(处理用方案)，控制热处理装置1的动作。即，CPU115通过温度传感器(组)122、压力计(组)123、MFC125等测定反应管2内和排气管5内的各部分的温度、压力、流量等。另外，CPU115基于该测定数据，将控制信号输出到加热器控制器124、MFC125、阀控制部126、真空泵127等，上述各部分根据处理用方案进行控制。
在各处理用方案中，设定成膜处理、清除处理等的处理条件。成膜处理是在半导体晶片W上形成薄膜的处理，如后所述，在热处理装置1内装载半导体晶片W，在半导体晶片W上形成薄膜，到将形成有薄膜的半导体晶片W卸载的一系列工序。清除处理指的是清除热处理装置1内部的处理。
这里，在处理用方案中，例如，如图3所示，多次反复进行成膜处理后，设定进行清除处理的条件。设定使得在由成膜处理而在被处理基板上形成的薄膜的累积膜厚在规定值(阈值)以下的状态、即不超过阈值之前，进行本发明的实施方式的清除处理。
所谓累积膜厚，指的是在清除工序后的通过多次成膜处理而成膜的薄膜膜厚的合计值。例如，在半导体晶片W上进行2次形成0.2μm薄膜的成膜处理时，累积膜厚为0.2×2＝0.4μm。
所谓阈值，是根据在被处理基板上形成的薄膜和成膜用气体的种类设定的值。如果在大于阈值状态的装置中，在被处理基板上形成薄膜，则在热处理装置内附着的副产物膜等割裂(产生裂纹)，容易产生颗粒。
根据如此准备的处理用方案，在由成膜处理在被处理基板上形成的薄膜的累积膜厚大于阈值之前，进行清除处理。由此，能够抑制在热处理装置内附着的副产物膜等割裂和产生颗粒。另外，因为在多次反复进行成膜处理后实行清除处理，所以，能够提高生产率。因此，能够抑制颗粒产生，同时实现生产率的提高。
接着，参照图3，对如以上构成的热处理装置1的使用方法进行说明。这里，首先在反应管2内，在半导体晶片W上形成氮化硅膜。接着，除去在反应管2内附着的、以氮化硅为主要成分(指50％以上)的副产物膜。图3是表示本发明的实施方式的成膜处理和清除处理方案的图。
另外，在以下的说明中，构成热处理装置1的各部分的动作由控制部100(CPU115)控制。如上所述，通过控制部100(CPU115)控制加热器控制器124(加热器8和加热器16)、MFC125(处理气体导入管17和净化气体供给管18)、阀控制部126、真空泵127等，各处理中的反应管2内的温度、压力、气体流量等成为按照图3所示的方案的条件。
在第一次成膜处理(成膜处理FP1)中，首先由加热器16将反应管2内加热到规定的装载温度、例如如图3(a)所示的300℃。另外，如图3(c)所示，从净化气体供给管18向反应管2内供给规定量的氮(N2)。接着，将收容有半导体晶片W的晶舟11载置在盖体6上，由晶舟升降机128使盖体6上升。由此，将搭载有半导体晶片W的晶舟11装载在反应管2内，同时封闭反应管2(装载工序)。
接着，如图3(c)所示，从净化气体供给管18向反应管2内供给规定量的氮。与此同时，由加热器16将反应管2内加热到规定的成膜温度(处理温度)、例如如图3(a)所示的800℃。另外，排出反应管2内的气体，将反应管2减压到规定的压力，例如如图3(b)所示的40Pa(0.3Torr)。然后，进行该减压和加热操作，直至反应管2在规定的压力和温度稳定(稳定化工序)。
另外，控制旋转机构13的电动机，使旋转台10旋转，使晶舟11旋转。通过使晶舟11旋转，收容在晶舟11中的半导体晶片W也旋转，半导体晶片W被均匀地加热。
一旦反应管2内在规定的压力和温度稳定，就停止从净化气体供给管18的氮供给。然后，将含有硅的第一成膜气体和含有氮的第二成膜气体从处理气体导入管17导入反应管2内。这里，例如，如图3(d)所示，以0.2升/min供给规定量的DCS作为第一成膜气体。并且，例如，如图3(e)所示，以2升/min供给规定量的氨(NH3)作为第二成膜气体。
导入反应管2内的DCS和氨，由反应管2内的热引起热分解反应。由该分解成分生成氮化硅(Si3N4)，在半导体晶片W的表面形成氮化硅膜(成膜工序)。
一旦在半导体晶片W的表面形成规定厚度、例如0.2μm的氮化硅膜，就停止来自处理气体导入管17的DCS和氨的供给。然后，将反应管2内排气，同时如图3(c)所示，从净化气体供给管18向反应管2内供给规定量的氮。由此，将反应管2内的气体排出在排气管5中(净化工序)。另外，为了确实地排出反应管2内的气体，优选进行反复进行多次将反应管2内的气体排出和氮供给的循环净化。
然后，由加热器16使反应管2内为规定温度，例如，如图3(a)所示的300℃。与此同时，如图3(c)所示，从净化气体供给管18向反应管2内供给规定量的氮。由此，如图3(b)所示，使反应管2内的压力恢复到常压。接着，通过由晶舟升降机128使盖体6下降，卸载晶舟11(卸载工序)。由此，完成第一次的成膜处理(成膜处理FP1)。
然后，采用与成膜处理FP1同样的顺序，实行第二次的成膜处理(成膜处理FP2)。即，重新将收容形成有氮化硅膜的半导体晶片W的晶舟11装载入反应管2内(装载工序)。然后，在与成膜处理FP1同样的条件下，实行稳定化工序、成膜工序、净化工序和卸载工序。由此，在重新收容在热处理装置1内的半导体晶片W的表面形成规定厚度、例如0.2μm的氮化硅膜。
再采用与成膜处理FP1同样的顺序，实行第三次的成膜处理(成膜处理FP3)。即，重新将收容形成有氮化硅膜的半导体晶片W的晶舟11装载入反应管2内(装载工序)。然后，在与成膜处理FP1同样的条件下，实行稳定化工序、成膜工序、净化工序和卸载工序。由此，在重新收容在热处理装置1内的半导体晶片W的表面形成规定厚度、例如0.2μm的氮化硅膜。
如果进行多次上述成膜处理，由成膜处理生成的作为副产物膜氮化硅不仅堆积(附着)在半导体晶片W的表面，而且也堆积在反应管2的内面等。因此，在进行了规定次数的成膜处理后，实行热处理装置1的清除处理。如图3所示，在该成膜处理的条件下，进行三次成膜处理后，进行清除处理。这是因为如果不进行清除处理，进一步进行成膜处理(进行第四次成膜处理)，在半导体晶片W上形成的氮化硅膜的累积膜厚则为0.2μm×4＝0.8μm。如后所述，在该成膜处理条件下，累积膜厚的阈值设定为0.7μm。一旦累积膜厚大于阈值，在堆积于反应管2内面等的副产物膜上出现大量裂纹，容易产生颗粒。
在该清除处理中，首先，由加热器16将反应管2内维持在规定的温度，例如如图3(a)所示的300℃。另外，如图3(c)所示，从净化气体供给管18向反应管2内供给规定量的氮。接着，将未收容半导体晶片W的晶舟11载置在盖体6上，由晶舟升降机128使盖体6上升。由此，将晶舟11装载入反应管2内，同时封闭反应管2(装载工序)。
接着，如图3(c)所示，从净化气体供给管18向反应管2内供给规定量的氮。与此同时，由加热器16将反应管2内加热到规定的清除温度，例如如图3(a)所示的300℃。并且，排出反应管2内的气体，将反应管2减压到确定的压力，例如如图3(b)所示的53200Ps(400Torr)。然后，进行该减压和加热操作，直至反应管2在规定的压力和温度稳定(稳定化工序)。
一旦反应管2内在规定的压力和温度稳定，就停止来自净化气体供给管18的氮的供给。然后，从处理气体导入管17向反应管2内导入清除气体。这里，作为清除气体，例如如图3(f)所示，以2升/min供给规定量的氟气(F2)；例如如图3(g)所示，以0.2升/min供给氟化氢(HF)；例如如图3(c)所示，以8升/min供给作为稀释气体的氮(N2)。
清除气体在反应管2内被加热，清除气体中的氟活化，即，成为含有大多数具有反应性的自由原子的状态。该活化的氟与反应管2内面等附着的、以氮化硅为主要成分的副产物膜接触，副产物膜被蚀刻而除去(清除工序)。另外，清除工序中的反应管2内的温度，优选维持在200℃～500℃。并且，反应管2内的压力，优选维持在13.3Pa(0.1Torr)～53320Pa(400Torr)。
一旦附着在反应管2内部的副产物膜被除去，就停止来自处理气体导入管17来的清除气体的导入。然后，将反应管2内排气，同时如图3(c)所示，从净化气体供给管18向反应管2内供给规定量的氮。由此，将反应管2内的气体排出到排气管5中(净化工序)。另外，为了确实地排出反应管2内的气体，优选进行反复进行多次将反应管2内的气体排出和氮供给的循环净化。
然后，由加热器16将反应管2内加热到规定的温度，例如如图3(a)所示的300℃。与此同时，如图3(c)所示，从净化气体供给管18向反应管2内供给规定量的氮。由此，如图3(b)所示，使反应管2内的压力恢复至常压。然后，由晶舟升降机128使盖体6下降，卸载晶舟11(卸载工序)。由此，完成清除处理。
通过以上的处理，在反应管2的内面和晶舟11的表面等上形成的副产物膜被除去。然后，将重新装载的收容有半导体晶片W的晶舟11载置在盖体6上，以上述方式再进行成膜处理。
如上所述，根据本实施方式，在由成膜处理在半导体晶片W上形成的氮化硅膜的累积膜厚大于阈值(如下所述，为0.7μm)之前，实行清除处理。由此，在热处理装置内附着的副产物膜等难以割裂，能够抑制颗粒的产生。另外，因为在反复进行三次成膜处理后，实行清除处理，所以，能够提高生产率。因此，能够抑制颗粒的产生，同时，能够实现生产率的提高。
<实验1>
涉及使用DCS和氨，使氮化硅膜成膜的成膜处理，为了由累积膜厚的阈值来规定用于实行清除处理的定时，在以下条件下进行处理。即，将反应管2内设定为800℃、40Pa(0.3Torr)，以0.2升/min供给DCS，以2升/min供给氨，在半导体晶片W上形成氮化硅膜。此时，为了容易对副产物膜取样，将规定大小的石英碎片收容在反应管2内部，进行成膜处理。在各成膜处理后，通过观察附着有副产物膜(具有累积膜厚)的石英碎片表面，求出裂纹数。具体而言，在形成有副产物膜的石英碎片图像中划出1根对角线，用和由裂纹形成的线(沟)的交点数进行定量化。
图4是表示在实验1的条件下，反复进行多次形成0.1μm的氮化硅膜的成膜处理时，被处理基板的累积膜厚和副产物膜的裂纹数之间关系的曲线图。图5是表示在实验1的条件下，反复进行多次形成0.2μm的氮化硅膜的成膜处理时，被处理基板的累积膜厚和副产物膜的裂纹数之间关系的曲线图。
如图4和图5所示，如果累积膜厚在0.7μm以下，几乎不产生裂纹。另一方面，一旦累积膜厚大于0.7μm，就产生大量的裂纹。由以上结果可知，与一次成膜处理中的氮化硅膜的设定膜厚无关，累积膜厚的阈值为0.7μm。
因此，在使用DCS和氨形成氮化硅膜时，将累积膜厚的阈值设定为0.7μm。即，如上所述，在半导体晶片W上形成0.2μm的氮化硅膜时，在反复进行三次成膜处理后进行清除处理。另外，在半导体晶片W上形成0.1μm的氮化硅膜时，在反复进行七次成膜处理后进行清除处理。这样，可以根据处理条件，组成各处理用方案。
<实验2>
涉及上述实施方式的方法，对于由从第一次到第三次的成膜处理FP1～3形成的氮化硅膜，确认附着的颗粒数。另外，颗粒数的确认对于收容于晶舟11的上部(TOP)和下部(BTM)的半导体晶片W进行。另外，为了比较，对第四次成膜处理FP4也同样地确认颗粒数。在成膜处理FP3后，不加入清除处理，进行第四次成膜处理FP4。图6是表示在由各成膜处理形成的氮化硅膜上附着的颗粒数的曲线图。
如图6所示，在由成膜处理FP1～3形成的氮化硅膜中，确认几乎没有颗粒附着。另一方面，在由成膜处理FP4形成的氮化硅膜中，可以确认附着大量的颗粒。由此，可以确认，在累积膜厚大于0.7μm(阈值)之前实行清除处理，能够抑制在热处理装置1的内部产生颗粒。
<实验3>
涉及使用DCS和氨，使氮化硅膜成膜的成膜处理，为了确认累积膜厚的阈值与处理温度、处理压力、处理气体流量等的依存性，在以下条件下进行处理。即，将反应管2内设定为600℃、133Pa(1Torr)，以0.1升/min供给DCS，以0.5升/min供给氨，在半导体晶片W上形成氮化硅膜。
图7是表示在实验3的条件下，反复进行多次形成0.1μm的氮化硅膜的成膜处理时，被处理基板的累积膜厚和副产物膜的裂纹数之间关系的曲线图。如图7所示，即使变化处理温度、处理压力、处理气体流量等，只要累积膜厚在0.7μm以下，几乎不产生裂纹。另一方面，一旦累积膜厚大于0.7μm，就产生大量的裂纹。由以上结果可知，在使用DCS和氨，形成氮化硅膜时，与处理温度、处理压力、处理气体流量无关，累积膜厚的阈值为0.7μm。
<实验4>
涉及使用不同的成膜气体时的成膜处理，为了确认累积膜厚的阈值，在以下条件下进行处理。这里，供给六氯二硅烷(HCD)和氨，进行形成氮化硅膜的成膜处理。具体而言，将反应管2内设定为600℃、40Pa(0.3Torr)，以0.01升/min供给HCD，以2升/min供给氨，在半导体晶片W上形成氮化硅膜。
图8是表示在实验4的条件下，反复进行多次形成0.1μm的氮化硅膜的成膜处理时，被处理基板的累积膜厚和副产物膜的裂纹数之间关系的曲线图。如图8所示，如果累积膜厚在1.5μm以下，几乎不产生裂纹。另一方面，一旦累积膜厚大于1.5μm，就产生大量裂纹。从以上结果可知，在使用HCD和氨，形成氮化硅膜时，累积膜厚的阈值为1.5μm。
<实验5>
同样涉及使用不同成膜气体时的成膜处理，为了确认累积膜厚的阈值，在以下条件下进行处理。这里，使用甲硅烷，进行形成多晶硅膜的成膜处理。具体而言，将反应管2内设定为620℃、26.6Pa(0.2Torr)，以0.4升/min供给甲硅烷，在半导体晶片W上形成0.5μm的多晶硅膜。
图9是表示在实验5的条件下，反复进行多次形成0.5μm的多晶硅膜的成膜处理时，被处理基板的累积膜厚和副产物膜的裂纹数之间关系的曲线图。如图9所示，如果累积膜厚在6μm以下，几乎不产生裂纹。另一方面，一旦累积膜厚大于6μm，就产生大量的裂纹。由以上结果可知，在使用甲硅烷，形成多晶硅膜时，累积膜厚的阈值为6μm。
<归纳和变化例>
如上所述，根据上述实施方式，半导体处理用成膜装置的使用方法如下构成。即，首先决定用于在收纳于成膜装置(热处理装置1)的反应室(反应管2)内的被处理基板(半导体晶片W)上形成薄膜的成膜处理的处理条件。处理条件包括在被处理基板上形成的薄膜(例如氮化硅膜、多晶硅膜)的设定膜厚。接着，根据这些处理条件，决定进行除去由成膜处理而在反应室内面附着的副产物膜的清除处理的定时。该定时由成膜处理的反复次数和设定膜厚的乘积而得到的累积膜厚的阈值所规定。
这里，累积膜厚假定为即使反复进行N(N是正整数，优选为2以上)次成膜处理，也不大于阈值；如果进行N+1次，就大于阈值。此时，首先，其间不加入清除处理，进行由所述成膜处理组成的从第一次处理到第N次处理的工序。然后，在第N次处理后、并且在由成膜处理组成的第N+1次处理前，进行清除处理。
因此，成膜装置的控制部(控制部100)，识别例如由操作人员选择的成膜处理的处理条件，根据这些决定进行清除处理的定时。此时，可以从预先准备的多个处理用方案中选择适用的方案，也可以在基本的处理用方案中插入处理条件数值而得到特定的方案。然后，在控制部的控制下，实行由成膜装置的成膜处理和清除处理。取而代之，也可以是操作人员决定进行清除处理的定时，输入控制部。
决定进行清除处理的定时的必须数据，可以通过进行上述实验1～5所示的预备实验而得到。例如，累积膜厚的阈值，可以根据在副产物膜上产生的裂纹数和累积膜厚之间的关系来决定。取而代之，累积膜厚的阈值，可以根据在被处理基板上的薄膜上附着的颗粒数和累积膜厚之间的关系来决定。
另外，形成的薄膜是氮化硅膜时，可以使用氟气、氟化氢和氮的混合气体作为清除气体。另一方面，形成的薄膜是多晶硅时，优选使用氟气和氮的混合气体作为清除气体。清除气体只要能够除去在反应室内部附着的副产物膜即可，例如可以使用含有氟和氯的气体，例如ClF3。
在上述实施方式中，清除气体中含有作为稀释气体的氮。因为含有稀释气体，易于设定处理时间，所以，优选含有稀释气体。但是，清除气体也可以不含稀释气体。作为稀释气体，优选为不活泼气体，除氮以外，可以使用例如氦气(He)、氖气(Ne)、氩气(Ar)。
在上述实施方式中，反应管2、盖体6、晶舟11由石英形成。取而代之，这些构件可以以选自例如碳化硅(SiC)的其它含有硅的材料作为主要成分。另外，盖体6也可以由例如不锈钢形成。反应管2等为石英等含有硅的材料时，不仅在副产物膜的表面产生裂纹，而且在反应管表面本身也有可能产生割裂。因此，为了避免对随后的成膜处理的不良影响，优选频繁地进行清除处理。通常，相对于成膜处理的反复次数N为2以上，进行一次清除处理，但根据成膜处理的处理条件，也可以考虑每次成膜处理都必须进行清除处理。
在上述实施方式中，每种处理工序中配置处理气体导入管17。取而代之，也可以每种气体(氟气、氟化氢、DCS、氨、氮5种)设置气体导入管17。还可以以从多根中导入相同气体的方式，在反应管2的下端附近的侧面，插入多根处理气体导入管17。此时，从多根处理气体导入管17向反应管2内供给处理气体，可以使处理气体更均匀地导入反应管2内。
在上述实施方式中，使用单管结构的间歇式热处理装置作为热处理装置。取而代之，本发明可以使用例如反应管由内管和外管构成的双层管结构的间歇式立式热处理装置。本发明还可以使用单片式的热处理装置。被处理基板不限定于半导体晶片W，也可以是例如LCD用的玻璃基板。
热处理装置的控制部100，不限于专用的系统，可以使用通用的计算机系统实现。例如，通过将存储有用于实行上述处理程序的存储介质(软盘、CD-ROM等)中的该程序安装在通用的计算机上，可以构成实行上述处理的控制部100。
用于提供这些程序的方法是任意的。程序除了可以如上所述通过规定的存储介质提供以外，也可以通过例如通信线路、通信网络、通信系统等提供。此时，例如，也可以在通信网络的公告板(BBS)中公布该程序，将其叠加在载波中通过网络提供。然后，启动如此提供的程序，可以在OS的控制下、通过与其它应用程序同样地运行来实行上述的处理。
其他优点和改型对于本领域技术人员将是显而易见的。因此，本发明的更广泛的实施方式不局限于在此显示和说明的具体细节和代表性的实施例。因此，可进行不同的改型，而不脱离由所附权利要求及其等效物所确定的总体发明构思的实质和范围。
权利要求
1.一种半导体处理用成膜装置的使用方法，其特征在于，包括决定用于在收纳于所述成膜装置反应室内的被处理基板上形成薄膜的成膜处理的处理条件的工序，所述处理条件包括在所述被处理基板上形成的所述薄膜的设定膜厚；根据所述处理条件，决定进行除去由所述成膜处理在所述反应室内面附着的副产物膜的清除处理定时的工序，所述定时由所述成膜处理的反复次数和所述设定膜厚的乘积而得到的累积膜厚的阈值所规定，即使反复进行N(N是正整数)次所述成膜处理，所述累积膜厚不也大于所述阈值，如果反复进行N+1次，则大于所述阈值；其间不加入所述清除处理，进行由所述成膜处理组成的从第一次处理到第N次处理的工序；和在所述第N次处理后、并且在由所述成膜处理组成的第N+1次处理前，进行所述清除处理的工序。
2.如权利要求1所述的方法，其特征在于所述成膜处理，向所述反应室内供给成膜气体，同时将所述反应室内设定在所述成膜气体分解的温度和压力，所述副产物膜来自所述成膜气体。
3.如权利要求2所述的方法，其特征在于所述成膜气体含有二氯硅烷和氨，所述薄膜包括氮化硅膜，所述阈值设定为0.7μm。
4.如权利要求2所述的方法，其特征在于所述成膜气体含有六氯二硅烷和氨，所述薄膜包括氮化硅膜，所述阈值设定为1.5μm。
5.如权利要求2所述的方法，其特征在于所述成膜气体含有甲硅烷，所述薄膜包括多晶硅膜，所述阈值设定为6μm。
6.如权利要求1所述的方法，其特征在于所述清除处理向所述反应室内供给清除气体，同时将所述反应室内设定在所述清除气体与所述副产物膜发生反应的温度和压力。
7.如权利要求6所述的方法，其特征在于所述薄膜由含有硅的膜构成。
8.如权利要求7所述的方法，其特征在于所述清除气体包括含有氟或氯的气体。
9.如权利要求1所述的方法，其特征在于所述阈值根据在所述副产物膜上产生的裂纹数和所述累积膜厚之间的关系决定。
10.如权利要求1所述的方法，其特征在于所述阈值根据在所述薄膜上附着的颗粒数和所述累积膜厚之间的关系决定。
11.一种半导体处理用成膜装置，其特征在于包括反应室，其收容被处理基板；排气系统，其使所述反应室内排气；成膜气体供给系统，其向所述反应室内供给用于进行在所述被处理基板上形成薄膜的成膜处理的成膜气体；清除气体供给系统，其向所述反应室内供给用于进行除去由所述成膜处理在所述反应室内面附着的副产物膜的清除处理的清除气体；和控制所述装置动作的控制部，所述控制部，进行下述工序识别所述成膜处理的处理条件的工序，所述处理条件包括在所述被处理基板上形成的所述薄膜的设定膜厚；根据所述处理条件，决定进行所述清除处理定时的工序，所述定时由所述成膜处理的反复次数与所述设定膜厚的乘积得到的累积膜厚的阈值所规定，即使反复进行N(N是正整数)次所述成膜处理，所述累积膜厚也不大于所述阈值，如果反复进行N+1次，则大于所述阈值；其间不加入所述清除处理，进行由所述成膜处理组成的从第一次处理到第N次处理的工序；和在所述第N次处理后、并且在由所述成膜处理组成的第N+1次处理前，进行所述清除处理的工序。
12.如权利要求11所述的装置，其特征在于所述成膜气体含有二氯硅烷和氨，所述薄膜包括氮化硅膜，所述阈值设定为0.7μm。
13.如权利要求11所述的装置，其特征在于所述成膜气体含有六氯二硅烷和氨，所述薄膜包括氮化硅膜，所述阈值设定为1.5μm。
14.如权利要求11所述的装置，其特征在于所述成膜气体含有甲硅烷，所述薄膜包括多晶硅膜，所述阈值设定为6μm。
15.如权利要求11所述的装置，其特征在于所述反应室以在上下设置间隔地层叠的状态，收纳多个被处理基板的方式构成，所述多个被处理基板由配置在所述反应室周围的加热器加热。
16.一种包含用于在处理器上运行的程序指令且计算机能够读取的介质，其特征在于由处理器实行所述程序指令时，在半导体处理用成膜装置中，实行下述工序识别用于在收纳于所述成膜装置反应室内的被处理基板上形成薄膜的成膜处理的处理条件的工序，所述处理条件包括在所述被处理基板上形成的所述薄膜的设定膜厚；根据所述处理条件，决定进行除去由所述成膜处理在所述反应室内面附着的副产物膜的清除处理定时的工序，所述定时由所述成膜处理的反复次数与所述设定膜厚的乘积得到的累积膜厚的阈值所规定，即使反复进行N(N是正整数)次所述成膜处理，所述累积膜厚也不大于所述阈值，如果反复进行N+1次，则大于所述阈值；其间不加入所述清除处理，进行由所述成膜处理组成的从第一次处理到第N次处理的工序；和在所述第N次处理后、并且在由所述成膜处理组成的第N+1次处理前，进行所述清除处理的工序。
全文摘要
本发明提供一种半导体处理用成膜装置的使用方法，其决定成膜处理的处理条件。处理条件包括在被处理基板上形成的薄膜的设定膜厚。另外，根据处理条件，决定进行清除处理的定时。定时由成膜处理的反复次数和设定膜厚的乘积而得到的薄膜累积膜厚的阈值所规定。即使反复进行(N)(N是正整数)次成膜处理，累积膜厚也不大于阈值；如果反复进行(N+1)次，则大于阈值。并且，该方法包括其间不加入清除处理，进行由成膜处理组成的从第一次处理到第(N)次处理的工序；和在第(N)次处理后、并且在由成膜处理组成的(N+1)次处理前，进行清除处理的工序。
文档编号C23C16/00GK1958878SQ20061013571
公开日2007年5月9日 申请日期2006年10月17日 优先权日2005年10月20日
发明者野吕尚孝, 户根川大和, 藤田武彦, 木村法史 申请人:东京毅力科创株式会社