电介质组合物、电介质元件、电子元件和层叠型电子元件的制作方法

本发明涉及电介质组合物和采用所述电介质组合物的电介质元件，并且涉及电子元件和层叠型电子元件；更明确而言，本发明涉及有利地用于具有相对高额定电压的中电压和高电压应用的电介质组合物、电介质元件、电子元件和层叠型电子元件。

现有技术

近年来，对电介质元件的微型化已存在巨大需求，因为电子电路达到更高密度，并且诸如层叠型陶瓷电容器的电子元件的微型化与增加的电容一起迅速进展，同时它们的应用也在扩展。随此发生而需要各种特性。

例如，在诸如发动机电动计算机模块(ECM)、燃料喷射装置、电子控制节气门、逆变器、变换器、高强度放电(HID)头灯单元、混合式发动机电池控制单元和数字照相机的装置中使用的中电压和高电压电容器通常具有超过100 V的额定电压，因为它们在用于提供高电压升高的电路中使用。换言之，诸如这些的中电压和高电压电容器在施加高DC偏压时需要高介电常数和高电容量。

然而，常规电介质组合物是假设它们将在施加例如1 V/μm量级的低DC偏压时使用而设计的。这意味着如果在施加高DC偏压时使用具有包括常规电介质组合物的介电层的电子元件，则存在介电常数和电容量降低的问题。此问题在更高DC偏压下变得更显著，尤其在具有极薄层的层叠型陶瓷电容器中，因为介电常数和电容量趋向于降低。

为了解决上述问题，下文提及的专利文件1描述了含有主要组分的电介质组合物，所述主要组分包含：具有0.02重量%或更少的碱金属氧化物含量的钛酸钡；选自氧化铕、氧化钆、氧化铽、氧化镝、氧化钬、氧化铒、氧化铥和氧化镱中的至少一种化合物；锆酸钡，氧化镁和氧化锰，所述主要组分由以下组成式表示：{BaO}_mTiO₂ + αR₂O₃ + βBaZrO₃ + γMgO + gMnO (其中R₂O₃为选自Eu₂O₃、Gd₂O₃、Tb₂O₃、Dy₂O₃、Ho₂O₃、Er₂O₃、Tm₂O₃和Yb₂O₃中的至少一种化合物；并且α、β、γ和g表示摩尔比率并在以下范围内：0.001 ≤ α ≤ 0.06，0.005 ≤ β ≤ 0.06，0.001 < γ ≤ 0.12，0.001 < g ≤ 0.12，γ+g ≤ 0.13，以及1.000 < m ≤ 1.035)；并且所述电介质组合物含有相对于100摩尔的主要组分而言0.2-5.0摩尔量的作为SiO₂同等物的氧化硅作为辅助组分。

然而，虽然诸如专利文件1中所描述的那种的电介质组合物在施加5 V/μm的DC偏压时具有相对大的介电常数，但在例如8 V/μm量级的甚至更高DC偏压下具有高介电常数的电介质组合物将是期望的以便应对伴随中电压和高电压电容器的微型化和更高电容的更薄层。

另外，在其中施加8 V/μm量级DC偏压的环境下，需要足够大的耐受场(例如，14 V/μm或更大)。

现有技术文献

专利文献

专利文献1 JP 3334607 B2。

技术实现要素：

待由本发明解决的问题

鉴于上文概述的状况，本发明的目的在于提供电介质组合物，所述电介质组合物有利地用于具有相对高额定电压的中电压和高电压应用、具有800或更大的相对高介电常数、并且当施加至少8 V/μm的DC偏压时还具有14 V/μm或更大的耐受场，并且本发明的目的还在于提供采用所述电介质组合物的电介质元件、电子元件和层叠型电子元件。

此外，根据本发明，施加于电介质组合物、电介质元件、电子元件和层叠型电子元件的直流电流电场被称为DC (直流)偏压。此外，电介质组合物等的介电常数和电容量因所施加DC偏压而变化的特性被称为DC偏压特性。此外，发生击穿的电场被称为耐受场。

用于解决问题的方式

为了实现上述目的，根据本发明的电介质组合物具有由(Bi_aNa_bSr_cLn_d)TiO₃表示的主要组分，

并且其特征在于Ln为选自以下中的至少一者：La，Ce，Pr，Nd，Sm，Eu，Gd，Tb，Dy，Ho和Yb；并且

a、b、c和d满足以下条件：0<a<0.50，0<b<0.50，0<c≤0.80，0<d≤0.20，和0.90≤a+b+c+d≤1.05。

应注意，a、b、c和d表示当存在一个Ti原子时Bi、Na、Sr和Ln的原子数的比率。

根据本发明的电介质组合物具有上述构成，并且因此可能在施加至少8 V/μm的DC偏压时实现800或更大的相对高介电常数和14 V/μm或更大的耐受场。

优选地，a、b、c和d满足以下条件：0.05<a≤0.40，0.05<b≤0.40，0<c≤0.70，0<d≤0.10，和0.90≤a+b+c+d≤1.05。

根据本发明的电介质元件包括上述电介质组合物。

根据本发明的电子元件配备有包括上述电介质组合物的介电层。

根据本发明的层叠型电子元件具有层叠部分，所述层叠部分通过交替层叠内部电极层和包括上述电介质组合物的介电层来形成。

发明优点

本发明的电介质元件、电子元件和层叠型电子元件有利地在具有相对高额定电压的中电压和高电压电容器中使用。本发明使得有可能提供电介质组合物，所述电介质组合物在施加至少8 V/μm的DC偏压时具有800或更大的相对高介电常数和14 V/μm或更大的耐受场，并且还提供采用所述电介质组合物的电介质元件、电子元件和层叠型电子元件。

对于包括上述电介质组合物的电介质元件、电子元件和层叠型电子元件的应用没有具体限制，但它们可用于电路保护缓冲电容器或平滑电容器中，在所述电容器中当施加高DC偏压时需要高介电常数。

另外，根据本发明的电介质组合物具有极佳特性而不含铅。因此，本发明的电介质组合物、电介质元件、电子元件和层叠型电子元件从环境观点来看是出色的。

附图简述

图1是根据本发明的模式实施方案的陶瓷电容器的示意图；

图2是根据本发明实施方案的不同模式的层叠型陶瓷电容器的截面图；以及

图3的图表示意性显示出根据本发明的示例性实施方案的DC偏压特性图表和常规BaTiO₃基电介质组合物的DC偏压特性图表。

发明实施方案的模式

本发明的实施方案的优选模式将在下文描述，在一些情况下参考附图。应注意，在附图中，相同参考符号用于相同或等效的元件，并且将不给出重复描述。

如图1中所示，根据本发明实施方案的模式的单层陶瓷电容器100包括盘状电介质体1和一对电极2、3。单层陶瓷电容器100是通过在电介质体1的两个表面上形成电极2、3而获得的。对于电介质体1和电极2、3的形状没有具体限制。此外，对于任一者的尺寸没有具体限制，并且应根据应用来设定适合的尺寸。

电介质体1由电介质组合物形成，所述电介质组合物具有由通式(Bi_aNa_bSr_cLn_d)TiO₃表示的主要组分。

在上述通式中，Ln为选自以下中的至少一者：La，Ce，Pr，Nd，Sm，Eu，Gd，Tb，Dy，Ho和Yb。另外，Ln更优选为选自以下中的至少一者：La，Ce，Nd，Sm，Gd，Dy和Yb。在这些中，Ln尤其优选为选自La、Gd和Yb中的至少一者，以便进一步提高耐受场。

在上述通式中，a满足0<a<0.50。如果a为0或等于或大于0.50，则存在当施加8 V/μm的DC偏压时电介质组合物的介电常数降低的可能性、或耐受场降低和发生击穿的可能性。

此外，a优选满足0.05<a≤0.40，并且更优选满足0.10<a≤0.40。通过将a控制于此类范围，可能有效提高电介质组合物的介电常数和耐受场。此外，此类范围从进一步降低起始材料成本的观点来看是有效的。

在上述通式中，b满足0<b<0.50。如果b为0或等于或大于0.50，则存在当施加8 V/μm的DC偏压时电介质组合物的介电常数降低的可能性、或耐受场降低和发生击穿的可能性。

此外，b优选满足0.05<b≤0.40，并且更优选满足0.10<b≤0.40。通过将b控制于此类范围，可能有效提高电介质组合物的介电常数和耐受场。

在上述通式中，c满足0<c≤0.80。如果c为0或大于0.80，则存在当施加8 V/μm的DC偏压时电介质组合物的介电常数降低的可能性、或耐受场降低和发生击穿的可能性。

此外，c更优选满足0<c≤0.70。通过将c控制于此类范围，可能有效提高电介质组合物的介电常数和耐受场。

在上述通式中，d满足0<d<0.20。如果d为0或大于0.20，则存在当施加8 V/μm的DC偏压时电介质组合物的介电常数降低的可能性、或耐受场降低和发生击穿的可能性。

此外，d更优选满足0<d≤0.10。通过将d控制于此类范围，可能有效提高电介质组合物的介电常数和耐受场。此外，此类范围从进一步降低起始材料成本的观点来看是有效的。

另外，在上述通式中，a、b、c和d满足0.90≤a+b+c+d≤1.05。如果a+b+c+d小于0.90或大于1.05，则不可能获得适当的烧结密度并且绝缘电阻降低，因此当施加高DC偏压时难以使用电介质组合物。换言之，在此类情况下，耐受场过低并且存在发生击穿的可能性。

换言之，根据此实施方案模式的电介质组合物使得有可能在施加8 V/μm的DC偏压时实现800或更大的相对高介电常数和14 V/μm或更大的耐受场。

根据此实施方案模式的电介质是铁电性组合物的组合，并且通过提供此特定组合，可能在施加8 V/μm的DC偏压时实现800或更大的相对高介电常数和14 V/μm或更大的耐受场。

从获得对于实际用作电介质组合物足够的介电常数的观点来看，由上述通式表示的主要组分的含量优选为基于作为整体的电介质组合物至少90质量%。此外，除了主要组分以外，电介质组合物可含有选自Zn、Mn、Co、Ni、Al和Si的元素的一种或更多种氧化物作为辅助组分。另外，电介质组合物可包括诸如P和Zr的杂质，所述杂质可在生产过程中混合进来。

电介质组合物的构成可通过X射线荧光分析或通过电感耦合等离子体(ICP)原子发射光谱法来测定。

当理论密度为100%时，上述电介质组合物的相对密度优选为95%或更大。在这种情况下，在本说明书中，相对密度指的是密度的实际测量值相对于理论密度的比例。应注意，电介质组合物的理论密度可使用例如通过X射线衍射获得的晶格常数和基于完美晶体获得的化学计量比来计算。电介质组合物的密度的实际测量值可通过例如阿基米德(Archimedes)方法来获得。电介质组合物的相对密度可通过改变烧制温度或烧制时间等来调整。

用于生产图1中所示的陶瓷电容器的方法的实例将在下文描述。

首先，制备氧化铋(Bi₂O₃)、碳酸钠(Na₂CO₃)、碳酸锶(SrCO₃)、氢氧化镧(La(OH)₃)、氧化铈(Ce₂O₃)、氧化钕(Nd₂O₃)、氧化钐(Sm₂O₃)、氧化钆(Gd₂O₃)、氧化镝(Dy₂O₃)、氧化镱(Yb₂O₃)和氧化钛(TiO₂)等的粉末作为电介质体1的起始材料。

然后，以一种方式称出上述粉末起始材料，所述方式使已燃烧的电介质组合物(烧坯)满足根据此实施方案模式的电介质组合物的组成。

然后，使用球磨或类似物湿法混合已称量的起始材料粉末。通过煅烧由湿法混合获得的混合物来获得煅烧制品。此时，煅烧通常在空气下进行。此外，煅烧温度优选为700-900℃并且煅烧时间优选为1-10小时。

所得煅烧制品在球磨或类似物中湿法研磨，在这之后制品经干燥以获得煅烧粉末。然后，将粘合剂添加至所得煅烧粉末，并且进行加压模塑以获得模制品。对于可使用的粘合剂没有具体限制，前提是其是此技术领域中常规采用的粘合剂。可引述的粘合剂的特定实例包括聚乙烯醇(PVA)等等。对于所添加粘合剂的量没有具体限制，但当煅烧粉末被视为100重量%时优选添加1-5重量%的量。另外，在加压模塑期间模塑压力优选具有5×10²MPa的量级。对于模制品的形状没有具体限制。根据此实施方案模式，形成了盘状，但长方体形或别的形状可同样地形成。

通过烧制所得模制品获得电介质体1。此处，烧制通常在空气下进行。此外，烧制温度优选为950-1400℃，并且烧制时间优选为2-10小时。

然后，电极2、3形成于所得电介质体1的两个表面上。对于电极的材料没有具体限制，并且使用Ag、Au、Cu、Pt、Ni或类似物。通过诸如气相淀积、溅射、印刷或无电电镀的方法来形成电极，但还可使用其他方法并且对于形成电极的方法没有具体限制。

图2是根据本发明实施方案的不同模式的层叠型陶瓷电容器的截面图。如图2中所示，根据本发明实施方案的模式的层叠型陶瓷电容器200包括电容器元件主体5，其具有其中介电层7和内部电极层6A、6B交替堆叠的结构。一对端电极11A、11B形成于元件主体5的两端，端电极11A、11B分别与交替布置在元件主体5内的内部电极层6A、6B导通。对于元件主体5的形状没有具体限制，但其通常为长方体形。此外，对于其尺寸没有具体限制，并且应根据应用来设定适合的尺寸。

介电层7包括根据此实施方案模式的电介质组合物。

介电层7的每层厚度可自由设定并且可为例如1-100 μm，但没有具体限制。

内部电极层6A、6B以平行的方式提供。内部电极层6A以使其一端暴露于在那里形成端电极11A的层叠体5末端表面处的方式形成。此外，内部电极层6B以使其一端暴露于在那里形成端电极11B的层叠体5末端表面处的方式形成。另外，内部电极层6A和内部电极层6B以使其大多数在堆叠方向上重叠的方式布置。

例如，诸如Au、Pt或Ag的金属可用作内部电极层6A、6B的材料，但没有具体限制并且还可使用其他金属。

端电极11A、11B提供于层叠体5的末端表面处，与暴露于所述末端表面处的内部电极层6A、6B的末端接触。因此，端电极11A、11B分别与内部电极层6A、6B电连接。端电极11A、11B可包括导电材料，所述导电材料具有Ag、Au、Cu或类似物作为其主要组分。端电极11A、11B的厚度尤其根据应用和层叠型电介质元件的大小来适当设定。所述厚度可设定在10-50 μm，但没有具体限制。

上文描述了根据本发明实施方案的模式的单层陶瓷电容器和层叠型陶瓷电容器。根据此实施方案模式的电介质组合物在施加高DC偏压时具有高介电常数和电容量，并且其可因此有利地用于例如具有相对高额定电压的中电压和高电压电容器。

此外，本发明不限于上文描述的实施方案的模式。例如，包括根据此实施方案模式的电介质组合物的介电层还可用作半导体装置等中的电介质元件。例如，薄膜电容器或类似物（其中根据本发明的电介质组合物被制成薄膜并且结合在诸如半导体装置的基质上）可引述为根据本发明的电介质元件。

此外，除了所述电介质组合物以外，已知配置可在此实施方案的模式中自由使用。此外，在生产陶瓷电容器时，煅烧粉末可通过诸如水热合成的已知方法来产生。此外，还可制备、混合La_0.67TiO₃、(Bi_0.5Na_0.5)TiO₃和SrTiO₃等并烧结为前体。

根据此实施方案模式的电介质是铁电性组合物的组合，并且通过提供此特定组合，可能在施加8 V/μm的DC偏压时实现800或更大的相对高介电常数和14 V/μm或更大的耐受场。其理由被认为如下。

根据此实施方案模式的电介质组合物还可被称为诸如La_0.67TiO₃、(Bi_0.5Na_0.5)TiO₃和SrTiO₃的铁电性组合物的组合。由于铁电性组合物的此特定组合，当施加至少8 V/μm的DC偏压时可能实现800或更大的相对高介电常数和14 V/μm或更大的耐受场。

[示例性实施方案]

将在下文借助于示例性实施方案和比较实施例来进一步详细描述本发明。然而，本发明不限于以下示例性实施方案。

(示例性实施方案1-17和比较实施例1-12)

制备氧化铋(Bi₂O₃)、碳酸钠(Na₂CO₃)、碳酸锶(SrCO₃)、氢氧化镧(La(OH)₃)、氧化钕(Nd₂O₃)、氧化钐(Sm₂O₃)、氧化钆(Gd₂O₃)、氧化镝(Dy₂O₃)、氧化镱(Yb₂O₃)和氧化钛(TiO₂)的粉末作为起始材料。

然后，以一种方式称出上述粉末起始材料，所述方式使已烧制的电介质组合物(烧坯)符合表1中所示的组成。此处应注意，表1中的a、b、c和d分别表示以下通式(1)中的a、b、c和d的数值。

(Bi_aNa_bSr_cLn_d)TiO₃ …(1)

然后，使用球磨来湿法混合已称量的起始材料粉末，在这之后所得混合物在空气下在850℃煅烧2小时以便获得煅烧制品。所得煅烧制品在球磨中湿法研磨以获得煅烧粉末。然后，将1重量%的PVA添加至煅烧粉末(煅烧粉末视为100重量%)，在约5×10² MPa的压力下进行模塑，并且获得了具有直径17 mm和厚度1 mm量级的平面尺寸的盘状模制品。

然后，在使相对密度为95%或更大的条件下，在空气下以950-1400℃的烧制温度和2-10小时的烧制时间烧制所得模制品，以便获得电介质组合物样品。当测量所得电介质样品的密度时，所有样品的密度相对于理论密度为95%或更大。

分析所得电介质组合物样品的组成。通过X射线荧光分析来分析组成。作为结果，证实了烧坯的组成等同于表1中的组成。

在所得电介质组合物样品的两个表面上汽相淀积Ag电极以便产生电容器样品。

在25℃的室温下，对每一个所得电容器样品测量在施加8 V/μm的DC偏压时的介电常数(ε)和耐受场。

将DC高电压电源(Glassman高电压，WX10P90)连接至数字LCR仪表(Hewlett-Packard，4284A)，并且在25℃的室温下、施加8 V/μm的DC偏压时通过所述数字LCR仪表来测量介电常数。

使用DC高电压电源(Glassman高电压，WX10P90)，通过逐渐施加电压并且确认引起击穿的电场来测量耐受场。

对于根据示例性实施方案和比较实施例的每个电介质组合物样品，在25℃的室温下施加8 V/μm的DC偏压时的介电常数和耐受场显示于表1中。

应注意，表中的杆形线指示当施加8 V/μm的DC偏压时发生击穿并且不能测量介电常数。此外，在示例性实施方案中，当施加8 V/μm的DC偏压时800或更大的介电常数被认为良好，并且900或更大的介电常数被认为甚至更好。此外，对于耐受场而言，14 V/μm被认为良好。

表1

从上文可见，a、b、c和d满足0<a<0.50、0<b<0.50、0<c≤0.80、0<d≤0.20和0.90≤a+b+c+d≤1.05的示例性实施方案1-17的电介质组合物在施加8 V/μm的DC偏压时具有800或更大的介电常数和14 V/μm或更大的耐受场，并且这些组合物处于优选范围中。

另外，a、b、c和d满足0.05<a≤0.40、0.05<b≤0.40、0<c≤0.70、0<d≤0.10和0.90≤a+b+c+d≤1.05的示例性实施方案3-8、10和12-17的电介质组合物在施加8 V/μm的DC偏压时具有900或更大的介电常数和14 V/μm或更大的耐受场，并且这些组合物处于尤其优选的范围中。

与此对比，不满足0<a<0.50、0<b<0.50、0<c≤0.80、0<d≤0.20和0.90≤a+b+c+d≤1.05中至少一项的根据比较实施例1-12的电介质组合物在施加8 V/μm的DC偏压时具有小于800的介电常数或小于14 V/μm的耐受场，或不可能测量介电常数。

另外，对于根据示例性实施方案5的电容器样品而言，在0-8 V/μm范围内改变施加的DC偏压并且测量了介电常数。测量结果与常规BaTiO₃基电容器样品的介电常数变化的轮廓线一起显示于图3中。

从图3中明显的是，在常规BaTiO₃基电容器样品的情况下，随着所施加的DC偏压增加，介电常数急剧降低，而在具有根据本申请发明的电介质组合物的电容器样品情况下，当施加1-2 V/μm的DC偏压时介电常数最大，并且即使在DC偏压增加时也维持了高介电常数。

符号说明

1…电介质体

2、3…电极

5…层叠体

6A、6B…内部电极层

7…介电层

11A、11B…端电极

100…陶瓷电容器

200…层叠型陶瓷电容器