专利名称：计轴系统的附属外围数据采集与分发装置的制作方法
技术领域：
本发明涉及铁路微机计轴系统技术领域，特别涉及计轴系统的附属外围数据采集 与分发装置。
背景技术：
铁路微机计轴系统用于自动监控区间线路和车站线路，以检测线路区段、道岔和 股道等的状态为“空闲”或“占用”。微机计轴系统主要包括运算单元和分配到设定区段的 一定数量的计轴点。当列车从设定区段的某检测区间的一端出发，驶入该检测区间，经过发 车端计轴点时，运算单元对发车端计轴点传感器产生的轴信号进行处理；当列车驶出该检 测区间，经过接车端计轴点时，运算单元对接车端计轴点传感器产生的轴信号进行处理，通 过比较进入该检测区间的轴数和离开该检测区间的轴数，给出该检测区间的空闲/占用指7J\ ο
通过对各区段检测区间的空闲/占用状态进行检测，可对列车路况进行监控，对 列车进行调度。相应地，为了对各运算单元得到的空闲/占用指示信息进行利用和处理，计 轴系统还具有相应的附属外围子系统。如图1所示，该附属外围子系统主要包括数据采 集与分发装置、轴显设备和诊断计算机。同时，还可包括其它的系统设备，例如，微机监测设备。
其中，数据采集与分发装置主要用于采集多路(如八路)运算单元的输出数据， 并对所述数据根据需要进行处理，将处理后的相应数据分别输出给微机监测设备和诊断计 算机。同时，还可将处理后的相应数据输出给轴显设备，例如，有些轴显设备可能需要对多 路数据中的某两路进行轴数显示，此时需要将多路数据中的某两路进行处理后发送给轴显 设备。具体实现时，运算单元的输出数据通常为RS-232格式的数据，因此对于需要近距离 传输的数据，可在对该RS-232格式的运算单元数据处理后，仍以RS-232格式的数据形式输 出，例如分别输出给距离较近的微机监测设备和诊断计算机。对于需要较长距离传输的数 据，则需要将RS-232数据转换为RS-485数据输出，例如输出给距离较远的轴显设备或微机 监测设备等。
微机监测设备用于监测并记录铁路信号设备的主要运行状态，为铁路部门掌握信 号设备的当前运行状态和进行事故分析提供科学依据，同时具有数据逻辑判断功能，当信 号设备工作偏离预定界限或出现异常时，可以及时报警，避免因设备故障或违章操作影响 列车的安全、正点运行。对于计轴系统，微机监测设备用于监测轨道区段的空闲/占用指 示、列车进入区段的轴数、信息传输的状态、系统的运行状态。并且，当计轴系统故障时，微 机监测可以得到及时报警，以致于信号人员可以及时修复，保证设备不间断使用。诊断计算 机用于根据所接收的数据对计轴系统的运行状况进行监控。轴显设备用于根据所接收的数 据进行列车轴数显示，以监控列车的运行状况。
现有技术中，数据采集与分发装置的内部结构如图2所示，包括单片机处理模块 和对应每个运算单元的电平转换模块。其中，电平转换模块用于在运算单元和单片机处理模块之间进行电平匹配。单片机处理模块用于按照分时轮循的方式对各个运算单元的串口 数据进行采集和处理，之后，将处理后的数据传输给其他外围设备。
但该方法中，由于每个运算单元的数据都是处在连续不断的发送状态，即每个运 算单元的数据包按照一定的时间间隔连续不断的发送，而由于受到单片机资源的限制，单 片机在轮询采集其中一个运算单元的数据时，将不可避免的会丢失其他运算单元的数据。 可见，现有技术中的数据采集与分发装置会造成对数据的丢失，并且可移植性较差。发明内容
为了解决以上问题，本发明一方面提供一种计轴系统的附属外围数据采集与分发 装置及方法，以解决多路运算单元的数据采集所带来的数据包丢失问题。
本发明所提供的计轴系统的附属外围数据采集与分发装置，包括高速嵌入式微 处理器模块和至少一个串-并接口转换模块，其中，
每个串-并接口转换模块的内部设置有至少两个通道，每个通道具有一个用于接 收数据的先入先出缓冲区和一个用于准备发送数据的先入先出缓冲区，每个通道用于接收 计轴系统一路运算单元的输出数据，并在高速嵌入式微处理器模块读取所述数据时，将所 述数据输出给所述高速嵌入式微处理器模块；
所述高速嵌入式微处理器模块用于根据每路运算单元数据传输的波特率为各对 应的运算单元设置系统时钟的定时周期，使得在所述定时周期到达时，相应串-并接口转 换模块中接收所述运算单元输出数据的通道的先入先出缓冲区具有非满的设定存储量；在 每个定时周期到达时，从接收对应运算单元输出数据的串-并接口转换模块通道中采集所 述设定存储量的数据。
较佳地，所述高速嵌入式微处理器模块进一步根据对应每路运算单元的设定存储 量为各运算单元设置一定的接收缓冲区，将所采集的运算单元数据存储在对应的接收缓冲 区中；对所采集的各接收缓冲区中的各运算单元数据根据需要进行相应处理，将处理后的 相应数据输出。
较佳地，所述高速嵌入式微处理器模块进一步用于将处理后的数据转换为对应外 围设备所支持的格式数据输出。
较佳地，所述高速嵌入式微处理器模块进一步用于将采集及处理后的数据在外部 存储器中以日志的形式进行备份存储。
较佳地，所述高速嵌入式微处理器模块包括定时任务触发模块和定时任务处理 模块，其中，
所述定时任务触发模块用于根据每路运算单元数据传输的波特率为各对应的运 算单元设置系统时钟的定时周期，使得所述定时周期到达时，相应串-并接口转换模块中 接收所述运算单元输出数据的通道的先入先出缓冲区能够具有非满的设定存储量；在所述 定时周期到达时，指定定时任务处理模块对所述运算单元的数据进行采集；
定时任务处理模块用于在定时任务触发模块的每个定时周期到达时，根据定时任 务触发模块的指示，从相应的串-并接口转换模块中采集对应的运算单元数据。
较佳地，所述定时任务处理模块进一步用于根据每路运算单元数据的设定存储量 为各对应的运算单元设置一定的接收缓冲区，将所采集的运算单元数据存储在对应的接收5缓冲区中；对所采集的各接收缓冲区中的各运算单元数据根据需要进行相应处理，将处理 后的相应数据输出。
较佳地，所述高速嵌入式微处理器模块进一步包括
格式转换模块，用于将所述定时任务处理模块处理后的数据转换为对应外围设备 所支持的格式数据输出。
较佳地，所述定时任务处理模块处理后的数据为RS232格式的数据；所述格式转 换模块包括
第一格式转换子模块，用于将所述定时任务处理模块处理后的数据由RS232格式 转换为RS485格式输出；和/或，
第二格式转换模块，用于将所述定时任务处理模块处理后的数据由RS232格式转 换为IXD/TS显示设备所支持的格式输出；和/或，
第三格式转换模块，用于将所述定时任务处理模块处理后的数据由RS232格式转 换为以太网协议所支持的格式输出。
较佳地，所述串-并接口转换模块采用异步收发器TL16C5M实现，所述高速嵌入 式微处理器模块采用ARM9嵌入式微处理器。
本发明所提供的计轴系统的附属外围数据采集与分发方法，该方法应用于包括高 速嵌入式微处理器模块和至少一个串-并接口转换模块的数据采集与分发装置中，其中， 每个串-并接口转换模块的内部设置有至少两个通道，每个通道具有一个用于接收数据的 先入先出缓冲区和一个用于准备发送数据的先入先出缓冲区，每个通道用于接收计轴系统 一路运算单元的输出数据；包括
高速嵌入式微处理器模块根据每路运算单元数据传输的波特率为各对应的运算 单元设置系统时钟的定时周期，使得在所述定时周期到达时，相应串-并接口转换模块中 接收所述运算单元输出数据的通道.的先入先出缓冲区具有非满的设定存储量；
启动定时器，各串-并接口转换模块接收来自各运算单元的数据，将所接收的数 据存储在对应通道的先入先出缓冲区中；
每个定时周期到达时，高速嵌入式微处理器模块从接收对应运算单元输出数据的 串-并接口转换模块通道中采集所述设定存储量的数据。
较佳地，该方法进一步包括高速嵌入式微处理器模块根据每路运算单元数据的 设定存储量为各对应运算单元设置一定的接收缓冲区，将所采集的运算单元数据存储在对 应的接收缓冲区中；对所采集的各接收缓冲区中的各运算单元数据根据需要进行相应处 理，将处理后的相应数据输出。
较佳地，该方法进一步包括高速嵌入式微处理器模块将处理后的数据转换为对 应外围设备所支持的格式数据输出。
从上述方案可以看出，本发明实施例中，通过设置串-并接口转换模块，可以实现 多路运算单元的同时接收，此外，通过设置使串-并接口转换模块中接收各运算单元的通 道的先入先出缓冲区具有非满的设定存储量的时间周期，可以保证高速嵌入式微处理器模 块根据该时间周期在采集其中一路运算单元的数据时，其它运算单元的数据不会丢失，从 而解决了多路运算单元的数据采集所带来的数据包丢失问题。
此外，本发明实施例中的技术方案还增加了很多扩展功能，提高了用户体验。
下面将通过参照附图详细描述本发明的示例性实施例，使本领域的普通技术人员 更清楚本发明的阐述及其他特征和优点，附图中
图1为计轴系统的附属外围子系统的结构示意图2为现有技术中图1所示子系统的数据采集与分发装置的内部结构示意图3为本发明实施例中图1所示子系统的数据采集与分发装置的内部结构示意 图4为本发明实施例中图3所示装置中高速嵌入式微处理器模块的内部结构示意 图5为本发明实施例中数据采集与分发方法的示例性流程图。
具体实施方式
为使本发明的目的、技术方案及优点更加清楚明白，以下参照附图并举实施例，对 本发明进一步详细说明。
图3为本发明实施例中数据采集与分发装置的内部结构示意图。如图3所示，该 装置包括高速嵌入式微处理器模块和至少一个串-并接口转换模块。
其中，每个串-并接口转换模块的内部设置有至少两个通道，每个通道具有一个 用于接收数据的先入先出(FIFO)缓冲区和一个用于准备发送数据的FIFO缓冲区，每个通 道用于接收一路运算单元的输出数据，并在高速嵌入式微处理器模块读取所述数据时，将 所述数据输出给所述高速嵌入式微处理器模块。该串-并接口转换模块可具有可编程的波 特率发生器，以便于灵活的选择数据的收发频率。
串-并接口转换模块的数量可根据需要采集的运算单元的数量确定，例如，如果 需要采集八路运算单元的数据，而每个接口转换模块具有四个通道，则串-并接口转换模 块的数量为两个。
例如，具体实现时，该串-并接口转换模块可采用异步收发器TL16C5M，它具有四 个通道，可以与四路串行信号通讯，其每个通道都带有两个16字节的FIFO缓冲器，其中一 个用于接收数据，一个用于准备发送数据。当工作在FIFO模式下时，不必为每接收或发送 一帧数据就产生一次中断，因而减少中断发生的次数，提高接收发送串行信号的效率与可靠性。
高速嵌入式微处理器模块用于根据每路运算单元数据传输的波特率为各对应的 运算单元设置系统时钟的定时周期，使得在所述定时周期到达时，相应串-并接口转换模 块中接收所述运算单元输出数据的通道的FIFO缓冲区具有非满的设定存储量(例如，可设 置FIFO缓冲区为半满的时间间隔)，在每个定时周期到达时，从接收对应运算单元输出数 据的串-并接口转换模块通道中采集所述设定存储量的数据。
具体实现时，高速嵌入式微处理器模块还可以根据对应每路运算单元的设定存储 量为各运算单元设置一定的接收缓冲区，将所采集的运算单元数据存储在对应的接收缓冲 区中。之后，高速嵌入式微处理器模块对所采集的各接收缓冲区中的各运算单元数据根据 需要进行相应处理，将处理后的相应数据输出给后续处理设备，如前面所述的微机监测设7备和诊断计算机等外围设备。此外，如果需要将处理后的数据进行格式转换，则该高速嵌入 式微处理器模块可进一步将处理后的数据转换为对应外围设备所支持的格式数据，然后输 出给对应的外围设备。
例如，如果处理后的数据为RS232格式的数据，则若需要将数据进行远距离传输， 则可对数据进行协议转换，将RS232格式的数据转换为RS485格式的数据后输出。进一步 地，为了提高检测人员对计轴系统全面、实时的监控，本实施例中的数据采集与分发装置还 可以支持LCD(液晶屏)和/或TS(触摸屏)的外围设备，即可通过外围设备中的LCD/TS 显示设备显示计轴系统监视到的线路区段内的列车轴数、线路区段的空闲/占用指示等， 以多种形式的可视化界面，显示计轴系统的实时状态信息。相应地，本实施例中的高速嵌入 式微处理器模块还用于把处理后的相应数据转化为LCD (液晶)和/或TS (触摸屏)所支 持的格式输出给外围的LCD/TS显示设备。同时，为了提高网络扩展功能，满足联网需求，本 实施例中的数据采集与分发装置还可以支持以太网通信，即本实施例中的高速嵌入式微处 理器模块还用于把处理后的相应数据转化为网络协议支持的格式输出给以太网络。
具体实现时，该高速嵌入式微处理器模块的核心可采用ARM9嵌入式微处理器，如 Cirrus Logic 的 EP9315，ARM920T 内核，主频为 200MHz，内嵌 MaverickCrunchTM 数学协处 理器。
其中，如果串-并接口转换模块采用异步收发器TL16C5M，且每个运算单元的定 时周期按照每个FIFO通道为半满(即占用接收缓冲区的8个字节)的情况进行设置，则高 速嵌入式微处理器模块可为每个运算单元设置一个大于或等于8字节的接收缓冲区，以便 将采集的运算单元数据进行存储。
进一步地，为了对该数据采集与分发装置采集及处理的数据进行备份，以备后续 查看，本实施例中的高速嵌入式微处理器模块可将采集及处理后的数据以日志的形式进行 备份存储，例如可存储在外部存储器中，如外接的SDRAM和FLASH中。相应地，数据采集与 分发装置可进一步包括数据存储模块，用于以日志的形式存储高速嵌入式微处理器模块 采集及处理后的数据。
本发明实施例中，采用了信息环形缓冲技术，通过高速嵌入式微处理器模块定时 的采集串-并接口转换模块中处于非满状态的缓冲区数据，使得高速嵌入式微处理器模块 在处理当前运算单元的数据时，其它运算单元的数据不会丢失。
具体实现时，本实施例中的高速嵌入式微处理器模块的内部实现可有多种具体实 现形式，下面仅列举其中一种具体实现形式对其内部实现进行详细描述。
图4示出了本发明实施例中高速嵌入式微处理器模块的一种内部结构示意图。如 图4所示，该高速嵌入式微处理器模块可包括定时任务触发模块和定时任务处理模块。
其中，定时任务触发模块用于根据每路运算单元数据传输的波特率为各对应的运 算单元设置系统时钟的定时周期，使得在所述定时周期到达时，相应串-并接口转换模块 中接收所述运算单元输出数据的通道的FIFO缓冲区能够具有非满的设定存储量，在所述 定时周期到达时，指示定时任务处理模块对所述运算单元的数据进行采集。
定时任务处理模块用于在定时任务触发模块的每个定时周期到达时，根据定时任 务触发模块的指示，从相应的串-并接口转换模块中采集对应的运算单元数据。
具体实现时，定时任务处理模块还可以根据每路运算单元数据的设定存储量为各对应的运算单元设置一定的接收缓冲区，并将所采集的数据存储在对应的接收缓冲区中， 之后，对所采集的各接收缓冲区中的各运算单元数据根据需要进行相应处理，将处理后的 相应数据输出给外围的后续处理设备。
进一步地，如果需要将处理后的数据进行格式转换，则该高速嵌入式微处理器模 块可进一步包括格式转换模块，用于将定时任务处理模块处理后的数据转换为对应外围 设备所支持的格式数据，然后输出给对应的外围设备。
例如，图4中以处理后的数据为RS232格式的情况为例，相应地，本实施例中的高 速嵌入式微处理器模块可进一步包括第一格式转换模块，用于将定时任务处理模块处理 后的数据由RS232格式转换为RS485格式输出。第二格式转换模块，用于将定时任务处理 模块处理后的数据由RS232格式转换为LCD/TS显示设备所支持的格式输出。第三格式转 换模块，用于将定时任务处理模块处理后的数据由RS232格式转换为以太网协议所支持的 格式输出。
此外，如果高速嵌入式微处理器模块进一步将采集及处理后的数据以日志的形式 备份存储在外部存储器中，则该定时任务处理模块还可进一步将采集及处理后的数据以日 志的形式存储在高速嵌入式微处理器模块外部的存储器中。
上述仅为高速嵌入式微处理器模块的内部实现的一种具体实现形式，本领域内的 技术人员可根据该具体实现形式变换出其它具体实现形式，例如，高速嵌入式微处理器模 块的内部实现结构还可以从另一个角度进行划分，如包括硬件驱动层模块、内核层模块和 应用程序层模块。
其中，硬件驱动层模块主要包括串口驱动子模块，以及扩展的LCD/TS驱动子模 块、以太网驱动子模块以及扩展功能所使用的USB驱动子模块等。
内核层模块主要包括进程管理子模块、文件管理子模块、内存管理子模块、中断和 中断处理子模块、系统初始化子模块等。
应用程序层模块主要包括串口通讯应用程序子模块、IXD/TS的显示操作子模块和 通讯协议转换的应用操作子模块以及扩展功能所使用的其它应用程序子模块等。
各个模块之间相互协调，共同实现高速嵌入式微处理器模块的功能，此处不再一一赘述。
以上对本发明实施例中的数据采集与分发装置进行了详细描述，下面再对本发明 实施例中的数据采集与分发方法进行详细描述，该方法应用于本实施例中的数据采集与分 发装置中。
图5为本发明实施例中数据采集与分发方法的示例性流程图。如图5所示，该流 程包括如下步骤
步骤501，系统启动时，数据采集与分发装置中的高速嵌入式微处理器模块进行系 统初始化。
本步骤中，具体可包括对串-并接口转换模块进行初始化。此外，如果还存在其 它外围数据输入接口，如LCD/TS接口和网络接口等，则也对这些接口进行初始化。
步骤502，高速嵌入式微处理器模块根据每路运算单元数据传输的波特率为各对 应的运算单元设置系统时钟的定时周期，使得在所述定时周期到达时，相应串-并接口转 换模块中接收所述运算单元输出数据的通道的FIFO缓冲区具有非满的设定存储量。
本步骤中，还可以根据每路运算单元数据的设定存储量为各对应运算单元设置一 定的接收缓冲区。
步骤503，启动定时器，各串-并接口转换模块接收来自各运算单元的数据，将所 接收的数据存储在对应通道的FIFO缓冲区中。
步骤504，每个定时周期到达时，高速嵌入式微处理器模块从接收对应运算单元输 出数据的串-并接口转换模块通道中采集所述设定存储量的数据。
本步骤中，可将所采集的数据存储在对应的接收缓冲区中。进一步地，本方法还可 以包括步骤505，即高速嵌入式微处理器模块对所采集的各接收缓冲区中的各运算单元数 据根据需要进行相应处理，将处理后的相应数据输出给后续处理设备。
本步骤505中，如果需要将处理后的数据进行格式转换，则该高速嵌入式微处理 器模块可进一步将处理后的数据转换为对应外围设备所支持的格式数据，然后输出给对应 的外围设备。
进一步地，高速嵌入式微处理器模块可将采集及处理后的数据以日志的形式存储 在外部存储器中，如存储在CDROM、FLASH等中。
以上所述仅为本发明的较佳实施例而已，并非用于限定本发明的保护范围。凡在 本发明的精神和原则之内，所作的任何修改、等同替换以及改进等，均应包含在本发明的保 护范围之内。
权利要求
1.一种计轴系统的附属外围数据采集与分发装置，其特征在于，该装置包括高速嵌 入式微处理器模块和至少一个串-并接口转换模块，其中，每个串-并接口转换模块的内部设置有至少两个通道，每个通道具有一个用于接收数 据的先入先出缓冲区和一个用于准备发送数据的先入先出缓冲区，每个通道用于接收计轴 系统一路运算单元的输出数据，并在高速嵌入式微处理器模块读取所述数据时，将所述数 据输出给所述高速嵌入式微处理器模块；所述高速嵌入式微处理器模块用于根据每路运算单元数据传输的波特率为各对应的 运算单元设置系统时钟的定时周期，使得在所述定时周期到达时，相应串-并接口转换模 块中接收所述运算单元输出数据的通道的先入先出缓冲区具有非满的设定存储量；在每个 定时周期到达时，从接收对应运算单元输出数据的串-并接口转换模块通道中采集所述设 定存储量的数据。
2.根据权利要求1所述的计轴系统的附属外围数据采集与分发装置，其特征在于，所 述高速嵌入式微处理器模块进一步根据对应每路运算单元的设定存储量为各运算单元设 置一定的接收缓冲区，将所采集的运算单元数据存储在对应的接收缓冲区中；对所采集的 各接收缓冲区中的各运算单元数据根据需要进行相应处理，将处理后的相应数据输出。
3.根据权利要求2所述的计轴系统的附属外围数据采集与分发装置，其特征在于，所 述高速嵌入式微处理器模块进一步用于将处理后的数据转换为对应外围设备所支持的格 式数据输出。
4.根据权利要求2所述的计轴系统的附属外围数据采集与分发装置，其特征在于，所 述高速嵌入式微处理器模块进一步用于将采集及处理后的数据在外部存储器中以日志的 形式进行备份存储。
5.根据权利要求1所述的计轴系统的附属外围数据采集与分发装置，其特征在于，所 述高速嵌入式微处理器模块包括定时任务触发模块和定时任务处理模块，其中，所述定时任务触发模块用于根据每路运算单元数据传输的波特率为各对应的运算单 元设置系统时钟的定时周期，使得所述定时周期到达时，相应串-并接口转换模块中接收 所述运算单元输出数据的通道的先入先出缓冲区能够具有非满的设定存储量；在所述定时 周期到达时，指定定时任务处理模块对所述运算单元的数据进行采集；定时任务处理模块用于在定时任务触发模块的每个定时周期到达时，根据定时任务触 发模块的指示，从相应的串-并接口转换模块中采集对应的运算单元数据。
6.根据权利要求1所述的计轴系统的附属外围数据采集与分发装置，其特征在于，所 述定时任务处理模块进一步用于根据每路运算单元数据的设定存储量为各对应的运算单 元设置一定的接收缓冲区，将所采集的运算单元数据存储在对应的接收缓冲区中；对所采 集的各接收缓冲区中的各运算单元数据根据需要进行相应处理，将处理后的相应数据输 出ο
7.根据权利要求6所述的计轴系统的附属外围数据采集与分发装置，其特征在于，所 述高速嵌入式微处理器模块进一步包括格式转换模块，用于将所述定时任务处理模块处理后的数据转换为对应外围设备所支 持的格式数据输出。
8.如权利要求7所述的计轴系统的附属外围数据采集与分发装置，其特征在于，所述定时任务处理模块处理后的数据为RS232格式的数据；所述格式转换模块包括第一格式转换子模块，用于将所述定时任务处理模块处理后的数据由RS232格式转换 为RS485格式输出；和/或，第二格式转换模块，用于将所述定时任务处理模块处理后的数据由RS232格式转换为 IXD/TS显示设备所支持的格式输出；和/或，第三格式转换模块，用于将所述定时任务处理模块处理后的数据由RS232格式转换为 以太网协议所支持的格式输出。
9.根据权利要求1-8任意一项所述的计轴系统的附属外围数据采集与分发装置，其特 征在于，所述串-并接口转换模块采用异步收发器TL16C5M实现，所述高速嵌入式微处理 器模块采用ARM9嵌入式微处理器。
10.一种计轴系统的附属外围数据采集与分发方法，其特征在于，该方法应用于包括高 速嵌入式微处理器模块和至少一个串-并接口转换模块的数据采集与分发装置中，其中， 每个串-并接口转换模块的内部设置有至少两个通道，每个通道具有一个用于接收数据的 先入先出缓冲区和一个用于准备发送数据的先入先出缓冲区，每个通道用于接收计轴系统 一路运算单元的输出数据；该方法包括高速嵌入式微处理器模块根据每路运算单元数据传输的波特率为各对应的运算单元 设置系统时钟的定时周期，使得在所述定时周期到达时，相应串-并接口转换模块中接收 所述运算单元输出数据的通道的先入先出缓冲区具有非满的设定存储量；启动定时器，各串-并接口转换模块接收来自各运算单元的数据，将所接收的数据存 储在对应通道的先入先出缓冲区中；每个定时周期到达时，高速嵌入式微处理器模块从接收对应运算单元输出数据的 串-并接口转换模块通道中采集所述设定存储量的数据。
11.根据权利要求10所述的计轴系统的附属外围数据采集与分发方法，其特征在于， 该方法进一步包括高速嵌入式微处理器模块根据每路运算单元数据的设定存储量为各 对应运算单元设置一定的接收缓冲区，将所采集的运算单元数据存储在对应的接收缓冲区 中；对所采集的各接收缓冲区中的各运算单元数据根据需要进行相应处理，将处理后的相 应数据输出。
12.根据权利要求11所述的计轴系统的附属外围数据采集与分发方法，其特征在于， 该方法进一步包括高速嵌入式微处理器模块将处理后的数据转换为对应外围设备所支持 的格式数据输出。
全文摘要
本发明公开了一种计轴系统的附属外围数据采集与分发装置及方法，装置包括高速嵌入式微处理器模块和至少一个串-并接口转换模块，每个串-并接口转换模块的内部设置有至少两个通道，每个通道用于接收计轴系统一路运算单元的数据，并通过高速嵌入式微处理器模块读取所述数据，将所述数据输出给高速嵌入式微处理器模块；高速嵌入式微处理器模块用于为各对应的运算单元设置系统时钟的定时周期，使得在定时周期到达时，相应串-并接口转换模块中接收所述运算单元数据的通道的先入先出缓冲区具有非满的设定存储量；在每个定时周期到达时，从对应运算单元的串-并接口转换模块通道中采集所述设定存储量的数据。本发明所公开的方法能够解决同时对多路运算单元的数据采集所带来的数据包丢失问题。
文档编号B61L1/16GK102030018SQ20091017724
公开日2011年4月27日 申请日期2009年9月28日 优先权日2009年9月28日
发明者张辉, 赵慧娟, 陈立, 齐小民 申请人:西门子信号有限公司