专利名称：用于测试装置的平行校准系统的制作方法
技术领域：
本发明揭示一种用于一电子电路测试仪的平行校准系统，其包括测试及测量电子装置、及一耦合至所述测试及测量电子装置的测试夾具。所述测试夾具包括时钟基准电路及时钟分配电路、一受试装置接口及耦合至所述受试装置接口的多个校准板，其中所述多个校准板及所述时钟分配电路同时测试多个测试通道的信号路径。
背景技术：
诸多装置测试应用，诸如对存储装置的测试应用，需要一种能够同时测试诸多具有多个测试通道的装置的测试装置。此一测试装置通常需要定期校准，其中主要是校准各种时钟及穿过该测试装置的数据路径，以使测试装置能够提供有意义的测试结果。现代化测试装置能够测试诸多装置，并且因此具有诸多测试通道，且在某些情况下具有几千个测试通道。
一典型的电子电路测试装置通过将各种逻辑状态的测试信号施加至该DUT上的输入端子来测试一受试装置(DUT)。通过监测响应所施加的测试信号而在DUT输出端子处所产生的信号的状态来确定该DUT是否正处于预计的运行状态。
一电子电路测试仪必须维持极精确的容差，以便可精确地表征该DUT的性能。先前的测试装置是使用外部测量仪器手动校准。其他先前的测试装置还使用一单一校准时钟基准来校准测试装置的所有通道。遗憾的是，此需要逐次校准测试装置的每一通道，且因此校准一具有数百或数千通道的测试装置需要大量时间。
因此，人们需要一种能够降低校准一测试装置所需时间的方法。
发明内容
根据一实施例，用于一电子电路测试仪的平行校准系统包括测试及测量电子装置、一耦合至该测试及测量电子装置的测试夾具，该测试夾具包括时钟基准电路及时钟分配电路。该电子电路测试仪也包括一受试装置接口及多个耦合至该受试装置接口的校准板，其中该多个校准板及时钟分配电路同时测试多个测试通道的信号路径。
下文将参照此等附图及对多个较佳实施例的详细阐述来讨论本发明的其它方法、方面及优点。
下文将在对实例性实施例的说明中特别参照此等附图来以举例说明的方式阐述本发明，附图中图1是一图解说明一电子电路测试仪一部分的方框图。
图2是一更详细图解说明图1所示测试夾具的方框图。
图3是一图解说明图1及2所示校准板的示意图。
图4A及4B是一共同图解说明探针卡与校准板之间的连接器接口的示意图。
图5是一图解说明一对应于图4A及4B中一个测试通道位点的位点内部连接网络的示意图。
图6是一图解说明图1所示电子电路测试仪的一资源矩阵的示意图。
图7是一图解说明图1所示电子电路测试仪的一实施例的操作流程图。
具体实施例方式
尽管下文将一测试装置用平行校准系统描述为用在一设计用于测试(例如)存储装置的测试装置中，但测试装置用平行校准系统也能够用来同时校准任一电子电路测试仪的多个通道。
图1是一图解说明电子电路测试仪100一部分的方块图。对电子电路测试仪的完整说明可在共同转让的第6,570,397号美国专利中找到，此案以引用的方式并入本文中。该电子电路测试仪100包括测试及测量电子装置102、一测试夾具200，(其有时也称作一“测试头”)及一探针卡104(其也称作一“受试装置接口”或“DUT接口”)。该测试及测量电子装置102包括一进一步包括测试控制软件108的测试位点控制器110。该测试位点控制器110可以是，例如，一个人计算机(PC)或其它能够控制电子电路测试仪100的功能及能够执行测试控制软件108的处理装置。
该测试夾具200电耦合至测试及测量电子装置102并电耦合至探针卡104。该测试及测量电子装置102可包括例如，直流及交流电信号发生器、信号分析仪(诸如一示波器)及一网络分析仪，以及其它装置。
该探针卡104给一称作DUT板106的组件提供一接口。当配置用于测试装置时，在此实例中，该DUT板106包括多个待电子电路测试仪100进行测试的存储装置(未显示)。然而，电子电路测试仪需要定期进行校准。因此，在此定期校准期间，需将DUT板106拆除并换上一也称作“继电器板”的校准板300。在此实例中，可将36个校准板300连接至探针卡104来为所有测试仪通道提供同时校准及检验。如将在下文所述，校准板300因其装设有多个可用于对电子电路测试仪100实施校准的继电器而也被称作“继电器板”。
图2是一更详细图解说明图1中测试夾具200的方块图。该测试夾具200包括一时钟板202、一测试电路板206、多个前面板(图中使用附图标记208图解说明其中的一实例性前面板)；一加载板230及图1中的探针卡104。该时钟板202包括一产生一称作“TCALCLK”的基准时钟信号的基准时钟发生器204。时钟板202、测试电路板206及前面板208均通过接口234彼此耦合。
可构置为多个测试电路板的测试电路板206一般包括电路供界定测试一装置或一集成电路的测试通道。加载板230实际上将电测试信号从前面板208传送至探针卡104。探针卡104包含导电迹线，该些导电迹线可将电测试信号从加载板230传送至探针卡104上可将校准板300耦合至探针卡104的多个连接器(未显示)。
该测试电路板206包括多个驱动器及接收器(未显示)。该等驱动器可配置用来将信号输出至探针卡104上的连接器。通常，一单一测试电路板206上具有多对驱动器与接收器。每一对均可界定电子电路测试仪100的一测试通道。
根据本发明的一实施例，该前面板208包括一时钟分配电路212。在此实例中，该时钟分配电路212将9个相同版本的TCALCLK信号经由接头222-1至222-9分配给加载板230。加载板230包括呈一开路集电极、高电流配置的高速驱动器电路，以驱动高导电负载，即校准板300上偶连至探针卡104的继电器。加载板230将9个相同版本的TCALCLK信号经由接头232-1至232-9分配给探针卡104。根据本发明的此实施例，前面板214、216及218(其细节略去)各将9个相同版本的TCALCLK信号分别经由接头242、244及246分配给探针卡104。以此方式，即可将36个相同版本的TCALCLK信号自测试夾具提供至探针卡104来提供一时钟基准信号，以便可同时校准所有测试通道。
图3是一图解说明图1及2所示校准板300的示意图。该校准板300包括互连电路310、多个继电器(图中使用参照号302图解说明若干实例性继电器)、一状态指示器314及一控制器312。校准板300还包括一设计用于将校准板300以电及机械方式耦合至探针卡104的连接器316。在一实施例中，将36个单独的校准板300耦合至探针卡104以对电子电路测试仪100内的所有测试通道同时进行校准。
可将校准板300的电路310设计为在继电器302之间具有最优化导体迹线选路，以使一大约600兆赫兹(MHz)的高带宽成为可能。由于继电器302安装在校准板300的对置侧上，所以有可能实现前述继电器之间的最优化选路，并由此实现极高的带宽。
图4A及4B是一共同图解说明探针卡104与校准板300之间连接器接口402的示意图。在一实施例中，连接器接口402的接触垫均布置在36个单独的测试通道位点(图中使用参照号404图解说明其中一实例性位点)及一基准位点406内。在所图解说明的实施例中，连接器接口402包括总计36个测试通道位点404，其中每一个均配置为包括128个测试通道，并且每一个均配置为接收上述相同TCALCLK信号之一。
现在参照图4B，每一测试通道位点均包括一接触垫412的高密度布局，该等接触垫暴露在外以与一位于校准板300上的相应测试连接器316相接触。在图4B所示实施例中，每一测试通道位点404均包括128个连接器垫412。基准位点406包括暴露用以与探针卡104上各种基准连接器相接触的接触垫。以此方式，36个校准板300可同时安装至连接器接口402，以允许同时校准由128×36个测试通道产生的网络所形成的全部4,000+测试通道。
图5是一图解说明一对应于图4A及4B中一个测试通道位点的位点内部连接网络500的示意图。每一测试通道位点404的接触垫412(图4B)均通过校准板300的电路310的各层连接至一位点内部转换网络500内一相应的输入端子，图中在510处图解说明一实例性输入端子。该位点内部转换网络500可配置为有选择地将一既定测试通道位点的每一接触垫412连接至一相应位点内部转换网路500的输出端子520。该输出端子520对应于图2中接头222及232之一，且可载送TCALCLK信号。
在一实施例中，该位点内部转换网路500可构建为一由高性能继电器构成的树状矩阵，图中使用参照编号502、504、506及508图解说明若干实例性继电器，且每一继电器均可担当由一自校准板300的控制器312所接收的控制信号控制的双向单极双投开关。根据此实施例，测试通道位点404内的每一垫412均向上连接至一单一TCALCLK信号，该信号在图5中使用参照编号520予以图解说明。
图6是一图解说明电子电路测试仪100的一资源矩阵600的示意图。该资源矩阵600示意性图解说明时钟板202、前面板208及校准板300的各组件。该时钟板202通过接头602为使用参照编号610至690标示的九个(9)测试位点中的每一个位点提供TCALCLK信号。图6中的测试位点对应于图4A及4B中的测试位点404。出于简化图示之目的，下文将只阐述一单一测试位点610。
TCALCLK信号被提供至测试位点610且通过接头612提供至测试通道位点之一，在此实例中，该位点为测试通道位点404。该测试通道位点404包括形成电阻值的多个开关。该测试位点404包括形成一第一电阻636的开关632及634、形成一第二电阻618的开关614及616及形成一第三电阻626的开关622及624。此构造可重复用于每一测试通道位点内的128个测试通道。TCALCLK信号被提供给开关614，其结合开关616可提供该第二电阻618。开关662及664通过称作一“公共点”的接头638发送该校准信号。接头672称作“通道零点”接头。开关648、652及654表示位于测试通道位置404上的128个通道中每一个通道的开关。如上所述，使用一如图6所示的配置，即可同时校准电子电路测试仪100的全部测试通道。
图7是一图解说明电子电路测试仪100的一实施例操作的流程图。图7所示流程图内的方块表示一个用于一测试装置的平行校准系统的实施例，且可按所示次序、非所示次序或大体上平行执行该实施例。在一实施例中，可同时校准电子电路测试仪100内的每一通道的定时并检验该定时校准。在方块702中，将校准基准信号TCALCLK传送至各测试通道。在所示实施例中，该校准基准信号系接收自图4A中基准位点406内一接触一接触垫的测试接头。在方块704中，根据所传送的校准基准信号确定各测试通道的定时错误偏差。可以一传统方式测量定时错误偏差并储存在(例如)该测试位点控制器110的一捕获存储器内。接下来，在方块706中，已经确定的定时偏差被应用到每一个测试通道。接下来，在方块710中，可根据一个或多个传统定时校准检验协议，在多个脉冲、多个电压及多个格式下检验该定时校准。例如，可根据第6,192,496号美国专利(此案以引用的方式并入本文中)中所述的方法检验边沿位置精度并且确定每一测试通道的边沿上升时间、电缆长度及错误偏差。如果在步骤710中成功检验了每一测试通道的校准，则该过程结束。否则，在步骤712中维修或更换校准板300并从步骤702开始重复定时校准检验过程。上述实施例为电子电路测试仪100的定时校准及定时校准检验提供了一种有效率的且成本合理的方法。具体而言，通过将36个相同版本的TCALCLK信号自测试夾具200传送至校准板300，即可避免与外部电线及电缆相关的定时错误。
应了解，前文所给出的详细说明仅供人们了解本发明的实例性构置之用，而不应据此将其理解为具有不必要的限制，因为所属领域的技术人员将明白，在不脱离随附权利要求范围及其等效内容的前提下，可对本发明做各种修改。
权利要求
1.一种用于一电子电路测试仪的平行校准系统，其包括测试及测量电子装置；一耦合至所述测试及测量电子装置的测试夾具，所述测试夾具包括时钟基准电路及时钟分配电路；一受试装置接口；及多个耦合至所述受试装置接口的校准板，其中所述多个校准板及所述时钟分配电路同时测试多个测试通道的信号路径。
2.根据权利要求1所述的平行校准系统，其中所述测试夾具进一步包括配置用以界定多个测试通道的测试电路。
3.根据权利要求2所述的平行校准系统，其中所述时钟基准电路提供多个时钟基准信号，每一时钟基准信号对应于多个测试通道。
4.根据权利要求3所述的平行校准系统，其中所述多个校准板的每一个均对应于一专用时钟基准信号。
5.根据权利要求4所述的平行校准系统，其中每一测试通道均以一公共点为基准且所述公共点以所述时钟基准信号为基准。
6.根据权利要求5所述的平行校准系统，其中每一校准板相对于所述受试装置接口正交定向且进一步包括位于所述校准板对置表面上的继电器。
7.根据权利要求5所述的平行校准系统，其中所述继电器彼此电耦合，以提供一600兆赫兹(MHz)的带宽。
8.一种用于操作一电子测试装置的方法，其包括提供测试及测量电子装置；提供一耦合至所述测试及测量电子装置的测试夾具，所述测试夾具包括时钟基准电路及时钟分配电路；提供一受试装置接口；及提供多个耦合至所述受试装置接口的校准板，其中所述多个校准板及所述时钟分配电路同时测试多个测试通道的信号路径。
9.根据权利要求8所述的方法，其中所述测试夾具进一步包括配置用以界定多个测试通道的测试电路。
10.根据权利要求9所述的方法，其进一步包括提供多个时钟基准信号，每一时钟基准信号对应于多个测试通道。
11.根据权利要求10所述的方法，其中所述多个校准板的每一个均对应于一专用时钟基准信号。
12.根据权利要求11所述的方法，其进一步包括使每一测试通道以一公共点为基准且基准公共点以所述时钟基准信号为基准。
13.根据权利要求12所述的方法，其进一步包括相对于所述受试装置接口正交定向每一校准板，且进一步包括提供所述校准板对置表面上的继电器。
14.根据权利要求13所述的方法，其中所述继电器彼此电耦合，以提供一600兆赫兹(MHz)的带宽。
15.一种用于一测试装置的平行校准系统，其包括测试及测量电子装置；一耦合至所述测试及测量电子装置的测试夾具，所述测试夾具包括时钟基准电路及时钟分配电路，所述时钟基准电路配置用以产生多个基准时钟信号；配置用以界定多个测试通道的测试电路；一受试装置接口；及多个耦合至所述受试装置接口的校准板，其中所述多个校准板及所述时钟分配电路同时测试所述多个测试通道的全部信号路径。
16.根据权利要求15所述的平行校准系统，其中所述多个校准板的每一个均对应于一专用时钟基准信号。
17.根据权利要求16所述的平行校准系统，其中每一测试通道以一公共点为基准且所述公共点以每一时钟基准信号为基准。
18.根据权利要求17所述的平行校准系统，其中每一校准板相对于所述受试装置接口正交定向，且进一步包括所述校准板对置表面上的继电器。
19.根据权利要求18所述的平行校准系统，其中所述继电器彼此电耦合，以提供一600兆赫兹(MHz)的带宽。
全文摘要
本发明揭示一种用于一电子电路测试仪的平行校准系统，其包括测试及测量电子装置、及一耦合至所述测试及测量电子装置的测试夾具。所述测试夾具包括时钟基准电路及时钟分配电路、一受试装置接口及耦合至所述受试装置接口的多个校准板，其中所述多个校准板及所述时钟分配电路同时测试多个测试通道的信号路径。
文档编号G01R35/00GK1719275SQ200510056470
公开日2006年1月11日 申请日期2005年3月22日 优先权日2004年7月8日
发明者罗米·迈德尔, 托德·舒尔, 纳赛尔·阿里·加法里, 安德鲁·谢, 兰迪·L·贝利 申请人:安捷伦科技公司