专利名称：半导体测试结构的制作方法
技术领域：
本发明涉及半导体晶粒测试结构，特别是涉及一种具有超小间距探针卡的 半导体晶粒测试结构。
背景技术：
集成电路制品和半导体装置制成后必须经过测试以确保功能的正常运作， 测试方法通常是利用一个测试探针卡接触半导体的受测区域，并导入电流以进 行一项或多项功能性测试。现行测试用探针卡主要有两种。
第一种探针卡具有一组悬臂式连接器(cantilever connectors)，由探针卡 的四周向中心辐射状排列。当探针卡下降到待测试半导体上方时，悬臂式连接 器会连接半导体装置上相对应的接触垫(contactpads)而完成测试电路电连接。 然而这种探针卡仅能连接到半导体装置外围的接触垫，而无法连接装置中央位 置的接触垫。
第二种探针卡采用阵列式电连接器，这种探针卡得以连接半导体装置各部 位的接触点，不局限于外围区域。这种探针卡的电连接器紧密排列一起，而且 连接器具有特定形状用以吸收当探针卡下降到测试半导体上方时所产生的撞 击力。然而这种探针卡的最小间距(即电连接器的间距)受限于印刷电路板与 探针针脚之间的电连接器的结构与形状。目前，这种探针卡可达到的最小间距 约为175微米。
随着半导体装置的尺寸越来越小，探针卡的间距也必须縮小以合乎需求， 故需要一种具有较小间距的探针卡来解决上述讨论的问题。
发明内容
本发明的目的在于提供一种半导体测试结构，使得该测试结构得以测试更 小的半导体装置。根据本发明一实施例，半导体测试装置包含一印刷电路板， 经由多个第三连接器电连接到一空间转换层(space transformation layer)，其
中第三连接器具有第三间距。该空间转换层包含多个导线。该空间转换层再经由多个第二连接器电连接到位于基板上的多个过孔(vias)。其中第二连接器具有第六间距，第六间距小于第三间距。该基板位于该空间转换层相对于该印 刷电路板的另一面。在基板相对于空间转换层的另一面上则以多个再分配线(redistribution lines)电连接过孔与第一连接器，其中该第一连接器具有第七 间距，过孔具有第二间距，第七间距小于第二间距，并且第七间距也小于第六 间距。
根据本发明另一较佳实施例，半导体测试装置包含探针阵列，该阵列由多 个探针所形成并具有第一间距；基板，其上形成多个第一连接器，所述第一连 接器电连接到相对应的所述探针；多个再分配线，位于该基板朝向所述探针的 一面上，所述再分配线电连接到所述第一连接器；多个过孔，位于基板上，所 述过孔电连接到相对应的所述再分配线，并具有一大于该第一间距的第二间 距；空间转换层，位于该基板朝向所述探针的另一面上，该空间转换层包含导 体，该导体通过多个第二连接器电连接到所述过孔；以及，印刷电路板，位于 该空间转换层相对于该基板的另一面，该印刷电路板通过多个第三连接器电连 接到该导体，所述第三连接器具有大于该第二间距的第三间距。在基板上的多 个第一连接器与探针电接触，多个再分配线连接到位于基板上的多个过孔，使 得间距呈扇形散开。而当过孔电连接到一空间转换层之后，使得此间距更进一 步地扇形散开。其中，此空间转换层也连接到一个印刷电路板。
根据本发明另一较佳实施例，半导体测试装置包含一基板，多个过孔沿着 该基板外侧部分分布，基板内侧部分则分布有多个第一连接器，再分配线连接 过孔与对应的第一连接器，在通过第一连接器，例如探针连接器，电连接到探 针，其中第一连接器的间距也小于过孔的间距。位于基板相对于第一连接器的 另一面上的过孔连接到一空间转换层，空间转换层再由第三连接器连接印刷电 路板，其中第三连接器的间距大于过孔的间距。
由上述本发明的较佳实施例可知，本发明具有縮减装置探针间距的优点， 因此相较于其它相似的装置，本发明可使得测试装置能够测试更小的半导体装 置。
为让本发明的上述和其它目的、特征、优点与实施例能更明显易懂，所附 附图的详细说明如下
图1为示出了根据本发明一实施例的一个基板和形成于该基板上的多个 过孔的剖面图2为示出了图.中的装置形成多个再分配线后的剖面图。 图3A和图3B为示出了图2的装置形成多个C4凸块连接器后的剖面图 和俯视图4为示出了图3的装置以多个凸块连接一个空间转换层后的剖面图； 图5为示出了图4的装置以多个锡球连接一个印刷电路板后的剖面图； 图6为示出了图5的装置的以多个C4凸块连接一个探头(probe head) 后的剖面图。
每个图中标示的数字和符号都对应于相关部分，除非另行注明。所有图示 皆为使本发明实施例的各相关说明更明显易懂，而并不依照实际的尺寸、比例 绘制。
主要组件符号说明
101:硅基板103:过孔
105:基板外侧部分107:基板内侧部分
201:再分配线301:第一连接器
401:空间转换层403:凸块
405:虚拟凸块501:印刷电路板
503:焊锡球601:探头
603:第一片状物605:第二片状物
607:间隔物609:孔
611:第一开口阵列613:第二开口阵列
614:锁环615:探针
617:固定薄膜619:探针针脚
621:探针针头
具体实施例方式
本发明较佳实施例的制造与使用方式的详细描述如下所示。本发明能提供 创新概念并且广泛地应用在各种专业领域。本发明较佳实施例仅用于描述本发 明的制造和使用过程中每一特定方法，然其并非用于限制本发明。
参照图l，其示出了硅基板101和形成于基板上的多个过孔103。此基板 101包含半导体材料，如硅、锗、锗化硅或其化合物，且基板101的初始厚度 介于150微米到762微米之间，较佳厚度约为500微米。
多个过孔103穿过此基板101且分布在基板外侧部分105，在基板内侧部 分107则无过孔103分布。过孔的间距，例如是第二间距，大约介于100微米 到1000微米之间，较佳情况为200微米。
过孔103可由任何可行技术制作。以一实施例为例，其中具有部分开口贯 穿底板IOI，开口可由蚀刻(etching)、铣(milling)、激光技术或类似技术形成， 且沿着扩散阻障层(diffiision barrier layer)、附着层(adhesion layer)、绝缘层 (isolationlayer)或类似结构排列，并填入导体材料。较佳情况中，扩散阻障层 包含有一层或数层的氮化钽(TaN)、钽(Ta)、氮化钛(TiN)、钛(Ti)、 钨化钴(CoW)或类似物质，而填入的导体材料则可为铜、鸨、铝、银以及其 化合物，或类似材料。在本发明一较佳实施例中，其中种晶层(seedlayer)经由 电化学镀工艺(electro-chemical plating)植入导电物质，而形成多个填入铜的过 孔103和TaN扩散阻障层。
本发明另一实施例则为利用介电材料形成过孔103。先将晶粒后方研磨之 后，经由蚀刻工艺去除介电材料，再以导电材料如铜进行取代。也可以使用其 它制作方法或材料。
图2示出了基板101 —侧，例如是第一侧，的再分配线201电连接于过孔 103。因为多个再分配线201从基板外侧部分105的过孔103延伸到基板101 的内侧部分107，所以再分配线201可用来縮减过孔103的间距。如图中所示， 再分配线201位于基板101的第一侧，过孔103电连接位于基板101的第一侧 的再分配线、穿过基板、并露出于基板的第二侧。
再分配线201可由集成电路互连线的一般制作方法制作。较佳情况下，再 分配线201至少包含一层由金属组成的导电层，例如铝、铜、钩、钛以及其化 合物。通过将金属电镀在种晶层、再蚀刻种晶层中不需要的部分等步骤后，形
成再分配线201。再分配线201的宽度应介于2微米到30微米之间，较佳宽 度为5微米。然而也可用其它材料和工艺取代该制作方法，例如著名的大马士 革镶嵌工艺(damascene process)。
本领域的普通技术人员会知道，根据其设计目的不同，再分配线201可为 单层导电材料，也可由数层导电材料组成。例如，再分配线可镀上其它的导电 物质，如金或络，以为之后形成的连接器提供较好的附着，(请见后续说明并 参照第3A图)。镀金属的方法可为如化学气相沉积法(chemical vapor deposition; CVD)的工艺。
图3A示出了与相对应的再分配线201相接触的第一连接器301，例如是 探针连接器。在本发明一较佳实施例中，多个第一连接器301都为控制塌陷的 芯片接合凸块(controlled, collapse chip connection bumps; C4凸块)，其间足巨， 例如是第七间距，约介于30微米到150微米之间，较佳的尺寸为略小于130 微米，最好为50微米左右。虽然可由其它导电物质诸如锡、铜或银来制作， 但是由坚硬的导电物质如镍钴合金制作成第一连接器301较为适合。
可在一层或数层初始形成的导电物质层之上，通过一般常用的制作方法形 成该第一连接器301，诸如蒸镀(evaporation)、电镀(electroplating)、印刷 (printing)、转移焊锡(soldertransfer)、植球(ballplacement)等方法，其中 该导电物质层的厚度介于5微米到50微米之间，较佳厚度约为25微米。 一旦 导电物质层形成后，随即进行回焊(reflow)，用以使塑造导电物质的形状成为 预设的凸块形状。
根据不同的附着特性或阻障特性的需求，用来制作成第一连接器301的导 电材料可选择性地更换为其它材料。本发明一较佳实施例采用镍钴合金制作第 一连接器301，然而也可由金、银、铑和钨等其它材料替换。
图3B示出了该基板101的一侧和第一连接器301的俯视图，其中示出了 介于过孔103和第一连接器301之间的两个再分配线201。参照图1到图3A， 如上所述，过孔103位于基板101的外侧部分105，而第一连接器301则位于 基板IOI的内侧部分107，而且过孔103的间距远大于第一连接器301。过孔 103藉由再分配线201与相对应的第一连接器301连接。
图4示出了过孔103经由多个凸块403，例如是第二连接器，连接到空间 转换层401，其中凸块403可改为其它形式的连接器。将凸块403置放在空间
转移层401上，以便于与位于基板101上的过孔103对齐。较佳地，凸块403 的组成材料是高铅焊锡(high-lead)、共熔锡铅(eutectic)或无铅焊锡(lead-free)。 当过孔103放置到凸块403上方时，便建立了电接触，由第一连接器301电接 触到位于空间转移层内的导体。
空间转移层401较好地由多层陶瓷层(cemmic)组成，当然也可由多层 有机材料层替代，且较好地再包含多层导体层和绝缘层(未示出)。该导体在 空间转换层上的布线被设计为合乎凸块403的间距，例如第六间距，和相对应 的过孔103之间的间距，并扩大位于空间转换层401另一表面上的另一组连接 垫的间距。
没有电连接到相对应的过孔103的多个虚拟凸块405，例如是虚拟连接器， 可形成于空间转换层401和基板101之间。根据本发明一较佳实施例，过孔 103仅分布于基板101的外侧部分105，因此电连接到过孔103的多个凸块403 只会被放置于基板的外侧部分。故当装置测试时，会在基板101的内侧部分 107和外侧部分105之间产生不平均的压力。为了平均受测时所产生的压力， 较佳情形为在基板101的内侧部分107中置放多个虚拟凸块405，由于内侧部 分107没有过孔103分布，因此虚拟凸块405不与过孔103电接触。虚拟凸块 405的形式相似于上述凸块403，请参照图4。
图5示出了空间转换层401通过多个焊锡球503，例如是第三连接器，与 印刷电路板501的连接。焊锡球503用作空间转换层401和印刷电路板501 之间的电连接，且较佳的组成材料是高铅焊锡、共熔锡铅或无铅焊锡。焊锡球 503的间距，例如是第三间距，约在300微米到1400微米之间，较佳宽度约 为1000微米，焊锡球503的间距大于过孔103的间距以及相对应凸块403的 间距。
图6示出了多个C4凸块连接到位于探头601内的探针615。在一较佳实 施例中，探针615是数条长条状的金属线，其中探针针头621电连接到C4凸 块301，而探针针脚619则电连接到待测装置，其中探针的间距，例如是第一 间距，与C4凸块的间距相同，且小于过孔103的间距。较佳情形为探针615 延伸穿过探头601，其中探针针头621自探头601向C4凸块延伸出去，而探 针针脚619则从探头601朝向待测装置放置位置的方向延伸出去。
本发明一实施例的探头601是一种眼镜蛇式探头(Cobra-type head)，包
含第一片状物603、第二片状物605、区分两层片状物的间隔物607，以及位 于间隔物607中的孔609，其中孔609延伸到第一片状物603和第二片状物605。 第一片状物603和第二片状物605都由绝缘材料组成，例如聚酰亚胺(vespd) 或陶瓷材料。
第一片状物603具有多个穿过片状物的孔洞，称为第一开口阵列(first array ofholes) 611，此第一开口阵列611贯穿第一片状物603，且和孔609相 连。第一开口阵列611的间距，例如是第四间距，和基板101上的C4凸块301 的间距相同，且对齐于C4凸块301的位置，因此当探针615放置到该第一开 口阵列611中后(请见下文的详细描述)，探针615便得以在测试时与C4凸 块相互接触。
在孔609的另一面有第二片状物605，该第二片状物605上同样具有多个 穿过第二片状物的孔洞，称为第二开口阵列613。第二开口阵列613的间距， 例如是第五间距，和第一开口阵列611的间距相同，然而位置侧向偏移约500 微米到1400微米之间，较佳偏移距离为1170微米。将第一开口阵列611与第 二开口阵列613的位置刻意偏移可使探针615产生变形，可用来吸收测试时所 产生的压力。
在孔609之中有一固定薄膜617，该固定薄膜由合适的高分子介电材料如 迈拉(Mylar)所组成，通常用来固定探针615。探针615从第二开口阵列613 延伸出去，并在其终端形成探针针脚619，而用于与待测装置电接触。同时， 探针615也从第一开口阵列611延伸出去，并在测试期间电接触C4凸块，以 提供印刷电路板501和待测装置之间的电连接。在本发明一实施例中，设计探 针615具有在第一开口阵列中滑动的功能，可用来吸收测试所产生的部分压 力。
一锁环614将探头601对齐C4凸块301，此锁环614位于印刷电路板501 上，而探头601嵌合在锁环614中，使探针615对齐C4凸块301排列。如此 一来，在测试期间，探针615便会和C4凸块彼此电接触，而且锁环614可避 免探头601左右移动或失去对齐排列。
由上述本发明一较佳实施例可知，应用本发明具有减少印刷电路板501 和探针615之间的连接器C4凸块的间距之优点，可解决探针卡制作技术的瓶 颈。故应用本发明可全面縮小探针615的间距，使探针卡得以测试越来越小的
半导体装置。
虽然如上所述利用较佳实施例公开了本发明，然而其并非用于限定本发 明，本领域任何技术人员，在不脱离本发明的精神和范围的前提下，可以作出 各种改变和改进。举例而言，用于形成该装置的物质沉积方法有很多种方式可 供使用，其中任何一种沉积方式都能达到与本发明实施例相同的结果。
权利要求
1、一种半导体测试结构，至少包含印刷电路板；空间转换层，包含多个导线，所述导线经由具有一第三间距的多个第三连接器电连接到该印刷电路板；基板，包含多个过孔，且通过多个第二连接器电连接所述导线，所述第二连接器具有一小于该第三间距的第六间距，且该基板位于该空间转换层相对于该印刷电路板的另一面；多个再分配线，连接至对应的所述过孔，所述再分配线位于该基板相对于该空间转换层的另一面上；以及多个第一连接器，电连接至对应的所述再分配线，所述第一连接器具有一小于该第六间距的第七间距。
2、 根据权利要求l所述的半导体测试结构，其特征在于，还包含有探头， 该探头具有多个探针，所述探针与所述第一连接器接触。
3、 根据权利要求2所述的半导体测试结构，其特征在于，包含 第一片状物，具有置于其中的第一开口阵列，该第一开口阵列具有第四间距，且对齐于所述第一连接器；第二片状物，具有置于其中的第二开口阵列，该第二开口阵列具有大小约 等于该第四间距的第五间距，该第二开口阵列位置偏移于该第一开口阵列位 置；以及间隔物，位于该第一片状物和该第二片状物之间；其中，所述探针从该第一开口阵列延伸到该第二开口阵列。
4、 根据权利要求1所述的半导体测试结构，其特征在于，所述过孔沿着 该基板的外侧部分排列，且所述第一连接器位于该基板的内侧部分。
5、 根据权利要求1所述的半导体测试结构，其特征在于，还包含多个介 于该基板与该空间转换层之间的虚拟连接器，所述虚拟连接器位于该基板中不 具有所述过孔的区域。
6、 根据权利要求1所述的半导体测试结构，其特征在于，所述再分配线 包含两层以上的导体层。
7、 根据权利要求1所述的半导体测试结构，其特征在于，该第七间距小于130微米。
8、 根据权利要求1所述的半导体测试结构，其特征在于，所述第一连接器包含多个凸块。
9、 根据权利要求8所述的半导体测试结构，其特征在于，所述凸块包含镍钴合金。
10、 一种半导体测试结构，包含 探针阵列，多个探针所形成，且具有第一间距；基板，其上形成多个第一连接器，所述第一连接器电连接到相对应的所述探针；多个再分配线，位于该基板朝向所述探针的一面上，所述再分配线电连接到所述第一连接器；多个过孔，位于基板上，所述过孔电连接到相对应的所述再分配线，并具有一大于该第一间距的第二间距；空间转换层，位于该基板朝向所述探针的另一面上，该空间转换层包含导体，该导体通过多个第二连接器电连接到所述过孔；以及印刷电路板，位于该空间转换层相对于该基板的另一面，该印刷电路板通过多个第三连接器电连接到该导体，所述第三连接器具有大于该第二间距的第三间距。
11、 根据权利要求IO所述的半导体测试结构，其特征在于，所述过孔沿着该基板的外侧部分分布，所述第一连接器分布在该基板的内侧部分。
12、 根据权利要求IO所述的半导体测试结构，其特征在于，还包含有多个虚拟连接器位于该基板和该空间转换层之间，所述虚拟连接器位于该基板的不具有所述过孔的区域之中。
13、 根据权利要求10所述的半导体测试结构，其特征在于，还包含有一探针卡，该探针卡包含第一片状物，具有置于其中的第一开口阵列，该第一开口阵列具有第四间距，且对齐于所述第一连接器，该探针阵列穿过该第一开口阵列；第二片状物，具有置于其中的第二开口阵列，该第二开口阵列具有大小约等于该第四间距的第五间距，且该第二开口阵列的位置偏移于该第一开口阵列的位置；以及间隔物，位于该第一片状物和该第二片状物之间。
14、 根据权利要求10所述的半导体测试结构，其特征在于，所述再分配线包含两层以上的导体层。
15、 根据权利要求IO所述的半导体测试结构，其特征在于，该第一间距约小于130微米。
16、 一种半导体测试结构，包含基板，具有多个分布于其中的过孔，该基板包含有第一侧和位于该第一侧相反方向的第二侧，所述过孔具有第二间距；多个再分配线，位于该基板的第一侧，且电连接对应的所述过孔；以及多个探针连接器，位于该基板的第一侧，所述探针连接器具有小于第二间距的第七间距。
17、 根据权利要求16所述的半导体测试结构，其特征在于，还包含空间转换层，包含一导体和一绝缘体，该导体通过位于该基板第二侧的多个第二连接器电连接到所述过孔；以及印刷电路板，通过多个第三连接器连接位于所述空间转换层中的导体，所述第三连接器具有大于该第二间距的第三间距。
18、 根据权利要求17所述的半导体测试结构，其特征在于，多个虚拟连接器位于该基板和所述空间转换层之间，所述虚拟连接器位于该基板的不具有 所述过孔的内侧部分。
19、 根据权利要求16所述的半导体测试结构，其特征在于，该第七间距约小于130微米。
20、 根据权利要求16所述的半导体测试结构，其特征在于，还包含一探头，该探头包含多个探针，电连接对应的所述探针连接器；第一片状物，具有置于其中的第一开口阵列，该第一开口阵列具有第四间距，且对齐于所述探针连接器，所述探针延伸穿过该第一开口阵列；第二片状物，具有置于其中的第二开口阵列，该第二开口阵列具有大小约等于该第四间距的第五间距，且该第二开口阵列的位置偏移于该第一开口阵列的位置；以及间隔物，位于该第一片状物和该第二片状物之间； 其中该些探针从该第一开口阵列延伸到该第二开口阵列。
全文摘要
一种半导体晶粒测试结构，其包含一印刷电路板，该印刷电路板连接一空间转换层，该空间转换层连接一基板。基板利用穿过硅基板的过孔以及再分配层，以降低连接器的间距。探头采用眼镜蛇式探针，并以C4凸块连接再分配层。本发明的测试结构能够测试更小的半导体装置。
文档编号G01R1/067GK101344551SQ200710164379
公开日2009年1月14日 申请日期2007年10月30日 优先权日2007年7月10日
发明者许明正 申请人:台湾积体电路制造股份有限公司