专利名称：栅极绝缘膜介质击穿寿命评估方法、评估装置及评估程序的制作方法
技术领域：
本发明涉及用于评估MOS型半导体元件中的栅极绝缘膜的介质击穿寿命的栅极 绝缘膜介质击穿寿命评估方法、评估装置及评估程序。
背景技术：
迄今为止，为了评估MOS型半导体元件中的栅极绝缘膜的介质击穿寿命，已经进 行了栅极绝缘膜介质击穿寿命的判定试验。下面说明在包含MOS型半导体元件的集成电路中栅极绝缘膜的介质击穿寿命的 判定试验方法。对于如何选择介质击穿寿命试验用的试验元件(TEG 试验元件组)，没有明确的 规则。—般地，在现有技术中使用了具有较大面积的MOS结构元件(电容器或晶体管)， 然而，随着栅极绝缘膜变薄，已经实现了面积的减小。必须减小面积的原因是随着栅极绝 缘膜变薄，每单位时间的栅极漏电流会随之增大。在 Nicollian 等人的文章艮口 International electron devices meeting 2000 (technical digest)(国际电子元件会议2000 (技术文摘))的第545-549页(非专利 文件1)中，作为表示试验元件面积的示例，对1. 7 4. 3nm的栅极绝缘膜进行处理，并且使 用10 μ m2 40000 μ m2范围内的试验元件。利用这些试验元件来进行经时介质击穿(Time Dependent Dielectric Breakdown, TDDB)试验。TDDB试验中的温度，即TDDB试验期间MOS型半导体元件的温度被设定成想要评估 寿命时的温度。通常，试验温度越高，则介质击穿寿命越短，因而该温度被设定成能够保障 集成电路的工作的上限温度，典型地，在很多情况下都将该温度设定成在80°C 150°C左右ο在能够对被试验的栅极绝缘膜的介质击穿进行实际测量的时间范围内，通常为 TDDB试验设置多个点(三个点以上)的电压。设置多个点的电压的原因是为了获得寿命的 电压依赖关系。利用所获得的电压依赖关系，通过外推法来计算出在实际使用的电压下的寿命ο能够进行实际测量的具体时间范围通常为一秒 最长几十个小时。在介质击穿试验中，向MOS型半导体元件的栅极施加给定电压，并且在用于评估 绝缘性能的预定时间间隔内测定栅极电流。随着近年来栅极绝缘膜变薄，在很多情况下都用比应力电压低的电压来进行栅极电流的测定。具体地，例如当施加4V的应力电压时，则在IV或1. 5V下进行栅极电流的测 定。这是因为在低电压下对栅极电流流动的监测比在应力电压下的监测更灵敏。这是广 为人知的(例如，参照Pompl等人的文章即IEEE International reliability physics symposium 2000proceedings 中的第 40-47 页(非专利文件 2))。根据上面的试验方法，例如能够得到
图11所示的数据。然而，在诸如近年来的先 进CMOS-LSI中所使用的极薄栅极绝缘膜的情况下，是逐渐地发生绝缘性能的丧失，因而普 遍已知的是，难以一目了然地确定介质击穿点。例如，在由图11中的多个箭头所示的各点 中，难以唯一地确定把哪个点判定为介质击穿发生点。这种不明了的绝缘性能丧失的最初迹象被称作软击穿(soft breakdown, SBD)。在 对介质击穿寿命进行定量时，关于直到达到软击穿为止时的时间周期(即软击穿的寿命) 的分布参数(击穿率达到63. 2%时的63. 2%寿命和威布尔斜率)是十分重要的参数。因此，在评估介质击穿寿命时，如何检测不明了的软击穿是十分重要的。现有技术中检测软击穿的方法大致分成两种类型。下面说明各种方法。JJ , ^ ^ ^ ψ ^ — fΨ ^ ^ Kaczer ^ Λ International electron device meeting 2004 Technical digest的第713-716页(非专利文件3)中公开的方法。这种方 法中，关注了在时间序列中相邻的栅极电流值之间的差别，并且当该差别高于给定阈值时 的瞬间就被检测作为软击穿。现有技术中的另一种方法是Suehle等人在 International reliability physics symposium 2000 proceedings 的第 33-39 页(非专利文件 4)以及 JP-A-2004-214235 (专 利文件1)中公开的利用电流噪声的方法。这种方法中，利用了栅极电流值在软击穿之后变 得不稳定的现象，即电流显著增大或减小地被记录到噪声上的现象。当对具有2nm以下厚度的极薄栅极氧化物膜的TDDB进行处理时，引入渐进式击穿 (progressive breakdown, PBD)的概念(例如，参照 Ε· Y. Wu 等人的文章即 International reliability physics symposium 2006 proceedings 中的第 54-62 页(非专利文件 5)或 A. Kerber 等人的文章艮口 International reliability physics symposium 2007 proceedings中的第217-220页(非专利文件6))。下面说明PBD的概念。当极薄栅极氧化物膜丧失其绝缘性能到会引起集成电路的工作故障的程度时也 就达到了硬击穿(hard breakdown,HBD)的过程能够被分成两个阶段来理解。也就是说，这 两个阶段是当介质击穿的最初迹象出现时的上述软击穿(SBD)，以及继SBD之后击穿点增 多并且导电性增大的现象(上述PBD)。从上述非专利文件5和上述非专利文件6明显可知，SBD和PBD这两种现象分别 是独立的现象，因而从SBD和PBD的分布参数能够计算出导致电路工作故障的HBD。已知的是，直到达到SBD时的时间周期即SBD寿命遵循威布尔分布。可以认为，PBD 所必需的时间周期即PBD时间也将遵循威布尔分布(参照非专利文件6)。因此，能够用上述的分布参数来表示HBD，并且在时间“0” 时间“t”的期间内发 生HBD的概率(被称作累积概率)Fhbd由下列公式来表示。
权利要求
1.一种栅极绝缘膜介质击穿寿命评估方法，用于评估MOS型元件的栅极绝缘膜的介质 击穿寿命，该评估方法包括如下步骤确定直到达到所述MOS型元件的栅极绝缘膜的软击穿为止的寿命分布的威布尔斜率；在上述步骤之后根据所确定的威布尔斜率来确定所述软击穿的检测条件；以及利用所确定的检测条件来执行介质击穿试验。
2.如权利要求1所述的栅极绝缘膜介质击穿寿命评估方法，其中，在确定所述威布尔 斜率的步骤中所使用的所述MOS型元件的栅极长度和栅极宽度实质上等同于在目标集成 电路中所使用的最小尺寸。
3.如权利要求1所述的栅极绝缘膜介质击穿寿命评估方法，其中，在执行所述介质击 穿试验的步骤中的试验温度被确定为第一温度，而在确定所述威布尔斜率的步骤中，通过 在低于所述第一温度的第二温度下进行所述介质击穿试验来确定所述威布尔斜率。
4.如权利要求3所述的栅极绝缘膜介质击穿寿命评估方法，其中，所述第二温度被确 定为近似室温或者低于室温的温度。
5.一种栅极绝缘膜介质击穿寿命评估装置，用于评估MOS型元件的栅极绝缘膜的介质 击穿寿命，该评估装置包括电压供给单元，它向所述MOS型元件提供电压以向所述MOS型元件施加电应力；电流测定单元，它测定流过所述栅极绝缘膜的漏电流；以及温度保持单元，它将包含所述MOS型元件的试验元件保持在室温以下。
6.如权利要求5所述的栅极绝缘膜介质击穿寿命评估装置，其中，所述电压供给单元 具有能够向形成在基板上的多个试验元件施加电应力的结构，并且所述电流测定单元具有 能够对所述多个试验元件进行测定的结构。
7.一种用于栅极绝缘膜介质击穿寿命评估程序，该评估程序使计算机执行如下步骤确定直到达到MOS型元件的栅极绝缘膜的软击穿为止的寿命分布的威布尔斜率；在上述步骤之后根据所确定的威布尔斜率来确定所述软击穿的检测条件；以及利用所确定的检测条件来执行介质击穿试验。
全文摘要
本发明公开了栅极绝缘膜介质击穿寿命评估方法、评估装置及评估程序，以用于评估MOS型元件的栅极绝缘膜的介质击穿寿命。所述评估方法包括如下步骤确定直到达到所述MOS型元件的栅极绝缘膜的软击穿为止的寿命分布的威布尔斜率；在上述步骤之后根据所确定的威布尔斜率来确定所述软击穿的检测条件；以及利用所确定的检测条件来执行介质击穿试验。所述评估装置包括电压供给单元，它向所述MOS型元件提供电压以向所述MOS型元件施加电应力；电流测定单元，它测定流过所述栅极绝缘膜的漏电流；以及温度保持单元，它将包含所述MOS型元件的试验元件保持在室温以下。根据本发明的评估方法、评估装置及评估程序，能够适当地判定介质击穿寿命。
文档编号G01R31/26GK101995536SQ20101024361
公开日2011年3月30日 申请日期2010年8月3日 优先权日2009年8月10日
发明者辻川真平 申请人:索尼公司