半导体自动测试设备的时间量测模块及方法
【专利摘要】本发明是关于一种半导体自动测试设备的时间量测模块及方法，时间量测模块包含多个时间量测单元，时间量测模块的量测方法是该些时间量测单元接收一参考时脉与一重置讯号，而该些时间量测单元分别包含：一同步电路用以依据参考时脉与重置讯号产生一工作时脉与一致能讯号；一参考计数器电性连接于同步电路，参考计数器用以依据致能讯号开始计数，并依据工作时脉产生一参考计数讯号；以及一量测电路电性连接于同步电路与参考计数器，量测电路用以接收一外部待测讯号，并依据参考计数讯号处理外部待测讯号的时序。
【专利说明】半导体自动测试设备的时间量测模块及方法
【技术领域】
[0001]本发明是有关于一种时间量测模块及方法，其尤指一种半导体自动测试设备的时间量测模块及方法。
【背景技术】
[0002]在现今半导体领域中，集成电路组件必须经过多种电气测试，以确定其功能特性。其中一项电气测试就是测量组件的时序，要进行这项测试，必须使用时间测量单元(Time Measurement Unit，TMU)。由于半导体产业中测试的复杂度日益增加，且集成电路(integrated circuit, IC)设计工程师希望保证他们所设计的集成电路在速度和响应上能满足设计要求，因此大多数自动测试设备在出售时，均内含了时间测量单元。无论测试设备是用于测试模拟集成电路、数字集成电路或混合讯号集成电路，都必须使用时间测量单元。
[0003]时间量测单元在半导体自动测试设备(ATE)中是常见的量测单元，负责测量两个事件(event)发生之间的间隔时间或计算事件发生的个数，通常用于量测信号的时脉/周期、传输延迟、建立/保持时间(setup/hold time)、上升时间(rise time)、下降时间(falltime)及工作周期(duty cycle)…等等。
而在半导体测试设备中通常会拥有多个通道(channels)的时间量测单元，用来比较不同测试通道之间相互关系的时间差异，因为需要比较不同测试通道间的差异，各测试通道必需取得相同的计数值，数据在比对时才有意义，也因此在不同测试通道之间，时间量测单元的同步架构就是个重要的议题。
【发明内容】
[0004] 本发明目的之一，在于提供一种半导体自动测试设备的时间量测模块及方法，其藉由在每一时间量测单元中设置同步电路，以同步每一时间量测单元时序的基准。
[0005]本发明目的之二，在于提供一种半导体自动测试设备的时间量测模块及方法，其藉由在量测待测物前同步重置该些时间量测单元，以同步每一时间量测单元时序的基准。
[0006]为了达到上述所指称的各目的与功效，本发明揭示了一种半导体自动测试设备的时间量测模块，时间量测模块包含多个时间量测单元，该些时间量测单元接收一参考频率与一重置讯号，而该些时间量测单元分别包含:一同步电路，用以依据参考频率与重置讯号产生一工作频率与一致能讯号；一参考计数器，电性连接于同步电路，参考计数器用以依据致能讯号开始计数，并依据工作频率产生一参考计数讯号；以及一量测电路，电性连接于同步电路与参考计数器，量测电路用以接收一外部待测讯号，并依据参考计数讯号处理外部待测讯号的时序。
本发明更揭示了一种半导体自动测试设备的时间量测方法，其步骤包含:提供一参考频率与一重置讯号至多个时间量测单元；依据该参考频率与该重置讯号同步产生一工作频率与一致能讯号；以及依据该致能讯号开始计数，并依据该工作频率产生一参考计数讯号；以及撷取一外部待测讯号，并依据该参考计数讯号处理该外部待测讯号的时序。实施本发明产生的有益效果是:本发明的半导体自动测试设备的时间量测模块包含多个时间量测单元，该些时间量测单元分别包含一同步电路、一参考计数器与一量测电路，其量测方法藉由在量测待测物前同步重置该些时间量测单元，并藉由该些同步电路以同时致能该些参考计数器，使该些时间量测单元时序的基准皆相同，以达到同步该些时间量测单元的目的。
【专利附图】
【附图说明】
[0007]图1:其为本发明的半导体自动测试设备的方块图；
[0008]图2:其为本发明的第一实施例的时间量测单元的方块图；
[0009]图3:其为本发明的第一实施例的时间量测单元的时序图；
[0010]图4:其为本发明的第一实施例的时间量测单元撷取外部待测讯号的时序图；
[0011]图5:其为本发明的第一实施例的时间量测模块的方块图；
[0012]图6:其为本发明的第一实施例的时间量测模块的时序图；
[0013]图7:其为本发明的第二实施例的时间量测模块的时序图；以及
[0014]图8:其为本发明的半导体自动测试设备的时间量测方法的流程图。
【图号对照说明】
[0015]
10半导体自动测试设备101 系统控制单元
1011 时序控制单元1013 数据处理单元
1015 数据传输接口20主机
30待测物CHi 测试通道
CH2 测试通道CHn 测试通道
CAP_1 撷取单元CAP_n 撷取单元
CCU_1 通道控制单元CCU_2 通道控制单元
CCU_n 通道控制单元CD_1 撷取讯号
CD_n 撷取讯号CE致能讯号
CE_1 致能讯号CE_n 致能讯号
DS_1 外部待测讯号DS_n 外部待测讯号
DT延迟时间10P_1 输入输出接口
10P.2 输入输出接口Ι0Ρ_η 输入输出接口
L0G_1 逻辑单元L0G_n 逻辑单元
MC_1 量测电路MC_n 量测电路
PLL 锁相回路PLL_1 锁相回路
PLL_n 锁相回路PLC 致能计数器
PLC_1 致能计数器PLC_n 致能计数器
PLT_1 锁相时间PLT_n 锁相时间
RC_1 参考计数器RC_n 参考计数器
RFS_1 参考计数讯号RFS_n 参考计数讯号
RFC 参考时脉RFR 重置讯号SC撷取时脉SC_1撷取时脉
SC_n撷取时脉SYC 同步电路
SYC_1同步电路SYC_n 同步电路
TMU_1时间量测单元TMU_2时间量测单元
TMU_n时间量测单元WC工作时脉
WC_1工作时脉WC_n工作时脉
【具体实施方式】
为了使本发明的结构特征及所达成的功效有更进一步的了解与认识，特用较佳的实施例及配合详细的说明，说明如下:
[0016]请参阅图1，其为本发明的半导体自动测试设备的方块图。如图所示，本发明的半导体自动测试设备10包含一统控制单元101与多个测试通道CHp CH2-CHntj系统控制单元101包含一时序控制单元1011、一数据处理单元1013与一数据传输接口 1015，而该些测试通道CH1XH2~CHn分别包含一通道控制单元CCU_l、CCU_2-CCU_n、一时间量测单元TMU_1、TMU_2-TMU_n与一输入输出接口 10P_1、10P_2_10P_n。系统控制单元101透过数据传输接口 1015而连接一主机20，系统控制单元101的时序控制单元1011用以依据主机20所下的指令而控制该些通道控制单元CCU_1、CCU_2-CCU_n,以分别使该些通道控制单元CCU_1、CCU_2-CCU_n提供用以致能该些时间量测单元TMU_1、TMU_2_TMU_n的参考时脉与重置讯号，以使该些时间量测单元TMU_l、TMU_2-TMU_n透过该些输入输出接口 10P_1、10P_2_10P_η分别量测待测物30产生的多个外部待测讯号DS_1、DS_2-DS_n的时序。数据处理单元1013则用以处理该些测试通道CHp CH2-CHn所量测到的数据后，透过数据传输接口 1015传送至主机20。
[0017]基于上述，该些时间量测单元TMU_1、TMU_2-TMU_n用以量测待测物30产生的该些外部待测讯号DS_1、DS_2-DS_n的时序，例如测量两个事件发生之间的间隔时间或计算事件发生的个数，如待测物30的时脉/周期、传输延迟、建立/保持时间、上升时间、下降时间及工作周期等，并将所量测到的时序传送至主机20，主机20则比较不同测试通道间的时序，以得知不同测试通道间的差异。因此，不同测试通道的时间量测单元TMU_1、TMU_2-TMU_η在时序的基准上必须要同步，否则所量测到不同测试通道间的差异则会不准确。
[0018] 请一并参阅图2，其为本发明的第一实施例的时间量测单元的方块图。由于时间量测模块的该些时间量测单元TMU_1、TMU_2-TMU_n的架构、原理相同，所以在此仅以时间量测单元TMU_1做说明。如图所示，时间量测单元TMU_1包含一同步电路SYC_1、一参考计数器RC_1以及一量测电路MC_1。同步电路SYC_1接收通道控制单元CCU_1输出的一参考时脉RFC与一重置讯号RFR，并依据参考时脉RFC与重置讯号RFR产生一工作时脉WC_1、一致能讯号CE_1与一撷取时脉SC_1。参考计数器RC_1电性连接于同步电路SYC_1，并用以依据致能讯号CE_1而开始对工作时脉WC_1进行计数，以产生一参考计数讯号RFS_1，参考计数讯号RFS_1对应工作时脉WC_1。量测电路MC_1电性连接于同步电路SYC_1与参考计数器RC_1，量测电路MC_1依据工作时脉WC_1运作，并用以接收经由输入输出接口 10P_1输出的外部待测讯号DS_1，以依据参考计数讯号RFS_1记录外部待测讯号DS_1的时序。
[0019]此外，同步电路SYC_1包含一锁相回路PLL_1与一致能计数器PLC_1。锁相回路PLL_1用以依据参考时脉RFC的相位产生工作时脉WC_1，且锁相回路PLL_1更依据参考时脉RFC而产生撷取时脉SC_1，其中撷取时脉SC_1的时脉大于工作时脉WC_1的时脉。致能计数器PLC_1用以依据重置讯号RFR开始进行计数参考时脉RFC，并计数一延迟时间后产生致能讯号CE_1。下面会针对致能计数器PLC_1为何计数一延迟时间后产生致能讯号CE_1进行说明，于此就不先说明。
[0020]量测电路MC_1包含一撷取单元CAP_1与一逻辑单元L0G_1。撷取单元CAP_1依据工作时脉WC_1运作，并用以依据截取时脉SC_1撷取外部待测讯号DS_1，而产生一撷取讯号CD_1。逻辑单元L0G_1电性连接于撷取单元CAP_1与参考计数器RC_1，并依据工作时脉WC_1运作，且以参考计数讯号RFS_1为时序的基准记录撷取讯号CD_1的时序，并将记录的数据经由数据传输接口 1015传送至主机20。
[0021]请一并参阅图3，其为本发明的第一实施例的时间量测单元的时序图。如图所示，于起始时间时致能计数器PLC_1、锁相回路PLL_1、参考计数器RC_1、逻辑单元L0G_1与撷取单元CAP_1皆依据重置讯号RFR而进行重置。重置完后，致能计数器PLC_1开始对参考时脉RFC进行计数，并经一延迟时间DT后产生致能讯号CE_1。同时锁相回路PLL_1对参考时脉RFC进行锁相，并经过一锁相时间PLT_1后产生工作时脉WC_1。当参考计数器RC_1接收到致能讯号CE_1与工作时脉WC_1后，依据致能讯号CE_1而开始对工作时脉WC_1进行计数，以产生参考计数讯号RFS_1。
[0022]此外，请一并参阅图4，其为本发明的第一实施例的时间量测单元撷取外部待测讯号的时序图。如图所示，经重置讯号RFR重置后,锁相回路PLL_1更依据参考时脉RFC产生时脉高于工作时脉WC_1的截取时脉SC_1，当撷取单元CAP_1接收到工作时脉WC_1与截取时脉SC_1后，撷取单元CAP_1开始运作，并依据截取时脉SC_1撷取外部待测讯号DS_1，当外部待测讯号DS_1有上升或下降变化时，则撷取单元CAP_1依据截取时脉SC_1而产生对应发生变化时间的撷取讯号CD_1。而当逻辑单元L0G_1接收到工作时脉WC_1与参考计数讯号RFS_1时，逻辑单元L0G_1开始运作，并以参考计数讯号RFS_1作为时序的基准，记录外部待测讯号DS_1发生变化的时序，并将所记录的数据传送至主机20。
[0023]请一并参阅图5、图6,图5为本发明的第一实施例的时间量测模块的方块图，图6为本发明的第一实施例的时间量测模块的时序图。如图所示，在此仅以时间量测单元TMU_1与TMU_n作代表说明各通道时间量测单元TMU_l-TMU_n的同步方式，而由于时间量测单元TMU_n的架构与时间量测单元TMU_1相同，所以在此不再赘述。
[0024]如图所示，该些时间量测单元TMU_l_TMU_n透过各测试通道的该些通道控制单元CCU_l-CCU_n接收相同的参考时脉RFC与重置讯号RFR，但由于每一锁相回路PLL_l_PLL_n的锁相时间PLT_l-PLT_n会有差异，所以该些锁相回路PLL_l_PLL_n接收到参考时脉RFC后产生工作时脉WC_l-WC_n的时间亦会不同，因此本发明将每一致能计数器PLC_1-PLC_η皆设定为计数相同的延迟时间DT，并将此延迟时间DT设定等于或大于该些锁相回路PLL_l-PLL_n中最长的锁相时间。
[0025]换句话说，本发明的该些致能计数器PLC_l_PLC_n必定会在该些锁相回路PLL_l-PLL_n皆产生工作时脉WC_l_WC_n与撷取时脉SC_n后，才产生致能讯号CE_1_CE_η,使该些参考计数器RC_l-RC_n分别同时依据工作时脉WC_l_WC_n产生相同时序的参考计数讯号RFS_l-RFS_n，并使撷取单元CAP_l_CAP_n分别同时依据工作时脉WC_1_WC_η与撷取时脉SC_l-SC_n撷取外部待测讯号DS_l_DS_n，且输出撷取讯号CD_l_CD_n至逻辑单元LOG_l-LOG_n，则逻辑单元LOG_l_LOG_n分别同时依据相同时序的参考计数讯号RFS_l-RFS_n作为时序的基准记录外部待测序号DS_l_DS_n发生变化的时间，并将所记录的数据传送至主机20，以达到该些时间量测单元TMU_l-TMU_n皆同步的目的。
[0026]此外，请参阅图7，其为本发明的第二实施例的时间量测模块的方块图。本实施例与第一实施例的差异在于，将该些时间量测单元TMU_ 1-TMU_n中的该些同步电路SYC_l-SYC_n移除，且该些时间量测单元TMU_l-TMU_n共享同一个同步电路，而其余电路架构、原理皆相同于第一实施例，因此不再赘述。
[0027]如图所示，本实施例的时间量测模块包含一同步电路SYC，同步电路SYC包含一锁相回路PLL与一致能计数器PLC。锁相回路PLL用于提供一撷取时脉SC至该些撷取单元CAP_l-CAP_n，与提供一工作时脉WC至该些参考计数器RC_l_RC_n、该些逻辑单元L0G_l-L0G_n与该些撷取单元CAP_l_CAP_n。致能计数器PLC用于提供一致能讯号CE至该些参考计数器RC_l-RC_n。
[0028]基于上述，由于该些时间量测单元TMU_l_TMU_n共享同一个同步电路SYC，并接收同一个工作时脉WC、撷取时脉SC与致能讯号CE，因此亦可达到同步的功效，而电路的工作原理相同于第一实施例，所以不再赘述。
[0029]请一并参阅图8，其为本发明的半导体自动测试设备的时间量测方法的流程图。如图所示，首先，执行步骤S10，提供参考讯号RFC与重置讯号RFR至多个时间量测单元TMU_l-TMU_n。接着执行步骤S20，该些同步电路SYC_l_SYC_n依据重置讯号RFR开始对参考讯号RFC进行计数一延迟时间DT后，产生致能讯号CE_l-CE_n，并锁定参考讯号RFC的相位以产生工作时脉WC_l-WC_n与撷取时脉SC_l-SC_n。
[0030]接着执行步骤S30，该些参考计数器RC_l-RC_n依据致能讯号CE_l_CE_n开始对工作时脉WC_l-WC_n进行计数，以产生对应工作时脉WC_l-WC_n的参考计数讯号RFS_1_RFS_η。接着执行步骤S40，量测电路MC_l-MC_n依据工作时脉WC_l_WC_n而运作，并依据撷取时脉SC_l-SC_n撷取外部待测讯号DS_l-DS_n，而产生撷取讯号CD_l_CD_n，且以参考计数讯号RFS_l-RFS_n作为时序的基准记录撷取讯号CD_l_CD_n的时序，并将所记录的数据传送至主机20，换句话说，量测电路MC_l-MC_n依据工作时脉WC_l_WC_n运作，并以依据参考计数讯号RFS_l-RFS_n记录外部待测讯号DS_l_DS_n的时序。
[0031]基于上述，本发明藉由在量测待测物前同步传送重置讯号RFR至该些时间量测单元TMU_l-TMU_n，以重置该些时间量测单元TMU_l_TMU_n，并该些同步电路SYC_l_SYC_n依据重置讯号RFR同时对参考讯号RFC进行计数，以同步每一时间量测单元(TMU_l-TMU_n)的时序的基准。
[0032]综上所述，本发明的半导体自动测试设备的时间量测模块包含多个时间量测单元，该些时间量测单元分别包含一同步电路、一参考计数器与一量测电路，其量测方法藉由在量测待测物前同步重置该些时间量测单元，并藉由该些同步电路以同时致能该些参考计数器，使该些时间量测单元时序的基准皆相同，以达到同步该些时间量测单元的目的。
上文仅为本发明的较佳实施例而已，并非用来限定本发明实施的范围，凡依本发明权利要求范围所述的形状、构造、特征及精神所为的均等变化与修饰，均应包括于本发明的权利要求范围内。
【权利要求】
1.一种半导体自动测试设备的时间量测模块，其特征在于，该时间量测模块包含多个时间量测单元，该些时间量测单元接收一参考时脉与一重置讯号，而该些时间量测单元分别包含: 一同步电路，用以依据该参考时脉与该重置讯号产生一工作时脉与一致能讯号； 一参考计数器，电性连接于该同步电路，该参考计数器用以依据该致能讯号开始计数，并依据该工作时脉产生一参考计数讯号；以及 一量测电路，电性连接于该同步电路与该参考计数器，该量测电路用以接收一外部待测讯号，并依据该参考计数讯号处理该外部待测讯号的时序。
2.如权利要求1所述的时间量测模块，其特征在于，其中该同步电路包含: 一锁相回路，用以依据该参考时脉的相位产生该工作时脉；以及 一致能计数器，用以依据该重置讯号开始计数，并依据该参考时脉而计数一延迟时间后产生该致能讯号。
3.如权利要求2所述的时间量测模块，其特征在于，其中该延迟时间等于或大于该锁相回路的一锁相时间。
4.如权利要求1所述的时间量测模块，其特征在于，其中该量测电路包含: 一撷取单元，用以依据一截取时脉与该工作时脉撷取该外部待测讯号，而产生一撷取讯号；以及 一逻辑单元，电性连接于该撷取单元，该逻辑单元用以依据该参考计数讯号处理该撷取讯号的时序。
5.如权利要求4所述的时间量测模块，其特征在于，其中该同步电路依据该参考时脉产生该撷取时脉，且该撷取时脉的时脉大于该工作时脉的时脉。
6.一种半导体自动测试设备的时间量测方法，其特征在于，其步骤包含: 提供一参考时脉与一重置讯号至多个时间量测单元； 依据该参考时脉与该重置讯号同步产生一工作时脉与一致能讯号；以及 依据该致能讯号开始计数，并依据该工作时脉产生一参考计数讯号；以及撷取一外部待测讯号，并依据该参考计数讯号处理该外部待测讯号的时序。
7.如权利要求6所述的时间量测方法，其特征在于，其中于依据该参考时脉与该重置讯号产生一工作时脉与一致能讯号的步骤中包含: 锁定该参考时脉的相位而产生该工作时脉；以及 依据该重置讯号开始计数，并依据该参考时脉而计数一延迟时间后产生该致能讯号。
8.如权利要求7所述的时间量测方法，其特征在于，其中该延迟时间等于或大于锁定该参考时脉的相位的一锁相时间。
9.如权利要求6所述的时间量测方法，其特征在于，其中每一该时间量测单元撷取该外部待测讯号，而产生一撷取讯号，并依据该工作时脉运作，且依据该参考计数讯号而处理该撷取讯号的时序。
10.如权利要求9所述的时间量测方法，其特征在于，更包含: 产生一撷取时脉并提供至每一该时间量测单元，以依据该撷取时脉撷取该外部待测讯号，而产生该撷取讯号。
【文档编号】G01R31/26GK104076263SQ201310116571
【公开日】2014年10月1日 申请日期:2013年3月28日 优先权日:2013年3月28日
【发明者】朱庆华, 林士闻 申请人:致茂电子(苏州)有限公司