一种弱短路故障测试电路及其测试方法与流程

文档序号:12456276阅读:477来源:国知局
一种弱短路故障测试电路及其测试方法与流程

本发明涉及集成电路技术领域,尤其涉及一种弱短路故障测试电路及其测试方法。



背景技术:

基于TSV(Through Silicon Vias,硅通孔)的三维集成电路充分利用了芯片的第三个维度,将多个裸片(Die)通过TSV进行垂直互连,这不仅缩短了互连线长度,降低了互连功耗,而且提升了芯片集成密度,是集成电路发展的必然趋势。而TSV作为多个裸片之间的信号传输通道,其可靠性直接影响了整个芯片的良品率。但由于目前TSV制备工艺尚不成熟,在芯片制造过程中衬底减薄带来的应力,TSV填充不足,绝缘层生长瑕疵和芯片堆叠时发生错位等都会引起TSV不同程度的缺陷,而这些缺陷导致的电路故障主要为短路故障和开路故障。对于开路故障的测试主要涉及到信号是否能正常传输,其测试比较简单,而对于短路故障的测试不仅涉及到信号是否能正常传输,还应该考虑其引起的漏流功耗问题,这里将考虑漏流功耗的短路故障称为弱短路故障。

关于TSV测试,可以分为绑定前TSV测试(Pre-bond TSV Testing)和绑定后TSV测试(Post-bond TSV Tesing)。绑定前TSV测试为裸片(Die)堆叠之前的测试,此时,TSV的一端在裸片内部,且与内部器件相连,而另一端裸露在裸片外,不与任何东西相接。绑定前TSV测试也就是无疵内核测试(Known Good Die,KGD),其目的是去除有问题的裸片,从而降低由于TSV制造带来的成品率下降。目前关于绑定前TSV短路故障测试的方法主要有两种,一种是通过探针卡与TSV相连接,然后打入激励进行短路故障测试,该方法主要适用于放置规整的阵列式TSV,且既需要芯片内部插入特定的测试电路,又需要芯片外部有特殊的测量仪器,测试开销较大。另一种是通过在芯片内部嵌入相应的测试电路,实现自测试,然后将自测试结果通过扫描链扫描输出,这种方法测试结构简单,测试开销小。通过电压比较的方式对绑定前TSV短路故障进行测试,这种方式的不足在于,对于弱短路故障引起的漏流功耗问题没法探测,且该电路为数模混合结构,易受外界的干扰。针对电压比较方式的不足,借鉴I/O漏电流测试的思想提出了一种基于可编程延迟线的TSV漏电流测试方法,该方法首先对TSV节点充电,然后使之浮空,这时,收集在TSV上的电荷通过TSV与衬底之间的短路电阻开始泄漏,最后通过控制采样时间来判定漏流等级,即TSV短路程度,通过可编程延迟线产生不同的采样时间来实现宽范围的漏电流测试,其漏流测试阈值(Leakage Test Threshold,LTT)范围为0.125μA-16μA。这种通过漏流大小判断TSV是否存在短路故障的方法,虽然解决了通过电压比较发觉不到的漏流功耗问题,但其测试电路面积较大,尤其是可编程延迟线所占的面积。此外,延迟线的精度也直接影响了漏流测试分辨率。

绑定后TSV测试就是在裸片堆叠之后的测试,对于TSV的测试而言,裸片堆叠之后的无疵堆叠测试(Known Good Stack,KGS)、封装后的最终测试(Final Test)和芯片使用时的内建自测试都认为是绑定后TSV测试。在芯片绑定、芯片运输和芯片使用过程中,由于绑定应力过大使侧壁绝缘层开裂、Bump未对准、芯片碰撞使得侧壁绝缘层开裂和绝缘层老化等都可能引起TSV短路故障。对于无疵堆叠测试,具体实施是通过探针与专用衬垫(Pad)接触,接收JTAG接口输出的诊断信息,然后将该信息传送给外部设备。而对于最终测试和芯片使用时的内建自测试,在芯片复位后,内部自测试电路开始工作,测试结果被直接传递到TSV冗余修复电路,进行冗余替换,实现对TSV的修复。而通过电压比较的方式对绑定后TSV短路故障进行测试,具体实现是,当TSV存在短路故障时,会引起漏电流,该漏电流可以通过电阻分压的方式将其转换成电压,然后将转换后的电压与预设的参考电压进行比较,最终诊断出是否存在短路故障。该方方法的优点在于同时可以检测开路和短路故障,但其不足在于,最小漏流测试阈值为100uA,也就是说,当短路缺陷引起的漏电流小于100μA时,该方法诊断为不存在短路故障,在最坏情况下,一个TSV引起的漏电流为100μA(为无短路故障TSV),那么104个TSV引起的漏电流就为1A,假设电源电压为1V,那么仅仅TSV带来的漏流功耗就达到了1W,而实际上一颗嵌入式DSP芯片的功耗才200mW左右,很显然这种测试结构不具有实用性。



技术实现要素:

本发明的目的在于解决现有技术中TSV短路故障测试技术的不足,现有技术中绑定前的测试电路面积大。为解决上述问题,本发明实施例提供了一种弱短路故障测试方法,使用一种测试方法解决现有技术中绑定前和绑定后各自存在的技术问题。

有鉴于此,本发明提供一种硅通孔弱短路故障测试电路,可包括:

测试单元101、计数器102、扫描输出寄存器103和控制器105,所述测试单元101的信号输出端与所述计数器102的信号输入端连接,所述计数器102的信号输出端与所述扫描输出寄存器103的信号输入端连接,所述控制器105的功能控制端分别与对应的所述测试单元101的控制端、所述计数器102的控制端、所述扫描输出寄存器103的控制端连接,

所述控制器105用于控制所述电路复位、初始化、等待和采样,得到高电平脉冲信号,并将所述高电平脉冲信号传输至所述测试单元101,还用于控制所述测试单元101、所述计数器102和所述扫描输出寄存器103之间的信号传输和工作,

所述测试单元101用于接收由所述控制器105得到的所述高电平脉冲信号并对所述高电平脉冲信号测试得到连续脉冲信号并将所述连续脉冲信号经所述控制器105控制传输至所述计数器102的信号输入端,

所述计数器102用于接收所述连续脉冲信号并对所述连续脉冲信号处理得到所述电路测试结果并将所述电路测试结果经所述控制器105控制传输至所述扫描输出寄存器103的信号输入端,

所述扫描输出寄存器103用于接收所述电路测试结果并将所述电路测试结果经所述控制器105控制扫描输出至外部设备。

本发明还提供一种应用所述硅通孔弱短路故障测试电路的测试方法,其中,所述方法包括:

控制器105控制复位、初始化、等待和采样,得到高电平脉冲信号,并将所述高电平脉冲信号传输至所述测试单元101;

测试单元101接收由所述控制器105得到的所述高电平脉冲信号并对所述高电平脉冲信号测试得到连续脉冲信号并将所述连续脉冲信号经所述控制器105控制传输至计数器102的信号输入端;

所述计数器102接收所述连续脉冲信号并对所述连续脉冲信号处理得到所述电路测试结果并将所述电路测试结果经所述控制器105控制传输至扫描输出寄存器103的信号输入端;

所述扫描输出寄存器103接收所述电路测试结果并将所述电路测试结果经所述控制器105控制扫描输出至外部设备。

从以上技术方案可以看出,本发明实施例具有以下优点:

本发明实施例中,针对现有技术中TSV短路故障测试技术中绑定前的测试电路面积大这一问题提供了一种硅通孔弱短路故障测试电路及应用所述电路的测试方法,该电路通过与堆叠的两层裸片的其中一层裸片连接,另一端悬空,对绑定前TSV测试,面积开销小,测试漏流范围大,解决了现有技术中TSV短路故障测试不足的问题,且本发明提供的硅通孔弱短路故障测试电路采用纯数字电路,内部单元可采用标准单元库,无需定制版图,对工艺节点的变迁没有任何约束。

【附图说明】

为了更清楚地说明本发明实施例的技术方案,下面将对实施例中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动性的前提下,还可以根据这些附图获得其它的附图。

图1a为本发明实施例1的一种硅通孔弱短路故障测试电路结构图;

图1b为本发明实施例2的一种硅通孔弱短路故障测试电路结构图;

图2为本发明实施例2的一种两层裸片堆叠硅通孔弱短路故障测试电路图;

图3为本发明实施例3的一种应用所述硅通孔弱短路故障测试电路的测试方法流程图;

图4为本发明实施例3的一种在所述电路为绑定前模式下的测试电路图;

图5为本发明实施例3的一种在所述电路为绑定后模式下的测试电路图;

图6为本发明实施例3的所述硅通孔对地短路和对电源短路测试电路原理图及波形图

图7为本发明实施例3的一种应用所述电路的测试方法在绑定前和绑定后模式下的测试流程图。

【具体实施方式】

本发明实施例提供了一种硅通孔弱短路故障测试电路,能够解决现有技术中TSV短路故障测试技术中绑定前的测试电路面积大这一问题。

为了使本技术领域的人员更好地理解本发明方案,下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本发明一部分的实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都应当属于本发明保护的范围。

请参阅图1a,为本发明提供的一种硅通孔弱短路故障测试电路实施例1的结构图,本实施例中一种硅通孔弱短路故障测试电路具体可以包括:

测试单元101、计数器102、扫描输出寄存器103和控制器105,所述测试单元101的信号输出端与所述计数器102的信号输入端连接,所述计数器102的信号输出端与所述扫描输出寄存器103的信号输入端连接,所述控制器105的功能控制端分别与对应的所述测试单元101的控制端、所述计数器102的控制端、所述扫描输出寄存器103的控制端连接,

所述控制器105用于控制所述电路复位、初始化、等待和采样,得到高电平脉冲信号,并将所述高电平脉冲信号传输至所述测试单元101,还用于控制所述测试单元101、所述计数器102和所述扫描输出寄存器103之间的信号传输和工作,

所述测试单元101用于接收由所述控制器105得到的所述高电平脉冲信号并对所述高电平脉冲信号测试得到连续脉冲信号并将所述连续脉冲信号经所述控制器105控制传输至所述计数器102的信号输入端,

所述计数器102用于接收所述连续脉冲信号并对所述连续脉冲信号处理得到所述电路测试结果并将所述电路测试结果经所述控制器105控制传输至所述扫描输出寄存器103的信号输入端,

所述扫描输出寄存器103用于接收所述电路测试结果并将所述电路测试结果经所述控制器105控制扫描输出至外部设备。

为了更清楚的理解这种硅通孔弱短路故障测试电路,下面结合附图1a详细描述实施例1中的一种硅通孔弱短路故障测试电路。

由图1a可知,本发明提供的一种硅通孔弱短路故障测试电路具体可包括:测试单元101、计数器102、扫描输出寄存器103和控制器105,其中所述测试单元101的信号输出端与所述计数器102的信号输入端连接,这里可以理解的是,所述测试单元101实现其功能会有很多信号端口,所述计数器102同理也是实现其功能会有很多信号端口,此处为所述测试单元101的信号输出端与所述计数器102的信号输入端连接,所述计数器102的信号输出端与所述扫描输出寄存器103的信号输入端连接,此处可以理解的是,所述扫描输出寄存器103实现其功能会有很多端口,此处为所述计数器102的信号输出端与所述扫描输出寄存器103的信号输入端连接,所述控制器105的功能控制端分别与对应的所述测试单元101的控制端、所述计数器102的控制端、所述扫描输出寄存器103的控制端连接,此处可以理解的是,所述控制器105实现其功能会有很短端口,例如,此处实现其控制功能则每一项控制功能都会有一项功能控制端,如控制所述测试单元101的控制端,控制所述计数器102的控制端,控制所述扫描输出寄存器103的控制端,另外,所述测试单元101、所述计数器102、所述扫描输出寄存器103上也分别存有与所述控制器105连接的功能控制端,因此此处为所述控制器105的功能控制端分别与所述测试单元101的控制端、所述计数器102的控制端、所述扫描输出寄存器103的控制端连接。

所述控制器105用于控制所述电路复位、初始化、等待和采样,得到高电平脉冲信号,并将所述高电平脉冲信号传输至所述测试单元(101),还用于控制所述测试单元101、所述计数器102和所述扫描输出寄存器103之间的信号传输和工作,具体的,所述控制器105用于控制所述电路启动复位、初始化以及初始化完成后的等待和采样,采样结束得到高电平脉冲信号,并将得到的所述高电平脉冲信号传输至所述测试单元101,在所述电路测试工作时,所述控制器105还用于控制所述测试单元101、所述计数器102和所述扫描输出寄存器103之间的信号传输和工作。

所述测试单元101用于接收由所述控制器105得到的所述高电平脉冲信号并对所述高电平脉冲信号测试得到连续脉冲信号并将所述连续脉冲信号经所述控制器105控制传输至所述计数器102的信号输入端,具体的,所述测试单元101用于接收由所述控制器105得到并传输过来的所述高电平脉冲信号,所述测试单元101对所述高电平脉冲信号测试得到连续脉冲信号,并将得到的所述连续脉冲信号经所述控制器105控制传输至所述计数器102的信号输入端。

所述计数器102用于接收所述连续脉冲信号并对所述连续脉冲信号处理得到所述电路测试结果并将所述电路测试结果经所述控制器105控制传输至所述扫描输出寄存器103的信号输入端,具体的,所述计数器102用于接收由所述测试单元101得到的并传输过来的所述连续脉冲信号,并对所述连续脉冲信号进行处理得到所述电路的测试结果,最后将所述电路测试结果经过所述控制器105控制由所述计数器102的信号输出端传输至所述扫描输出寄存器103的信号输入端。

所述扫描输出寄存器103用于接收所述电路测试结果并将所述电路测试结果经所述控制器105控制扫描输出至外部设备,具体的,所述扫描输出寄存器103用于接收由所述计数器102得到并传输过来的所述电路测试结果,对所述电路测试结果扫描并通过所述控制器105控制输出至所述外部设备。

本发明实施例中,针对现有技术中TSV短路故障测试技术中绑定前的测试电路面积大这一问题提供了一种硅通孔弱短路故障测试电路,该电路通过与堆叠的两层裸片的其中一层裸片连接,另一端悬空,对绑定前TSV测试,面积开销小,测试漏流范围大,解决了现有技术中TSV短路故障测试不足的问题,且本发明提供的硅通孔弱短路故障测试电路采用纯数字电路,内部单元可采用标准单元库,无需定制版图,对工艺节点的变迁没有任何约束。

为了便于对本发明提供的一种硅通孔弱短路故障测试电路的有益效果有一个更直观的理解,本发明还提供了实施例2,参考附图2所示,以两层裸片堆叠,所述硅通孔对地短路为例,图2中的裸片1和裸片2之间通过所述硅通孔互连,其中所述硅通孔和测试部分1在同一裸片内,一种硅通孔弱短路故障测试电路具体可以包括:

测试单元101、计数器102、扫描输出寄存器103和控制器105,所述测试单元101的信号输出端与所述计数器102的信号输入端连接,所述计数器102的信号输出端与所述扫描输出寄存器103的信号输入端连接,所述控制器105的功能控制端分别与对应的所述测试单元101的控制端、所述计数器102的控制端、所述扫描输出寄存器103的控制端连接,

具体的,由图2可以看出,所述一种硅通孔弱短路故障测试电路包括测试单元101、计数器102、扫描输出寄存器103和控制器105,以图2中的线路连接为例,所述测试单元101的信号输出端与所述计数器102的信号输入端连接,这里可以理解的是,所述测试单元101实现其功能会有很多信号端口,由图2中也可以看出,所述测试单元101除了有与所述计数器102连接的信号输出端口外还有其他端口,如与所述控制器105连接的控制端口,此外由图2中还可以看出,所述测试单元101中可以包括多个测试模块,所述计数器102同理也是实现其功能会有很多信号端口,同样由图2可以看出,所述计数器102除了有与所述测试单元101连接的信号输入端口外,还有其他端口,如与所述控制器105连接的控制端口,另外,所述计数器102中也可以包括多个计数器,所述计数器102可以优选为6位计数器,所述测试单元101的信号输出端与所述计数器102的信号输入端连接。

所述控制器105用于控制所述电路复位、初始化、等待和采样,得到高电平脉冲信号,并将所述高电平脉冲信号传输至所述测试单元(101),还用于控制所述测试单元101、所述计数器102和所述扫描输出寄存器103之间的信号传输和工作,

具体的,由图2所示,所述控制器105用于控制所述电路的复位、初始化、等待和采样,采样结束后得到高电平脉冲信号后,将所述高电平脉冲信号传输至图2中所示的所述测试单元101,在所述电路进行测试工作时,所述控制器105还用于控制图2中所示的所述测试单元101、所述计数器102和所述扫描输出寄存器103之间的信号传输和工作。

所述测试单元101用于接收由所述控制器105得到的所述高电平脉冲信号并对所述高电平脉冲信号测试得到连续脉冲信号并将所述连续脉冲信号经所述控制器105控制传输至所述计数器102的信号输入端,

具体的,由图2所示,所述测试单元101用于接收由所述控制器105得到并传输过来的所述高电平脉冲信号,所述测试单元101接收到所述高电平脉冲信号后对所述高电平脉冲信号测试得到连续脉冲信号,并将得到的所述连续脉冲信号在所述控制器105控制下传输至所述计数器102的信号输入端,这里可以由图2看出,所述测试单元101到所述计数器102传输的信号方向为图2中所示测试单元101到所述计数器102的箭头指示方向。

所述计数器102用于接收所述连续脉冲信号并对所述连续脉冲信号处理得到所述电路测试结果并将所述电路测试结果经所述控制器105控制传输至所述扫描输出寄存器103的信号输入端,

具体的,由图2所示,所述计数器102用于接收所述连续脉冲信号,所述计数器102对接收到的所述连续脉冲信号处理得到所述电路测试结果,并将所述电路测试结果在所述控制器105的控制下传输至所述扫描输出寄存器103的信号输入端,所述计数器102到所述扫描输出寄存器103的信号传输方向为图2中所示所述计数器102到所述扫描输出寄存器103的箭头指示方向。

所述扫描输出寄存器103用于接收所述电路测试结果并将所述电路测试结果经所述控制器105控制扫描输出至外部设备。

具体的,由图2中所示,所述扫描输出寄存器103用于接收所述电路测试结果并将接收到的所述电路测试结果在所述控制器105的控制下扫描输出至与所述外部设备连接的电路,然后由与所述外部设备连接的电路将所述电路测试结果传输至外部设备。优选的,这里所述的与所述外部设备连接的电路如图2所示,可以为冗余修复电路,也可以为JTAG电路。

需要说明的是,由图2所示可知,所述电路还可以包括传输单元104和控制单元106,其中所述传输单元104是通过所述硅通孔与所述测试单元101的功能端进行连接的,可以结合附图1b所示,此处连接由图2也可以看出,所述传输单元104还通过所述控制信号单元106与所述控制器105的功能控制端进行连接,此处连接也可以由图2看出,所述传输单元104用于隔离有害负载,所述控制单元106则用于传输所述控制器105到所述传输单元104的控制信号。

还需要说明的是,在图2所示的所述电路中,当所述电路只执行绑定前测试工作时,则不需要所述传输单元104和所述控制单元106的参与,即与所述测试单元101连接的所述硅通孔的右端可以是悬空的,且所述测试单元101、所述计数器102以及所述扫描输出寄存器103通常在会在同一裸片上,即如果所述电路是在绑定前模式下工作时,所述硅通孔一端与在同一裸片上的所述电路连接,另一端处于悬空状态。在绑定前模式时,如附图1a所述结构图,所述电路的测试电路结果通常是通过所述扫描输出寄存器103输出至与所述外部设备连接的JTAG电路中的。而当所述电路在绑定后模式下,如附图1b所示结构图,执行测试工作时,则所述电路是包括所述传输单元104和所述控制单元106的,即所述硅通孔的另一端不是悬空状态,而是与所述传输单元104连接的,所述控制信号单元106则是用于连接所述控制器105的功能控制端与所述传输单元104的控制信号输入端的。所述绑定后模式下的所述电路测试由于增加了所述传输单元104则能够更好的隔离有害负载,提高测试的准确度。且所述电路在所述绑定后模式下工作时,所述电路测试结果通过所述扫描输出寄存器103输出至与所述外部设备连接的冗余修复电路。优选的,图2中所述的传输单元104是使用了两个传输门并联,这样可以提高信号传输的可靠性。这里可以理解的是,所述传输单元104中的所述传输门不限于使用两个,可以使用多个或使用一个。

另外,所述电路在进行测试工作时,是可以有模式设置的,所以如果是执行绑定前测试,则要现将所述电路设置为绑定前模式,如附图1a所示电路结构图,如果是执行绑定后测试,如附图1b所示电路结构图,则要将所述电路设置为绑定后模式。

本发明实施例中,针对现有技术中TSV短路故障测试技术中绑定前的测试电路面积大这一问题提供了一种硅通孔弱短路故障测试电路,该电路通过与堆叠的两层裸片的其中一层裸片连接,另一端悬空,对绑定前TSV测试,面积开销小,测试漏流范围大,解决了现有技术中TSV短路故障测试不足的问题,且本发明提供的硅通孔弱短路故障测试电路采用纯数字电路,内部单元可采用标准单元库,无需定制版图,对工艺节点的变迁没有任何约束。另外,本发明实施例中可以看出,本发明提出的方案还可以用于绑定后弱短路故障测试,因此本发明提供的一种弱短路故障测试电路不仅适用于绑定前还可以适用于绑定后,相比现有电路提高了实用性。

本发明还提供了一种应用所述硅通孔弱短路故障测试电路的测试方法,以两层裸片堆叠,所述硅通孔对地短路为例,其中,所述方法包括:

控制器105控制复位、初始化、等待和采样,得到高电平脉冲信号,并将所述高电平脉冲信号传输至所述测试单元101;

测试单元101接收由所述控制器105得到的所述高电平脉冲信号并对所述高电平脉冲信号测试得到连续脉冲信号并将所述连续脉冲信号经所述控制器105控制传输至计数器102的信号输入端;

所述计数器102接收所述连续脉冲信号并对所述连续脉冲信号处理得到所述电路测试结果并将所述电路测试结果经所述控制器105控制传输至扫描输出寄存器103的信号输入端;

所述扫描输出寄存器103接收所述电路测试结果并将所述电路测试结果经所述控制器105控制扫描输出至外部设备。

具体的,所示控制器105控制所述电路上电复位、初始化、等待和采样,所述采样结束后,所述控制器105得到高电平脉冲信号,所述控制器将所述高电平脉冲信号传输至与其连接的所述测试单元101的信号输入端,所述测试单元101的信号输入端接收到由所述控制器105得到并传输过来的所述高电平脉冲信号后,对所述高电平脉冲信号测试得到连续脉冲信号,并将所述连续脉冲信号在所述控制器105的控制下传输至所述计数器102的信号输入端,所述计数器102接收到所述连续脉冲信号后对所述连续脉冲信号处理得到所述电路测试结果并将所述电路测试结果在所述控制器105的控制下传输至所述扫描输出寄存器103的信号输入端,所述扫描输出寄存器103在接收到所述电路测试结果后将所述电路测试结果在所述控制器105的控制下传输至扫描器并输出至外部设备中。

本发明提供的一种应用所述硅通孔弱短路故障测试电路的测试方法,通过所述硅通孔弱短路故障测试电路对堆叠的两层裸片进行测试,测试漏流范围大,解决了现有技术中TSV短路故障测试不足的问题。

本发明提供了一种应用所述硅通孔弱短路故障测试电路的测试方法的实施例3,结合附图3对所述方法进行详细描述。由附图3所示,所述方法包括:

S301、控制器105控制复位、初始化、等待和采样,得到高电平脉冲信号,并将所述高电平脉冲信号传输至所述测试单元101;

S302、测试单元101接收由所述控制器105得到的所述高电平脉冲信号并对所述高电平脉冲信号测试得到连续脉冲信号并将所述连续脉冲信号经所述控制器105控制传输至计数器102的信号输入端;

S303、所述计数器102接收所述连续脉冲信号并对所述连续脉冲信号处理得到所述电路测试结果并将所述电路测试结果经所述控制器105控制传输至扫描输出寄存器103的信号输入端;

S304、所述扫描输出寄存器103接收所述电路测试结果并将所述电路测试结果经所述控制器105控制扫描输出至外部设备。

下面结合附图3详细的说明一种应用所述硅通孔弱短路故障测试电路的测试方法的具体实施步骤。

S301、控制器105控制复位、初始化、等待和采样,得到高电平脉冲信号,并将所述高电平脉冲信号传输至所述测试单元101;

具体的,所述控制器105控制所述电路复位、初始化、等待和采样,具体可以包括所述控制器105启动复位信号,所述复位信号完成后所述控制器105启动初始化信号,所述初始化信号完成后所述控制器105进入等待和采样状态,得到高电平脉冲信号,这里可以以两层裸片堆叠为例进行详细说明。所述控制器105控制所述电路上电复位时,所述电路复位信号变为了低电平,复位结束后由低电平跳变为高电平,所述复位信号可以作为所述硅通孔弱短路故障测试电路的测试使能信号。当所述电路中的复位信号复位结束跳变为高电平后,所述硅通孔弱短路故障测试电路开始工作,即所述控制器105启动初始化信号,对所述电路进行初始化,初始化时,结合附图4所示,初始化信号开始为低电平,通过预充三态缓冲器401将附图4所示节点Z预充为高电平,这样完成了所述电路的初始化工作。所述初始化信号完成后所述控制器105则进入等待和采样状态,此时所述硅通孔节点Z被浮空,存储在所述节点Z处的电荷通过所述硅通孔与衬底之间的短路电阻Rshort对地开始泄漏,此时,采样缓冲器402对节点Z进行实时采样,随着节点Z电荷泄漏时间的增加,节点Z电位会不断下降,其中当节点Z电位低于所述采样缓冲器402的阈值电压时,所述采样缓冲器402的输出会跳变为低电平,这样整个采样过程结束后得到一个高电平脉冲信号,所述高电平脉冲的宽度反映了所述硅通孔的短路程度,即所述硅通孔静态漏电流的大小,也即所述硅通孔存在弱短路故障时引起的漏电流功耗的大小。所述高电平脉冲越宽,则所述硅通孔与衬底的绝缘性越好,短路电阻则越大,所述高电平脉冲越窄,所述硅通孔与衬底之间的绝缘性越差,短路电阻则越小。

需要说明的是,所述硅通孔与衬底之间的短路电阻不仅可以对地短路还可以对电源短路。所述硅通孔与P型衬底之间绝缘层开裂等导致其绝缘性下降时产生的短路情况被称为硅通孔对地短路;所述硅通孔与N型衬底之间绝缘层开裂导致其绝缘性下降时产生的短路情况被称为硅通孔对电源短路。图6给出了所述硅通孔对地短路的测试电路原理图以及相应的波形图和所述硅通孔对电源短路的测试电路原理图以及相应的波形图。其中值得注意的是,所述硅通孔对地短路时,应该将所述硅通孔节点初始化为低电平,而预充到高电平;所述硅通孔对电源短路时,应该将所述硅通孔节点初始化为高电平,而预充到低电平。

S302、测试单元101接收由所述控制器105得到的所述高电平脉冲信号并对所述高电平脉冲信号测试得到连续脉冲信号并将所述连续脉冲信号经所述控制器105控制传输至计数器102的信号输入端;

具体的,所述控制器105在通过所述采样缓冲器402得到一个高电平脉冲信号时,将所述高电平脉冲信号传输至所述测试单元101,所述测试单元101接收由所述控制器105传输过来的所述高电平脉冲信号,并对所述高电平脉冲信号进行测试得到一组连续脉冲信号,并将所述连续脉冲信号通过所述控制器105的控制传输至所述计数器102的信号输入端,其中在对所述高电平脉冲信号进行测试时包括所述测试单元101将所述采样缓冲器402得到的所述高电平脉冲信号与时钟信号进行与操作,得到一组所述连续脉冲信号,这组所述连续脉冲信号的周期之和即为所述高电平脉冲信号的宽度。

S303、所述计数器102接收所述连续脉冲信号并对所述连续脉冲信号处理得到所述电路测试结果并将所述电路测试结果经所述控制器105控制传输至扫描输出寄存器103的信号输入端;

具体的,所述计数器102在接收到由所述测试单元101传输过来的所述连续脉冲信号后对所述连续脉冲信号进行处理得到一个所述电路测试结果,并将该所述电路测试结果通过所述控制器105的控制传输至所述扫描输出寄存器103的信号输入端,可以理解为,所述计数器102在接收到所述连续脉冲信号后,对所述连续脉冲信号的处理包括将所述连续脉冲信号的周期之和进行测量得到一个计数值,即将上述高电平脉冲信号的宽度进行测量得到一个计数值,将所述计数值与所述计数器102预设的计数值阈值进行比较得到所述电路测试结果,即将所述计数值与预设的所述计数器102的计数值阈值比较后得到一个测试电路结果,根据该所述电路测试结果来判断所述电路是否存在弱短路故障。判断过称为当所述计数值大于或等于所述预设的计数值阈值时,所述电路测试结果为不存在弱短路故障,而当所述计数值小于所述预设的计数值阈值时,所述电路测试结果是存在所述弱短路故障。通常在电路中是当计数值大于或等于所述计数值阈值时,将所述电路测试结果为“1”,则表示所述电路不存在弱短路故障;当所述计数值小于所述计数值阈值时,所述电路测试结果为“0”,则表示存在所述弱短路故障。其中所述计数器102优选的可为6为计数器。

S304、所述扫描输出寄存器103接收所述电路测试结果并将所述电路测试结果经所述控制器105控制扫描输出至外部设备。

具体的,所述扫描输出寄存器103在接收到由所述计数器传输过来的所述电路测试结果后在所述控制器105的控制下将所述电路测试结果扫描输出至外部设备。可以这样理解,即所述扫描输出寄存器103在接收到所述电路测试结果后,通过所述控制器105的控制先将所述电路测试结果扫描到与外部设备连接的电路上,然后再将所述电路测试结果通过探针传送给所述外部设备。所述外部设备接收到所述电路测试结果后分析存在故障的所述硅通孔的数量是否大于冗余的硅通孔资源,若大于,则需要将被测试的裸片筛除,若小于,则将所述裸片保留。其中所述的与外部设备连接的电路可以为JTAG电路还可以为冗余修复电路。

需要说明的是,所述方法在所述控制器105控制复位、初始化、等待和采样步骤前还包括控制关断传输单元104,所述电路测试分为绑定前测试和绑定后测试,在所述电路进行绑定前测试时,结合附图4所示,绑定前测试时所述电路中与所述测试单元右侧连接的所述硅通孔的另一端是悬空的,而绑定后测试时,结合附图5所示,所述电路中与所述测试单元右侧连接的所述硅通孔的另一端是连接到所述传输单元104的,所述传输单元在所述绑定后测试时起到隔离有害负载的作用,防止不确定的负载电容影响到所述电路测试结果,且在绑定后测试时是要关断所述传输单元的。所述绑定前测试模式和绑定后测试模式还有一个区别点是,在所述绑定前测试模式下的所述方法,在所述电路测试结果扫描至外部设备连接的电路为JTAG电路,而在绑定后测试模式下的所述方法,在所述电路测试结果扫描至外部设备连接的电路为冗余修复电路。

还需要说明的是,所述电路进行测试时,所述电路工作模式包括两种,分别为测试模式和功能模式,所述电路在进行测试时在所述电路复位前需要将所述电路的工作模式设置在测试模式下进行,当所述电路的所述电路测试结果扫描输出至外部设备后,将所述电路的工作模式切换为功能模式。在所述功能模式下时,所述传输单元104是开通的,所述控制器105的控制信号都会通过控制单元106传输至所述传输单元104,所述控制信号都为低电平,结合附图4所示,三态缓冲器403为使能状态,所述预充三态缓冲器401进入高阻状态,则所述电路的功能信号通过所述硅通孔进行传递。

另外,对于两层以上裸片堆叠的3D芯片中所述硅通孔的弱短路测试时,只需在两两堆叠的裸片之间插入一组上述应用的所述硅通孔弱短路故障测试电路即可。

可以理解的是,所述测试方法即可以实现在所述电路为绑定前模式下测试也可以实现所述电路在绑定后模式下测试,系统在应用所述电路下的整体测试流程可以参考附图7所示,即所述电路由所述控制器105控制下先进行系统的复位,即复位开始测试,然后是进行硅通孔短路测试,这一过程包括测试电路的初始化、硅通孔短路测试以及对硅通孔短路测试结果的判断,这样详细过程在前面实施例2和实施例3中都有描述,此处不再赘述,在硅通孔短路测试结束后芯片会进入功能模式即开始正常执行其功能模式下的工作。

本发明提供的一种弱短路故障测试电路,该电路通过与堆叠的两层裸片的其中一层裸片连接,另一端悬空,对绑定前TSV测试,面积开销小,测试漏流范围大,测试漏流阈值范围为[0.1μA,20μA],即测试漏流阈值可调节,解决了现有技术中TSV短路故障测试不足的问题,且本发明提供的硅通孔弱短路故障测试电路采用纯数字电路,内部单元可采用标准单元库,无需定制版图,对工艺节点的变迁没有任何约束。另外,本发明实施例中可以看出,本发明提出的方案还可以用于绑定后弱短路故障测试,因此本发明提供的一种弱短路故障测试电路不仅适用于绑定前还可以适用于绑定后,相比现有电路提高了实用性。本发明还提供了应用所述电路的测试方法,该测试方法应用所述测试电路操作简单,且即可以在绑定前模式下使用也可在绑定后模式下使用,使用范围广,并解决了现有测试方法中由于未考虑弱短路故障带来的漏流急剧上升的问题以及范围小,测试分辨率低的问题。

本发明的说明书和权利要求书及上述附图中的术语“第一”、“第二”、“第三”“第四”等(如果存在)是用于区别类似的对象,而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换,以便这里描述的实施例能够以除了在这里图示或描述的内容以外的顺序实施。此外,术语“包括”和“具有”以及他们的任何变形,意图在于覆盖不排他的包含,例如,包含了一系列步骤或单元的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或单元,而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。

以上所述,以上实施例仅用以说明本发明的技术方案,而非对其限制;尽管参照前述实施例对本发明进行了详细的说明,本领域的普通技术人员应当理解:其依然可以对前述各实施例所记载的技术方案进行修改,或者对其中部分技术特征进行等同替换;而这些修改或者替换,并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围。

当前第1页1 2 3 
网友询问留言 已有0条留言
  • 还没有人留言评论。精彩留言会获得点赞!
1