本申请涉及半导体技术领域，尤其涉及一种半导体装置和检测器件发热的方法。
背景技术
随着mosfet(metaloxidesemiconductorfieldeffecttransistor，金属氧化物半导体场效应晶体管)器件的尺寸逐渐减小，短沟道效应(theshortchanneleffect，简称为sce)成为一个关键问题。finfet(finfieldeffecttransistor，鳍片式场效应晶体管)器件具有比较好的栅极控制能力，可以进一步缩小cmos(complementarymetaloxidesemiconductor，互补金属氧化物半导体)器件的尺寸。
然而，在fnifet器件中，由于鳍片比较窄，导致鳍片中的散热比较差，这将造成finfet器件严重的自热(self-heating)问题，从而影响器件的可靠性。自热将会导致器件的温度增加，晶格振动剧烈，导致载流子的迁移率下降，使得器件的驱动电流减小，从而导致器件性能下降。目前，对器件自热效应的检测是一个比较大的挑战。
技术实现要素：
本申请的一个目的在于提供一种半导体装置和检测器件发热的方法。
根据本申请的一方面，提供了一种半导体装置，包括：在衬底上的半导体鳍片；在所述衬底上的第一mos器件，包括：在所述半导体鳍片上的第一栅极结构；以及在所述第一栅极结构两侧至少部分地位于所述半导体鳍片中的第一源极和第一漏极；在所述衬底上的第二mos器件，包括：在所述半导体鳍片上的第二栅极结构；以及在所述第二栅极结构两侧至少部分地位于所述半导体鳍片中的第二源极和第二漏极；以及在所述半导体鳍片上位于所述第一mos器件和所述第二mos器件之间的第一伪栅结构；其中，在所述第一伪栅结构被施加第一电位、所述衬底被施加第二电位的情况下，能够将所述第一mos器件与所述第二mos器件电隔离。
在一个实施例中，所述装置包括多个所述第二mos器件，相邻的第二mos器件共用一个第二源极或一个第二漏极。
在一个实施例中，所述装置还包括：在所述衬底上的第三mos器件，包括：在所述半导体鳍片上的第三栅极结构；以及在所述第三栅极结构两侧至少部分地位于所述半导体鳍片中的第三源极和第三漏极；以及在所述半导体鳍片上位于第一mos器件和所述第三mos器件之间的第二伪栅结构；其中，在所述第二伪栅结构被施加第三电位的情况下，能够将所述第一mos器件与所述第三mos器件电隔离。
在一个实施例中，所述装置包括多个所述第三mos器件，相邻的第三mos器件共用一个第三源极或一个第三漏极。
在一个实施例中，所述第一电位与所述第三电位相同。
在一个实施例中，所述第一mos器件和第二mos器件为nmos器件；所述第一电位小于或等于所述第二电位。
在一个实施例中，所述第一mos器件和第二mos器件为pmos器件；所述第一电位大于或等于所述第二电位。
在一个实施例中，所述衬底包括第一区域和在所述第一区域周围的第二区域，所述第一区域的上表面高于所述第二区域的上表面；所述半导体鳍片位于所述第一区域上；所述装置还包括：位于所述第二区域以及所述第一区域未被所述半导体鳍片覆盖的部分上的隔离结构。
根据本申请的另一方面，提供了一种检测器件发热的方法，包括：在有源器件不工作的情况下，获得第一mos器件的性能参数随温度变化的第一曲线；在所述有源器件工作的情况下，获得所述第一mos器件的性能参数随温度变化的第二曲线；根据所述第二曲线偏离所述第一曲线的程度得到所述有源器件的发热情况。
在一个实施例中，所述性能参数包括下列中的一项或多项：关断电流、亚阈值摆幅、开启电压或饱和电流。
在一个实施例中，所述有源器件包括在衬底上的第二mos器件；所述衬底上具有半导体鳍片；所述第一mos器件包括：在所述半导体鳍片上的第一栅极结构；以及在所述第一栅极结构两侧至少部分地位于所述半导体鳍片中的第一源极和第一漏极；所述第二mos器件包括：在所述半导体鳍片上的第二栅极结构；以及在所述第二栅极结构两侧至少部分地位于所述半导体鳍片中的第二源极和第二漏极；其中，在所述半导体鳍片上位于所述第一mos器件和所述第二mos器件之间具有第一伪栅结构；所述方法还包括：对所述第一伪栅结构施加第一电位，并且对所述衬底施加第二电位，以将所述第一mos器件与所述第二mos器件电隔离。
在一个实施例中，所述有源器件包括多个所述第二mos器件，相邻的第二mos器件共用一个第二源极或一个第二漏极；所述方法还包括：根据所述有源器件的发热情况得到所述第二mos器件的平均发热情况。
在一个实施例中，所述有源器件还包括：在所述衬底上的第三mos器件，包括：在所述半导体鳍片上的第三栅极结构；以及在所述第三栅极结构两侧至少部分地位于所述半导体鳍片中的第三源极和第三漏极；其中，在所述半导体鳍片上位于第一mos器件和所述第三mos器件之间具有第二伪栅结构；所述方法还包括：对所述第二伪栅结构施加第三电位，以将所述第一mos器件与所述第三mos器件电隔离；根据所述有源器件的发热情况得到所述第二mos器件和所述第三mos器件的平均发热情况。
在一个实施例中，所述有源器件包括多个所述第三mos器件，相邻的第三mos器件共用一个第三源极或一个第三漏极。
在一个实施例中，所述第一电位与所述第三电位相同。
在一个实施例中，所述第一mos器件和第二mos器件为nmos器件；所述第一电位小于或等于所述第二电位。
在一个实施例中，所述第一mos器件和第二mos器件为pmos器件；所述第一电位大于或等于所述第二电位。
在一个实施例中，所述衬底包括第一区域和在所述第一区域周围的第二区域，所述第一区域的上表面高于所述第二区域的上表面；所述半导体鳍片位于所述第一区域上；所述第二区域以及所述第一区域未被所述半导体鳍片覆盖的部分上具有隔离结构。
本申请实施例的半导体装置中，第一mos器件与第二mos器件位于同一个半导体鳍片上，二者之间没有其他隔离结构隔离。第二mos器件在工作时产生的热量可以通过半导体鳍片直接传导到第一mos器件，第一mos器件在接收到热量后其性能参数与没有接收到第二mos器件的热量相比会发生变化。因此，可以在第二mos器件不工作和工作情况下分别测试第一mos器件的性能参数随环境温度变化的曲线，然后可以通过比较这两种曲线得到第一mos器件的自身发热情况。
通过以下参照附图对本申请的示例性实施例的详细描述，本申请的其它特征、方面及其优点将会变得清楚。
附图说明
附图构成本说明书的一部分，其描述了本申请的示例性实施例，并且连同说明书一起用于解释本申请的原理，在附图中：
图1a是根据本申请一个实施例的半导体装置的俯视图；
图1b是沿着图1a的线b-b’截取的截面示意图；
图1c是沿着图1a的线c-c’截取的截面示意图；
图2是根据本申请一个实施例的检测器件发热的方法的流程示意图。
具体实施方式
现在将参照附图来详细描述本申请的各种示例性实施例。应理解，除非另外具体说明，否则在这些实施例中阐述的部件和步骤的相对布置、数字表达式和数值不应被理解为对本申请范围的限制。
此外，应当理解，为了便于描述，附图中所示出的各个部件的尺寸并不必然按照实际的比例关系绘制，例如某些层的厚度或宽度可以相对于其他层有所夸大。
以下对示例性实施例的描述仅仅是说明性的，在任何意义上都不作为对本申请及其应用或使用的任何限制。
对于相关领域普通技术人员已知的技术、方法和装置可能不作详细讨论，但在适用这些技术、方法和装置情况下，这些技术、方法和装置应当被视为本说明书的一部分。
应注意，相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义或说明，则在随后的附图的说明中将不需要对其进行进一步讨论。
图1a是根据本申请一个实施例的半导体装置的俯视图。图1b是沿着图1a的线b-b’截取的截面示意图。图1c是沿着图1a的线c-c’截取的截面示意图。下面结合图1a、图1b和图1c详细描述根据本申请一个实施例的半导体装置的结构。
参见图1a、图1b和图1c，半导体装置可以包括在衬底101上的半导体鳍片102。衬底101例如可以是硅衬底、锗衬底等元素半导体衬底，或者可以是砷化镓等化合物半导体衬底。半导体鳍片102可以包括一个，也可以包括彼此以隔离结构110间隔开的多个。半导体鳍片102的材料可以与衬底101相同，也可以与衬底101不同。
半导体装置还可以包括在衬底101上用于热量检测的第一mos器件103。参见图1a和图1b，第一mos器件103可以包括在半导体鳍片102上的第一栅极结构113以及在第一栅极结构113两侧至少部分地位于半导体鳍片102中的第一源极123和第一漏极133。在一个实施例中，第一栅极结构113可以包括在半导体鳍片102上的第一栅极电介质层1131(例如硅的氧化物层或高k电介质层)和在第一栅极电介质层1131上的第一栅极1132(例如金属栅极)，第一栅极1132上可以具有接触30。此外，第一栅极结构113还可以包括在第一栅极1132两侧的间隔物层20。
半导体装置还可以包括在衬底101上的第二mos器件104。参见图1a和图1b，第二mos器件104包括在半导体鳍片102上的第二栅极结构114以及在第二栅极结构114两侧至少部分地位于半导体鳍片102中的第二源极124和第二漏极134。在一个实施例中，第二栅极结构114可以包括在半导体鳍片102上的第二栅极电介质层1141(例如硅的氧化物层或高k电介质层)和在第二栅极电介质层1141上的第二栅极1142(例如金属栅极)。此外，第二栅极结构114还可以包括在第二栅极1142两侧的间隔物层20。
半导体装置还可以包括在半导体鳍片102上位于第一mos器件103和第二mos器件104之间的第一伪栅结构105。第一伪栅结构105的结构可以与第一栅极结构113以及第二栅极结构114类似，也即，第一伪栅结构105可以包括在半导体鳍片102上的第一伪栅电介质层(例如硅的氧化物层或高k电介质层)和在第一伪栅电介质层上的第一伪栅(例如多晶硅栅极或金属栅极)。此外，第一伪栅结构105还可以包括在第一伪栅两侧的间隔物层20。
这里，在第一伪栅结构105被施加第一电位、衬底被施加第二电位的情况下，能够将第一mos器件103与第二mos器件104电隔离。具体地，在第一mos器件103和第二mos器件104为nmos器件的情况下，第一电位可以小于或等于第二电位，例如第一伪栅结构105中的第一伪栅可以接地。在第一mos器件103和第二mos器件104为pmos器件的情况下，第一电位可以大于或等于第二电位，例如第一伪栅结构105中的第一伪栅可以连接至电源电压vdd。
第一伪栅结构105与第一源极123以及第二漏极134组成一个mos器件。在第一伪栅结构105被施加第一电位、衬底101被施加第二电位的情况下，该mos器件不导通，从而能够将第一mos器件103与第二mos器件104电隔离。
需要指出的是，如本领域技术人员可以理解的，本文中提到的第一伪栅结构被施加第一电位可以被理解为第一伪栅结构中的伪栅被施加第一电位，这同样适于后面提到的第三伪栅结构被施加第三电位。
本实施例的半导体装置中，第一mos器件与第二mos器件位于同一个半导体鳍片上，二者之间没有其他隔离结构隔离。第二mos器件在工作时产生的热量可以通过半导体鳍片直接传导到第一mos器件，第一mos器件在接收到热量后其性能参数与没有接收到第二mos器件的热量相比会发生变化。这里，性能参数例如可以包括但不限于关断电流、亚阈值摆幅、开启电压或饱和电流等。因此，可以在第二mos器件不工作和工作情况下分别测试第一mos器件的性能参数随环境温度变化的曲线，然后可以通过比较这两种曲线得到第一mos器件的自身发热情况。
在另一个实施例中，参见图1a和1b，半导体装置可以包括多个第二mos器件114，相邻的第二mos器件114可以共用一个第二源极124或一个第二漏极134。需要说明的是，虽然图1a和图1b将第一栅极结构104中与第一伪栅结构105相距更远的电极示出为第一源极124，而将与第一伪栅结构105相距更近的电极示出为第一漏极134，但是这并不用于限制本申请的范围。应理解，第一源极124可以是与第一伪栅结构105相距更近的电极，而第一漏极134可以是与第一伪栅结构105相距更远的电极。
在又一个实施例中，参见图1a和1b，半导体装置还可以包括在衬底101上的第三mos器件106以及在半导体鳍片102上位于第一mos器件103和第三mos器件106之间的第二伪栅结构107。第三mos器件106可以包括在半导体鳍片102上的第三栅极结构116以及在第三栅极结构116两侧至少部分地位于半导体鳍片102中的第三源极126和第三漏极136。在一个实现方式中，第三栅极结构116可以包括在半导体鳍片102上的第三栅极电介质层1161(例如硅的氧化物层或高k电介质层)和在第三栅极电介质层1161上的第三栅极1162(例如金属栅极)。此外，第三栅极结构116还可以包括在第三栅极1162两侧的间隔物层20。
第二伪栅结构107的结构可以与第一伪栅结构105类似，也即，第二伪栅结构107可以包括在半导体鳍片102上的第二伪栅电介质层(例如硅的氧化物层或高k电介质层)和在第二伪栅电介质层上的第二伪栅(例如多晶硅栅极或金属栅极)。此外，第二伪栅结构107还可以包括在第二伪栅两侧的间隔物层20。
这里，在第二伪栅结构107被施加第三电位、衬底101被施加第二电位的情况下，能够将第一mos器件103与第三mos器件106电隔离。具体地，在第一mos器件103和第三mos器件106为nmos器件的情况下，第三电位可以小于或等于第二电位，例如第二伪栅结构107中的第二伪栅可以接地。在第一mos器件103和第三mos器件106为pmos器件的情况下，第三电位可以大于或等于第二电位，例如第二伪栅结构107中的第二伪栅可以连接至电源电压vdd。这里，在一个实施例中，第三电位可以与上述的第一电位相同。
在又一个实施例中，半导体装置可以包括多个上述第三mos器件106，相邻的第三mos器件106可以共用一个第三源极126或一个第三漏极136。
在一些实施例中，优选地，半导体装置还可以包括在半导体鳍片102的端部上的第三伪栅结构108和第四伪栅结构109，从而有利于控制与三伪栅结构108相邻的源极或漏极的形貌。
此外，为了尽可能地减小衬底101上的器件，例如第二mos器件104、第三mos器件106工作时产生的热量的损失，以便更有利于器件发热的检测，优选地，参见图1a和1c，衬底101可以被设置为包括第一区域111和在第一区域111周围的第二区域121，第一区域111的上表面高于第二区域121的上表面。这种情况下，半导体鳍片102位于第一区域111上。半导体装置还可以包括位于第二区域以及第一区域111未被半导体鳍片102覆盖的部分上的隔离结构110。这样的隔离结构110实现了在第一区域111上的器件(包括第一mos器件103、第二mos器件104、第三mos器件106等)的深隔离，从而减小这些器件产生的热量的损失，从而可以提高热量检测的准确性。
图2是根据本申请一个实施例的检测器件发热的方法的流程示意图。如图2所示，该方法包括：
在步骤202，在有源器件不工作的情况下，获得第一mos器件的性能参数随温度变化的第一曲线。
这里，有源器件例如可以是mos器件等。性能参数可以包括下列中的一项或多项：关断电流、亚阈值摆幅、开启电压或饱和电流。例如，可以测量第一mos器件的性能参数随多个离散温度值变化的曲线作为第一曲线。
在步骤204，在有源器件工作的情况下，获得第一mos器件的性能参数随温度变化的第二曲线。
在有源器件工作的情况下，有源器件工作产生的热量会传递给第一mos器件。在相同的温度下，第一mos器件的性能参数与不工作时相比会发生变化。例如，可以测量第一mos器件的性能参数随上述多个离散温度值变化的曲线作为第二曲线。
在步骤206，根据第二曲线偏离第一曲线的程度得到有源器件的发热情况。
在一个实现方式中，在有源器件不工作时，可以测量第一mos器件的性能参数随环境温度变化的曲线作为第一曲线。这里的环境温度例如可以是测试机台的温度。例如，可以逐渐加热机台，使得机台的温度处在一些离散的温度值(例如5℃、15℃、25℃、50℃、80℃、120℃、150℃等等)，分别测试在这些温度值下对应的第一mos器件的性能参数，从而得到第一mos器件的性能参数随环境温度变化的第一曲线。之后，在有源器件工作时，再次测试这些温度下第一mos器件的性能参数，从而得到第一mos器件的性能参数随环境温度变化的第二曲线。通过比较第二曲线偏离第一曲线的程度可以大致得到有源器件的发热情况。
在检测器件发热的方法的一个实施例中，可以基于上面任意一个实施例给出的半导体装置来执行上述检测器件发热的方法。
上述有源器件可以包括上面任意一个实施例给出的半导体装置中的第二mos器件104，第一mos器件可以为上面给出的半导体装置中的第一mos器件103。在进行检测时，可以对第一伪栅结构105施加第一电位，并且对衬底101施加第二电位，以将第一mos器件103与第二mos器件104电隔离。例如，在第一mos器件和第二mos器件为nmos器件的情况下，第一电位可以小于或等于第二电位；在第一mos器件和第二mos器件为pmos器件的情况下，第一电位可以大于或等于第二电位。
该实施例通过检测第一mos器件103的性能参数随温度变化的第一曲线和第二曲线可以得到第二mos器件104的发热情况。
在检测器件发热的方法的另一个实施例中，上述有源器件可以包括多个上述第二mos器件104，相邻的第二mos器件104共用一个第二源极124或一个第二漏极134。
该实施例通过检测第一mos器件103的性能参数随温度变化的第一曲线和第二曲线可以得到有源器件，也即多个第二mos器件104的发热情况。进而，可以根据有源器件的发热情况得到每个第二mos器件104的平均发热情况。
在检测器件发热的方法的又一个实施例中，上述有源器件还可以包括上述一个或多个第三mos器件106，在第一mos器件103与第三mos器件106之间可以具有第二伪栅结构107。相邻的第三mos器件106可以共用一个第三源极126或一个第三漏极136。在进行检测时，可以对第二伪栅结构107施加第三电位，以将第一mos器件103与第三mos器件106电隔离。在一个实施例中，第三电位可以与第一电位相同。
该实施例通过检测第一mos器件103的性能参数随温度变化的第一曲线和第二曲线可以得到有源器件，也即第二mos器件104和第三mos器件106的发热情况。进而，可以根据有源器件的发热情况得到每个有源器件，也即第二mos器件和第三mos器件的平均发热情况。
至此，已经详细描述了根据本申请实施例的半导体装置和检测器件发热的方法。为了避免遮蔽本申请的构思，没有描述本领域所公知的一些细节，本领域技术人员根据上面的描述，完全可以明白如何实施这里公开的技术方案。另外，本说明书公开所教导的各实施例可以自由组合。本领域的技术人员应该理解，可以对上面说明的实施例进行多种修改而不脱离如所附权利要求限定的本申请的精神和范围。