器件测试的制作方法
【专利说明】
【背景技术】
[0001]设想到其中多个负载一一诸如例如发光二级管(LED) —一放置在阵列中并且提供单独为每一个负载供电的器件电路的场景。这典型地通过提供每个负载的器件单元来实现，其中每一个单元包括电流源以选择性地为相关联的负载供电。典型地，电流源包括场效应晶体管(FET)，其充当用于选择性地为相应负载供电的开关。
[0002]有时，测试器件的操作可靠性是合期望的。一种这样的测试是FET的栅应力测试。在此，在施加应力电压之前和之后测量每一个FET的源接触件与漏接触件之间的漏电流是合期望的。
[0003]然而，当需要测试器件的相当大量的单元时，这样的测试可能不是可能的或者仅在有限程度上是可能的。单独接触每一个单元，例如借助于针卡等，可能是棘手的并且遭受失败。另外，可能存在有限量的空间可用于每个单元；而且，相邻单元之间的距离可能相当小。所有这些使得执行前端栅应力测试是耗时且昂贵的。因此，例如通过接触负载的在最终组装之前的测试(前端测试)在技术上具有挑战性；当其上布置器件的衬底或晶片尚未被切割成允许执行测试的尺寸时，这更加复杂。在最终组装之后执行栅应力测试(后端测试)是昂贵的，因为不能在早期生产阶段筛选出失效的电流源。
[0004]因此，存在对于执行用于包括多个单元的器件的栅应力测试的高级技术的需要，其中每一个单元包括要测试的FET。特别地，存在对于允许快速、可靠和/或精确的栅应力测试的技术的需要。
[0005]该需要通过独立权利要求的特征满足。从属权利要求限定实施例。
【发明内容】
[0006]根据一方面，提供了一种器件。该器件包括公共电力线、公共测试线和多个单元。多个单元中的每一个包括场效应晶体管和开关。场效应晶体管包括栅、第一接触件和第二接触件。第一接触件是场效应晶体管的源和漏中的一个。第一接触件耦合到公共电力线。第二接触件是源和漏中的另一个。开关被配置成在闭合定位中选择性地将相应场效应晶体管的第二接触件与公共测试线耦合。器件还包括控制器。控制器被配置成控制处于闭合定位中的多个单元的开关。器件还包括至少一个管脚。至少一个管脚被配置成当至少一个开关处于闭合定位中时向公共电力线和公共测试线施加应力电压。
[0007]根据另外的方面，提供了一种在施以(execute)栅应力时将应力电压施加到多个场效应晶体管的源和漏的方法。多个场效应晶体管中的每一个与器件的多个单元中的一个相关联。方法包括对于多个单元中的每一个，控制处于闭合定位中的相应单元的开关。所述开关在闭合定位中将相应单元的场效应晶体管的源和漏中的一个与器件的公共测试线耦合。源和漏中的另一个耦合到器件的公共电力线。方法还包括当至少一个开关处于闭合定位中时经由至少一个管脚向公共电力线和公共测试线施加应力电压。
[0008]要理解的是，以上提到的特征和以下要解释的特征不仅可以使用在所指示的相应组合中，而且可以使用在其它组合中或隔离使用，而不脱离于本发明的范围。以上提到的方面和实施例的特征可以在其它实施例中与彼此组合。
【附图说明】
[0009]当结合附图进行阅读时，本发明的前述和附加特征和效果将从以下详细描述变得显而易见，其中相同的参考标号是指相同的元件。
[0010]图1是根据参考实现的器件的电路图
图2是根据参考实现的器件的电路图，其中栅应力测试是可能的。
[0011]图3是根据各种实施例的包括多个单元的器件的电路图。
[0012]图4是根据各种实施例的包括多个单元的器件的电路图。
[0013]图5详细图示了根据各种实施例的用于每一个单元的图3和4的电路图中采用的开关。
[0014]图6A是根据各种实施例的被配置成控制用于器件的各种单元的图5的开关的控制器的示意性图示。
[0015]图6b是根据各种实施例的被配置成控制用于器件的各种单元的图5的开关的控制器的示意性图示。
[0016]图7是根据各种实施例的方法的流程图。
[0017]图8是更加详细地图示了涉及栅应力测试的执行的图7的方法的各方面的流程图。
[0018]图9是更加详细地图示了涉及器件的正常操作的图7的方法的各方面的流程图。
【具体实施方式】
[0019]在下文中，将参照附图详细描述本发明的实施例。要理解的是，实施例的以下描述不以限制性含义来看待。本发明的范围不意图受以下所描述的实施例或附图限制，其仅仅被视为是说明性的。
[0020]附图被视为是示意性表示并且在图中图示的元件不一定按比例示出。而是，表示各种元件使得它们的功能和一般目的对本领域技术人员而言变得显而易见。图中示出或者本文描述的功能块、器件、组件或其它物理或功能单位之间的任何连接或耦合也可以通过间接连接或耦合实现。组件之间的耦合还可以通过无线连接建立。功能块可以实现在硬件、固件、软件或其组合中。
[0021]以下，说明使得能够施以用于多个FET中的每一个的栅应力的技术。这可以用于执行栅应力测试，其典型地包括首先测量漏电流，其次施以栅应力，并且第三测量漏电流。然后可能的是比较在栅应力的所述施以之前和之后测量的漏电流以评价相应FET的质量。低质量器件可能在栅氧化层中具有缺陷。施以栅应力的持续时间可以取决于各种操作条件。
[0022]在图1中，示出参考实现，其中器件的多个单元110-1-110-3用于为经由接口 170连接到单元110-1-110-3的LED 140供电。单元110-1-110-3中的每一个包括通过FET 120形成的电流源。如从图1可以看到的，FET 120将接口 170与电力供给线191连接，可以经由管脚171-1向电力供给线191施加电压VCC。FET 120具有三个接触件121-1-121-3。第一和第二接触件121-1和121-2是源和漏。第三接触件121-3是栅121-3。预驱动器180用于控制施加到栅121-3的栅电压。取决于栅电压，第一和第二接触件121-1，121-2互连或者断开，使得LED 170可以经由接口被选择性地供电。
[0023]器件100可以采取各种形式。例如，器件100可以被配置成选择性地为总共例如1024像素的LED阵列供电。特别地，LED的阵列可以在片中片(chip-on-chip)组装中安装在器件100的顶部上。然后，器件100充当用于照明目的的LED的控制电路。
[0024]典型地，可以存在可用于单元110-1-110-3中的每一个的有限构建空间。例如，在以上提到的片中片组装中，由于每一个LED典型地直接安装在器件100的顶部上，因此每一个单元110-1-110-3可能受限于125 μπι乘125 μπι的尺寸。另外，可能要求相邻单元110-1-110-3之间的短间距。例如，在以上提到的片中片组装中，增加平面内尺寸中的分辨率对于增加LED阵列的分辨率和避免用于束抄平调节的机械组件的使用可能是优选的。
[0025]如以上所提到的器件100具有特征性质，g卩:放置在器件100的单个芯片上的大量单元；每一个单元110-1-110-3的有限尺寸；以及相邻单元110-1-110-3之间的有限间距。这使得难以施以栅应力。
[0026]在图2中，示出执行栅应力测试的参考实现。各种单元110-1-110-3的FET 120的每一个栅接触件121-1经由附加开关220连接到公共测试管脚171-2 ;在此，附加开关220实现为由控制器210控制的FET。提供开关220的体二极管221。然而，这样的解决方案遭受各种缺点。将大量栅121-3单独连接到控制器210要求在顶部布线方面的高度努力；典型地，每一个单元110-1-110-3的各种栅121-3未被路由至外部并且因此，接触栅121-3以施加应力电压可能由于因电路几何结构所致的有限可接入性而是困难的。选择串联的各种单元121-1-121-3要求针对大量单元110-1-110-3的大量测试时间。
[0027]这样的缺点通过图3的场景克服。如可以从图1和2与图3的比较可以看到的，在器件100中实现附加电路以便施以栅应力。特别地，提供连接到多个单元110-1-110-3中的每一个的公共测试线393。公共测试线393经由管脚171-3可接入。由此，通过依赖于两个管脚171-1，171-3，即连接到公共电力线191的管脚171-1和连接到公共测试线393的管脚171-3执行针对单元110-1-110-3的栅应力测试成为可能。以下对此进行详细解释。
[0028]如可以从图3看到的，多个单元110-1-110-3中的每一个包括开关301。开关301选择性地将FET 120的第二接触件121-2与公共测试线393耦合。为了控制开关301，提供控制器310。控制器310被配置成控制开关301在执行栅应力测试时处于闭合定位中。可以经由管脚171-1，171-3向公共电力线191和公共测试线393施加应力电压。
[0029]另外，多个单元110-1-110-3中的每一个包括另外的开关302。另外的开关302选择性地将FET 120的栅121-3与公共供给线192耦合。可以经由另外的管脚171-4向公共供给线192施加参考电压。控制器被配置成控制另外的开关302在执行栅应力测试时处于闭合定位中。
[0030]经由管脚171-1，171-3向公共电力线191和公共测试线393施加应力电压。经由管脚171-4