专利名称：电压调节器的制作方法
技术领域：
本发明涉及电压调节器的过电流保护电路。
背景技术：
针对现有的电压调节器进行说明。图3是示出现有的电压调节器的电路图。现有的电压调节器， 由基准电压电路101、差分放大电路102、作为输出晶体管的PMOS晶体管105、过电流保护电路361、电阻107、108、接地端子100、输出端子121以及电源端子150构成。过电流保护电路361由NMOS晶体管132、133、138、作为感测晶体管(sensetransistor)的 PMOS 晶体管 131、以及 PMOS 晶体管 134、135、136、137 构成。差分放大电路102的反相输入(反転入力)端子与基准电压电路101连接、同相输入(非反転入力)端子与电阻107和108的连接点连接。PMOS晶体管131的栅极与差分放大电路102的输出端子连接、源极与电源端子150连接。NMOS晶体管132的栅极及漏极与PMOS晶体管131的漏极连接、源极与接地端子100连接。NMOS晶体管133的栅极与NMOS晶体管132的栅极连接、源极与接地端子100连接。PMOS晶体管134的源极与电源端子150连接、栅极及漏极与NMOS晶体管133的漏极连接。PMOS晶体管135的栅极与PMOS晶体管134的栅极连接、漏极与差分放大电路102的输出端子连接、源极与电源端子150连接。NMOS晶体管138的栅极与NMOS晶体管132的栅极连接、源极与输出端子121连接。PMOS晶体管136的栅极及漏极与NMOS晶体管138的漏极连接、源极与电源端子150连接。PMOS晶体管137的栅极与PMOS晶体管136的栅极连接、漏极与差分放大电路102的输出端子连接、源极与电源端子150连接。PMOS晶体管105的栅极与差分放大电路102的输出端子连接、源极与电源端子150连接、漏极与输出端子121连接。电阻107及电阻108连接在输出端子121与接地端子100之间(例如，参照专利文献I)。现有的电压调节器如以下那样进行动作，保护电路免受过电流。若电压调节器的输出端子和接地端子出现短路那样的情况，则输出电流Iout增加。若输出电流Iout增加，则流入感测晶体管131的电流变多，流入NMOS晶体管132的电流也变多。流入与NMOS晶体管132电流反射镜(current mirror)连接的NMOS晶体管133的电流也变多,流入PMOS晶体管134的电流也变多。与PMOS晶体管134电流反射镜连接的PMOS晶体管135的导通电阻变小，输出晶体管105的栅极/源极间电压变低，输出晶体管105截止。这样,输出电流Iout减少,输出电压Vout变低。若输出电压Vout变低到既定电压以下，则NMOS晶体管138的栅极/源极间电压变为阈值电压以上，NMOS晶体管138导通。于是，流入PMOS晶体管136的电流变多，与PMOS晶体管136电流反射镜连接的PMOS晶体管137的导通电阻变小。输出晶体管105的栅极/源极间电压进一步变低，进一步截止。这样，输出电流Iout进一步变小,成为短路时的输出电流Is。然后，输出电压Vout进一步变低，成为0伏特。
专利文献I :日本特开2010-218543号公报
发明内容
然而，在现有技术中，存在着这一课题，即输入输出电压差较小时，若输出电压没有下降到某种程度就不施加过电流保护，从而过电流导致连接的IC受到损坏。另外，还存在着由于不能够控制输出电压的下降量，所以难以获得完美的折形特性(7 O字O特性)
这一课题。本发明鉴于上述情况而做出，提供这样的电压调节器，即输入输出电压差较小时，能够在输出电流较多的状态下，不等输出电压下降就施加过电流保护，能够获得完美的折形特性。本发明的具备过电流保护电路的电压调节器，具备基准电压电路，其输出基准电压；输出晶体管；第一差分放大电路，其放大所述基准电压与对所述输出晶体管输出的电压进行分压后的分压电压之差并输出，且控制所述输出晶体管的栅极；以及过电流保护电路，其保护电路免受所述输出晶体管的输出电流的过电流，其特征在于，所述过电流保护电路具备感测晶体管，其感测所述输出电流；第一晶体管，其漏极与所述感测晶体管的漏极连接；第二差分放大电路，其输出端子与所述第一晶体管的栅极连接、反相输入端子与所述第一晶体管的源极连接、同相输入端子与所述第一差分放大电路的同相输入端子连接；第一电阻，其与所述第一晶体管的源极连接；以及控制电路，其基于流入所述感测晶体管的电流控制所述输出晶体管的栅极。本发明的具备过电流保护电路的电压调节器，通过在过电流保护电路中使用差分放大电路，在输入输出电压差较小、输出电流较多的状态下，即使输出电压没有下降也能够施加过电流保护。另外，能够获得完美的折形特性。
图I是示出第一实施方式的电压调节器的电路图。图2是示出第二实施方式的电压调节器的电路图。图3是示出现有的电压调节器的电路图。附图标记说明100接地端子；101基准电压电路;102、111、206、211差分放大电路；121输出端子；150电源端子；161、261过电流保护电路；171、271控制电路。
具体实施例方式参照附图针对用于实施本发明的方式进行说明。[实施例I]图I是第一实施方式的电压调节器的电路图。本实施方式的电压调节器，由基准电压电路101、差分放大电路102、过电流保护电路161、作为输出晶体管的PMOS晶体管105、电阻107、108、接地端子100、输出端子121以及电源端子150构成。过电流保护电路161由作为感测晶体管的PMOS晶体管131、差分放大电路11UNM0S晶体管112、电阻113以及控制电路171构成。控制电路171由PMOS晶、体管134、135以及NMOS晶体管132、133构成。差分放大电路102的反相输入端子与基准电压电路101连接、同相输入端子与电阻107和108的连接点连接、输出端子与PMOS晶体管105的栅极连接。PMOS晶体管131的栅极与差分放大电路102的输出端子连接、源极与电源端子150连接。NMOS晶体管132的栅极及漏极与PMOS晶体管131的漏极连接、源极与接地端子100连接。NMOS晶体管133的栅极与NMOS晶体管132的栅极连接、源极与接地端子100连接。PMOS晶体管134的漏极及 栅极与NMOS晶体管133的漏极连接、源极与电源端子150连接。PMOS晶体管135的栅极与PMOS晶体管134的栅极连接、漏极与差分放大电路102的输出端子连接、源极与电源端子150连接。PMOS晶体管105的源极与电源端子150连接、漏极与输出端子121连接。电阻107和电阻108连接在输出端子121与接地端子100之间。差分放大电路111的同相输入端子与差分放大电路102的同相输入端子连接、反相输入端子与NMOS晶体管112的源极连接、输出端子与NMOS晶体管112的栅极连接。NMOS晶体管112的漏极与PMOS晶体管131的漏极连接。电阻113连接在NMOS晶体管112的源极与接地端子100之间。接着，针对第一实施方式的电压调节器的动作进行说明。电阻107和108对作为输出端子121的电压的输出电压Vout进行分压，输出分压电压Vfb。差分放大电路102比较基准电压电路101的输出电压Vref和分压电压Vfb，控制作为输出晶体管进行动作的PMOS晶体管105的栅极电压，以便使输出电压Vout为固定。若输出电压Vout高于既定电压,则分压电压Vfb高于基准电压Vref。而且,差分放大电路102的输出信号(PM0S晶体管105的栅极电压)变高，PMOS晶体管105截止，输出电压Vout变低。这样，能够将输出电压Vout控制成为固定。另外,若输出电压Vout低于既定电压，则进行与上述相反的动作，输出电压Vout变高。这样，将输出电压Vout控制为固定。通过由分压电压Vfb输出固定的电压，在差分放大电路111的输出输出Hi，NMOS晶体管112能保持导通状态。若输出端子121与接地端子100短路，则输出电流Iout增加。若输出电流Iout成为超过最大输出电流Im的过电流状态，则流入与PMOS晶体管105电流反射镜连接且感测输出电流的PMOS晶体管131的电流变多。而且，流入NMOS晶体管132的电流也变多，流入与NMOS晶体管132电流反射镜连接的NMOS晶体管133的电流也变多，流入PMOS晶体管134的电流也变多。于是，与PMOS晶体管134电流反射镜连接的PMOS晶体管135的导通电阻变小，PMOS晶体管105的栅极/源极间电压变低，所以PMOS晶体管105截止。这样，流过的输出电流Iout不会多于最大输出电流Im，输出电压Vout变低。在这里，利用流入NMOS晶体管133的电流，PMOS晶体管105的栅极/源极间电压变低，PMOS晶体管105截止，输出电流Iout固定为最大输出电流Im，所以最大输出电流Im由流入NMOS晶体管133的电流决定。若输出端子121与接地端子100短路，则输出电压Vout也下降，分压电压Vfb下降。若分压电压Vfb下降，则差分放大电路111的输出电压逐渐变低，NMOS晶体管112逐渐截止。于是，流入NMOS晶体管112的电流逐渐变小，流入NMOS晶体管132的电流逐渐增力口。而且，流入电流反射镜连接的NMOS晶体管133的电流逐渐增加，流入PMOS晶体管134的电流也逐渐增加。这样，能够降低PMOS晶体管135的导通电阻，能够降低PMOS晶体管105的栅极/源极间电压、使PMOS晶体管105截止。
由以上所述，通过随着输出电压下降使NMOS晶体管112逐渐截止，在输出电流较多的状态下，能够不等输出电压的下降就施加过电流保护。而且，不会使过电流导致连接的IC受到破坏，能够获得完美的折形特性。[实施例2]图2是第二实施 方式的电压调节器的电路图。第二实施方式的电压调节器，由基准电压电路101、差分放大电路102、过电流保护电路261、PM0S晶体管105、电阻107、108、接地端子100、输出端子121以及电源端子150构成。过电流保护电路261由PMOS晶体管131、差分放大电路211、NMOS晶体管212、电阻213以及控制电路271构成。控制电路271由PMOS晶体管204、差分放大电路206以及电阻214构成。差分放大电路102的反相输入端子与基准电压电路101连接、同相输入端子与电阻107和108的连接点连接、输出端子与PMOS晶体管105的栅极连接。PMOS晶体管131的栅极与差分放大电路102的输出端子连接、源极与电源端子150连接。差分放大电路211的同相输入端子与差分放大电路102的同相输入端子连接、反相输入端子与NMOS晶体管212的源极连接、输出端子与NMOS晶体管212的栅极连接。差分放大电路206的同相输入端子与差分放大电路102的反相输入端子连接、反相输入端子与NMOS晶体管212的漏极连接、输出端子与PMOS晶体管204的栅极连接。电阻213连接在NMOS晶体管212的源极与接地端子100之间。电阻214连接在差分放大电路206的反相输入端子与接地端子100之间。PMOS晶体管204的漏极与差分放大电路102的输出端子连接、源极与电源端子150连接。PMOS晶体管105的源极与电源端子150连接、漏极与输出端子121连接。电阻107和电阻108连接在输出端子121与接地端子100之间。接着，针对第二实施方式的电压调节器的动作进行说明。电阻107和108对作为输出端子121的电压的输出电压Vout进行分压，输出分压电压Vfb。差分放大电路102比较基准电压电路101的输出电压Vref和分压电压Vfb，控制作为输出晶体管进行动作的PMOS晶体管105的栅极电压，以便输出电压Vout为固定。若输出电压Vout高于既定电压，则分压电压Vfb高于基准电压Vref。而且，差分放大电路102的输出信号(PM0S晶体管105的栅极电压)变高，PMOS晶体管105截止，输出电压Vout变低。这样，将输出电压Vout控制为固定。另外,若输出电压Vout低于既定电压,贝U进行与上述相反的动作，输出电压Vout变高。这样，将输出电压Vout控制为固定。通过由分压电压Vfb输出固定的电压，在差分放大电路211的输出输出Hi，NMOS晶体管212能保持导通状态。若输出端子121与接地端子100短路，则输出电流Iout增加。若输出电流Iout成为超过最大输出电流Im的过电流状态，则流入与PMOS晶体管105电流反射镜连接且感测输出电流的PMOS晶体管131的电流变多，差分放大电路206的反相输入端子的电压上升。若差分放大电路206的反相输入端子的电压超过基准电压电路101的电压，则差分放大电路206的输出端子的电压逐渐变低，使PMOS晶体管204逐渐导通。这样，使PMOS晶体管105的栅极逐渐成为电源端子150的电压，使PMOS晶体管105截止而对于过电流状态施加保护。若输出端子121与接地端子100短路，则输出电压Vout也下降，分压电压Vfb下降。若分压电压Vfb下降，则差分放大电路211的输出电压逐渐变低，NMOS晶体管212逐渐截止。于是，流入NMOS晶体管212的电流逐渐变小，流入电阻214的电流逐渐增加。这样，能够利用输出电压的下降使差分放大电路206的反相输入端子的电压增大，通过利用差分放大电路206使PMOS晶体管204逐渐导通，且使PMOS晶体管105逐渐截止，从而能够对于过电流状态施加保护 。由于差分放大电路206比较基准电压电路101的电压和在电阻214产生的电压，所以通过调整电阻214的电阻值能够自由设定施加过电流保护的点。此外，虽未图示，但通过在与差分放大电路206连接的基准电压电路中使用其他基准电压电路，调整电压值，也能够自由设定施加过电流保护的点。由以上所述，通过随着输出电压下降使NMOS晶体管212逐渐截止，能够在输出电流较多的状态下，不等输出电压的下降就施加过电流保护。而且，不会使过电流导致连接的IC受到破坏，能够获得完美的折形特性。并且，能够自由设定过电流保护的施加点。
权利要求
1.一种电压调节器，具备 基准电压电路，其输出基准电压； 输出晶体管； 第一差分放大电路，其放大所述基准电压与对所述输出晶体管输出的电压进行分压后的分压电压之差并输出，且控制所述输出晶体管的栅极；以及 过电流保护电路，其保护电路免受所述输出晶体管的输出电流的过电流， 其特征在于，所述过电流保护电路具备 感测晶体管，其感测所述输出电流； 第一晶体管，其漏极与所述感测晶体管的漏极连接； 第二差分放大电路，其输出端子与所述第一晶体管的栅极连接、反相输入端子与所述第一晶体管的源极连接、同相输入端子与所述第一差分放大电路的同相输入端子连接；第一电阻，其与所述第一晶体管的源极连接；以及控制电路，其基于流入所述感测晶体管的电流控制所述输出晶体管的栅极。
2.如权利要求I所述的电压调节器，其特征在于， 所述控制电路具备 第二晶体管，其栅极和漏极与所述感测晶体管的漏极连接； 第三晶体管，其与所述第二晶体管电流反射镜连接； 第四晶体管，其栅极和漏极与所述第三晶体管的漏极连接；以及第五晶体管，其与所述第四晶体管电流反射镜连接，且漏极与所述输出晶体管的栅极连接。
3.如权利要求I所述的电压调节器，其特征在于， 所述控制电路具备 第三差分放大电路，其同相输入端子与所述基准电压电路连接、反相输入端子与所述感测晶体管的漏极连接； 第二电阻，其与所述第三差分放大电路的反相输入端子连接；以及第二晶体管，其栅极与所述第三差分放大电路的输出端子连接、漏极与所述输出晶体管的栅极连接。
全文摘要
本发明通过采取用差分放大电路检测流过感测晶体管的感测电流的结构，在输入输出电压差较小、输出电流较多的状态下，即使输出电压没有下降也能够施加过电流保护。另外，能够获得完美的折形特性。从而提供在输入输出电压差较小时，也能够在输出电流较多的状态下不等输出电压的下降就施加过电流保护的电压调节器。
文档编号G05F1/56GK102629147SQ20121002856
公开日2012年8月8日 申请日期2012年2月1日 优先权日2011年2月1日
发明者H·索奇特 申请人:精工电子有限公司