专利名称：具有自动调整输出电压的全cmos带隙电压基准电路的制作方法
技术领域：
本发明涉及CMOS模拟集成电路设计技术领域，具体涉及一种具有自动调整输出电压的全CMOS带隙电压基准电路。
背景技术：
带隙基准直接来源于硅的能带隙，属于模拟电路领域，包含电压基准和电流基准。带隙电压基准在A/D转换器、电压和电流稳压器中等许多地方都有应用，它为系统提供一个稳定的直流参考电压，其稳定与否直接影响到整体电路的性能。因此为提高电路性能，设计者们在公认的“带隙”技术及其原理的基础上又设计出了各种各样的带隙电压基准电路。衡量带隙电压基准电路好坏的性能参数主要有温漂系数、输出噪声、功耗、电源抑制等。目前在带隙电压基准电路中多使用了双极型晶体管，此类电路的工作原理简单，且易于实现，但会受到不能制造或不能制造具有较大面积的双极型晶体管工艺的限制。针对此种情况，本发明提出了一种全CMOS的带隙基准电路，即在电路中用PMOS管代替双极型晶体管，此电路还有功耗低、面积小等优点。
发明内容
(一 )要解决的技术问题本发明的主要目的在于提供一种具有自动调整输出电压的全CMOS带隙电压基准电路，以解决特殊工艺不能制造或不能制造具有较大面积的双极型晶体管的问题。此外，本发明中使用PMOS型晶体管代替双极型晶体管，相较于使用NMOS型晶体管，也有其优势，如功耗低、噪声性能好等。( 二 )技术方案为达到上述目的，本发明提供了一种具有自动调整输出电压的全CMOS带隙电压基准电路，该带隙电压基准电路包括启动电路10和带隙基准产生电路20，其中:启动电路10，用于防止因放大器负输入端一直为低使输出端一直为高而出现锁死状态；带隙基准产生电路20，用于产生和温度无关的电流。上述方案中，所述启动电路10包括用二极管连接的第一 PMOS管Ml和第三NMOS管M3，以及用共漏形式接入的第二 NMOS管M2，其中:用二极管连接的第一 PMOS管Ml和第三NMOS管M3，用于分压，给用共漏形式接入的第二 NMOS管M2的栅极提供一个合适并且恒定的电位；用共漏形式接入的第二 NMOS管M2，用于在上电初期第二 NMOS管M2的源极201电位较低时，向第二电阻R2和第七PMOS管M7注入电流，使第二 NMOS管M2的源极201电位快速上升到一个合适的值，从而使放大器快速进入正常工作状态。上述方案中，所述带隙基准产生电路20包括放大器200，第四至第六PMOS电流镜(M4、M5、M6)，用于产生正温度系数电压的第一电阻Rl，第二及第三分流电阻(R2、R3)，以及用二极管连接的第七及第八PMOS管(M7、M8)，其中:放大器200与第五PMOS电流镜M5、第一电阻R1、第三分流电阻R3、第八PMOS管M8连接成负反馈形式，使节点201和节点202处的电压相等；用二极管连接的第七及第八PMOS管(M7、M8)工作在亚阈值区，使其栅源电压具有负温度系数，从而使流过第一电阻Rl的电流具有正温度系数；第二及第三分流电阻(R2、R3)，用于使其流过的电流具有负温度系数，这样，适当调整比例系数，就能够使流过第四至第六PMOS电流镜(M4、M5、M6)的电流具有零温度系数。上述方案中，所述放大器200采用两级运放结构，第一级为差分输入单端输出结
构，第二级为单管共源放大器，由于外部存在负反馈环路，为了使环路的相位裕度足够大，
在第二级放大器的第八PMOS管M8的漏极和栅极加入补偿电阻R和补偿电容C进行相位补 (三)有益效果与现有技术相比，本发明的技术方案产生的有益效果如下:1、本发明提供的具有自动调整输出电压的全CMOS带隙电压基准电路，通过采用PMOS型晶体管代替双极型晶体管的方式，实现了一种全CMOS的带隙基准电路。该电路首先由启动电路10使带隙基准产生电路20进入正常工作状态；之后将输出参考电流量通过电阻转换成参考电压量。电路的输出电压温漂系数达到3.5ppm/°C，电源抑制比(PSRR)达到57.7。2、本发明提供的具有自动调整输出电压的全CMOS带隙电压基准电路，由于电路中用PMOS型晶体管工作在亚阈值区代替双极型晶体管，使得被镜像的与温度无关的电流非常小，从而降低了电路的总功耗；同时，由于电路中避免使用双极型晶体管，因而使此带隙基准电路的版图实现时，在 面积方面得到很大改善。3、本发明提供的具有自动调整输出电压的全CMOS带隙电压基准电路，由于PMOS晶体管的噪声性能要由于双极型晶体管，所以次带隙基准电路在噪声方面也得到了改善。4、本发明提供的具有自动调整输出电压的全CMOS带隙电压基准电路，适用于不能制造双极型晶体管或制造双极型晶体管有困难的工艺，应用范围广。
图1是依照本发明实施例的全CMOS的带隙基准电路的结构示意图；图2是依照本发明实施例的全CMOS的带隙基准电路中放大器的电路示意图；图3是依照本发明实施例的全CMOS的带隙基准电路中输出电压的仿真结果图。
具体实施例方式为使本发明的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参照附图，对本发明进一步详细说明。如图1所示，图1是依照本发明实施例的全CMOS的带隙基准电路的结构示意图，该带隙电压基准电路包括启动电路10和带隙基准产生电路20，其中:启动电路10，用于防止因放大器负输入端一直为低使输出端一直为高而出现锁死状态；带隙基准产生电路20，用于产生和温度无关的电流。启动电路10包括用二极管连接的第一 PMOS管Ml和第三NMOS管M3，以及用共漏形式接入的第二 NMOS管M2，其中:用二极管连接的第一 PMOS管Ml和第三NMOS管M3，用于分压，给用共漏形式接入的第二NMOS管M2的栅极提供一个合适并且恒定的电位；用共漏形式接入的第二 NMOS管M2，用于在上电初期第二 NMOS管M2的源极201电位较低时，向第二电阻R2和第七PMOS管M7注入电流，使第二 NMOS管M2的源极201电位快速上升到一个合适的值，从而使放大器快速进入正常工作状态。带隙基准产生电路20用于产生和温度无关的电流，包括放大器200，第四至第六PMOS电流镜(M4、M5、M6)，用于产生正温度系数电压的第一电阻R1，第二及第三分流电阻(R2、R3)，以及用二极管连接的第七及第八PMOS管(M7、M8)，其中:放大器200与第五PMOS电流镜M5、第一电阻R1、第三分流电阻R3、第八PMOS管M8连接成负反馈形式，使节点201和节点202处的电压相等；用二极管连接的第七及第八PMOS管(M7、M8)工作在亚阈值区，使其栅源电压具有负温度系数，从而使流过第一电阻Rl的电流具有正温度系数；第二及第三分流电阻(R2、R3)，用于使其流过的电流具有负温度系数，这样，适当调整比例系数，就能够使流过第四至第六PMOS电流镜(M4、M5、M6)的电流具有零温度系数。电阻用于将与温度无关的电流转换成与温度无关的电压。电路工作原理如下:设计中的M7、M8都为PMOS管，且衬底与源极电势相同，比例为1: n，对于PMOS管，有对应的阈值电压表达式:
权利要求
1.一种具有自动调整输出电压的全CMOS带隙电压基准电路，其特征在于，该带隙电压基准电路包括启动电路(10)和带隙基准产生电路(20)，其中: 启动电路(10)，用于防止因放大器负输入端一直为低使输出端一直为高而出现锁死状态； 带隙基准产生电路(20)，用于产生和温度无关的电流。
2.根据权利要求1所述的具有自动调整输出电压的全CMOS带隙电压基准电路，其特征在于，所述启动电路(10)包括用二极管连接的第一 PMOS管(Ml)和第三NMOS管(M3)，以及用共漏形式接入的第二 NMOS管(M2)，其中: 用二极管连接的第一 PMOS管(Ml)和第三NMOS管(M3)，用于分压，给用共漏形式接入的第二 NMOS管(M2)的栅极提供一个合适并且恒定的电位； 用共漏形式接入的第二 NMOS管(M2)，用于在上电初期第二 NMOS管(M2)的源极(201)电位较低时，向第二电阻(R2)和第七PMOS管(M7)注入电流，使第二 NMOS管(M2)的源极(201)电位快速上升到一个合适的值，从而使放大器快速进入正常工作状态。
3.根据权利要求1所述的具有自动调整输出电压的全CMOS带隙电压基准电路，其特征在于，所述带隙基准产生电路(20)包括放大器(200)，第四至第六PMOS电流镜(M4、M5、M6)，用于产生正温度系数电压的第一电阻(Rl)，第二及第三分流电阻(R2、R3)，以及用二极管连接的第七及第八PMOS管(M7、M8)，其中: 放大器(200)与第五PMOS电流镜(M5)、第一电阻(Rl)、第三分流电阻(R3)、第八PMOS管(M8)连接成负反馈形式，使节点201和节点202处的电压相等； 用二极管连接的第 七及第八PMOS管(M7、M8)工作在亚阈值区，使其栅源电压具有负温度系数，从而使流过第一电阻(Rl)的电流具有正温度系数； 第二及第三分流电阻(R2、R3)，用于使其流过的电流具有负温度系数，这样，适当调整比例系数，就能够使流过第四至第六PMOS电流镜(M4、M5、M6)的电流具有零温度系数。
4.根据权利要求3所述的具有自动调整输出电压的全CMOS带隙电压基准电路，其特征在于，所述放大器(200)采用两级运放结构，第一级为差分输入单端输出结构，第二级为单管共源放大器，由于外部存在负反馈环路，为了使环路的相位裕度足够大，在第二级放大器的第八PMOS管(M8)的漏极和栅极加入补偿电阻(R)和补偿电容(C)进行相位补偿。
全文摘要
本发明公开了一种具有自动调整输出电压的全CMOS带隙电压基准电路，该带隙电压基准电路包括启动电路和带隙基准产生电路，其中启动电路，用于防止因放大器负输入端一直为低使输出端一直为高而出现锁死状态；带隙基准产生电路，用于产生和温度无关的电流。本发明通过采用PMOS型晶体管代替双极型晶体管的方式，实现了一种全CMOS的带隙基准电路。该带隙基准电路具有功耗低、面积小，噪声性能好，在不考虑工艺误差的情况下稳定性好等优点，适用于不能制造双极型晶体管或制造双极型晶体管有困难的工艺。
文档编号G05F3/22GK103218008SQ20131011398
公开日2013年7月24日 申请日期2013年4月3日 优先权日2013年4月3日
发明者赵建中, 赵撼坤, 刘海南, 黑勇, 周玉梅 申请人:中国科学院微电子研究所