能带隙参考电压产生电路与使用其的电子系统的制作方法
【专利摘要】本发明公开了一种能带隙参考电压产生电路与使用其的电子系统。能带隙参考电压产生电路包括三端电流源电路、缓冲器、差动放大电路、反馈电路、第一晶体管、第二晶体管、第三电阻与第四电阻。三端电流源电路用以提高能带隙参考电压产生电路的电源抑制比以稳定第一电流，并且第一电流用以偏压差动放大电路。本揭示内容通过调整电阻的阻值以补偿参考电压的温度曲线。
【专利说明】能带隙参考电压产生电路与使用其的电子系统
【技术领域】
[0001]本发明关于一种能带隙参考电压产生电路，特别是指一种独立于系统电压与温度的能带隙参考电压产生电路。
【背景技术】
[0002]在高科技不断的创新改进下，消费性电子产品已逐渐普及于人们的生活中，尤其各种手持式电子装置，例如:手机、数码相机、个人数码助理或平板电脑等，因其轻薄短小，可随身携带的特性深受人们的喜爱。然而，手持式电子装置在使用上须考量电源能量供应时间长短的问题，目前多利用如镍氢电池及锂电池等电池装置，加上额外搭配符合电池装置规格的充电器使用。
[0003]能带隙参考电压源电路的设计是该领域中众所周知的，这些电路被设计以提供一独立于电路中温度变化的电压标准。能带隙参考电压源的参考电压是一个双极结型晶体管(双极型晶体管)的基极与射极间所发展的电压V b e和另外两个双极型晶体管的基极一射极电压V b e之差(AV b e)的函数。第一个双极型晶体管的基极一射极电压V b e具有一个负的温度系数，或者当温度升高时基极一射极电压V b e将会减少。另外两个双极型晶体管的差分电压AV b e将会具有一个正的温度系数，这就意味着当温度升高时该差分基极一射极电压AV b e也随之升高。独立于能带隙电压参考电压源的温度的参考电压通过缩放差分基极一射极电压AV b e以及求其与第一个双极型晶体管的基极一射极电压Vb e的和而得到调整。然而，一般的参考电压产生电路通常都可能会遭遇到环境温度的改变或系统电压变异而影响到参考电压的稳定度的相关问题。
【发明内容】
[0004]本发明的目的在于提供一种能带隙参考电压产生电路，用以提供一参考电压。能带隙参考电压产生电路包括三端电流源电路、缓冲器、差动放大电路、反馈电路、第一晶体管、第二晶体管、第三电阻与第四电阻。三端电流源电路接收系统电压并且当系统电压的电压值大于第一门槛值时，则输出第一电流，其中三端电流源电路用以提高能带隙参考电压产生电路的电源抑制比，以稳定第一电流。缓冲器电性连接系统电压与三端电流源电路并且接收三端电流源电路所输出的第一电压，其中第一电压的幅值被缓冲器予以锁定。差动放大电路电性连接三端电流源电路，所述差动放大电路接收第一输入电压、第二输入电压与第一电流，并且据此输出参考电压，其中第一电流用以偏压差动放大电路。反馈电路接收参考电压并且根据分压比值输出反馈电压。第一晶体管的集极通过第一电阻电性连接至参考电压，第一晶体管的基极接收反馈电压以偏压在主动区。第二晶体管的集极通过第二电阻电性连接至参考电压，第二晶体管的基极接收反馈电压以偏压在主动区。第三电阻的一端连接第一晶体管的射极，其中通过调整第三电阻的阻值以补偿参考电压的温度曲线。第四电阻的一端连接第三电阻的另一端与第二晶体管的射极，第四电阻的另一端连接接地电压。
[0005]在本发明其中一个实施例中，反馈电压为参考电压与分压比值的乘积。
[0006]在本发明其中一个实施例中，第一晶体管的射极面积大于第二晶体管的射极面积。
[0007]在本发明其中一个实施例中，三端电流源电路包括第三晶体管、第四晶体管、第五电阻与第六电阻。第三晶体管的漏极连接系统电压。第四晶体管的漏极连接第三晶体管的源极。第五电阻的一端连接第四晶体管的源极，第五电阻的另一端连接第三晶体管的栅极。第六电阻的一端连接第五电阻的另一端，第六电阻的另一端连接第四晶体管的栅极。第三晶体管、第四晶体管与第五晶体管为空乏型晶体管。
[0008]在本发明其中一个实施例中，缓冲器包括第五晶体管。第五晶体管的漏极连接系统电压，第五晶体管的栅极连接第五电阻的另一端，第五晶体管的源极输出参考电压，其中第五晶体管为空乏型晶体管。
[0009]在本发明其中一个实施例中，差动放大电路包括第六晶体管、第七晶体管与第七电阻。第六晶体管的集极连接第六电阻的另一端以接收第一电流，第六晶体管的基极接收第一输入电压。第七晶体管的集极连接第五晶体管的源极，第七晶体管的基极接收第二输入电压，第七晶体管的射极连接第六晶体管的射极。第七电阻的一端连接第七晶体管的射极，第七电阻的另一端连接接地电压。
[0010]在本发明其中一个实施例中，差动放大电路还包括第八晶体管。第八晶体管的漏极连接第七晶体管的射极，第八晶体管的栅极连接第三电阻的一端，其中第八晶体管为空乏型晶体管，其中第八晶体管与第七电阻形成一电流槽。
[0011]在本发明其中一个实施例中，差动放大电路还包括第九晶体管。第九晶体管的漏极连接第七晶体管的射极，第九晶体管的栅极连接第七电阻的另一端，第九晶体管的源极连接第七电阻的一端，其中第九晶体管为空乏型晶体管并且第九晶体管与第七电阻形成电流槽。
[0012]在本发明其中一个实施例中，反馈电路为电阻分压电路，并且反馈电路包括第八电阻与第九电阻。第八电阻的一端连接第五晶体管的源极，第八电阻的另一端连接至第一及第二晶体管的基极。第九电阻的一端连接第八电阻的另一端，第九电阻的另一端连接接地电压。分压比值为第九电阻的阻值除以第八电阻与第九电阻的阻值的总和，并且通过分压比值的调整来适应性地调整参考电压的电压值。
[0013]本发明实施例提供一种电子系统，电子系统包括能带隙参考电压产生电路与负载。能带隙参考电压产生电路包括三端电流源电路、缓冲器、差动放大电路、反馈电路、第一晶体管、第二晶体管、第三电阻与第四电阻。三端电流源电路接收系统电压并且当系统电压的电压值大于第一门槛值时，则输出第一电流，其中三端电流源电路用以提高能带隙参考电压产生电路的电源抑制比，以稳定第一电流。缓冲器电性连接系统电压与三端电流源电路并且接收三端电流源电路所输出的第一电压，其中第一电压的幅值被缓冲器予以锁定。差动放大电路电性连接三端电流源电路，所述差动放大电路接收第一输入电压、第二输入电压与第一电流，并且据此输出参考电压，其中第一电流用以偏压差动放大电路。反馈电路接收参考电压并且根据分压比值输出反馈电压。第一晶体管的集极通过第一电阻电性连接至参考电压，第一晶体管的基极接收反馈电压以偏压在主动区。第二晶体管的集极通过第二电阻电性连接至参考电压，第二晶体管的基极接收反馈电压以偏压在主动区。第三电阻的一端连接第一晶体管的射极，其中通过调整第三电阻的阻值以补偿参考电压的温度曲线。第四电阻的一端连接第三电阻的另一端与第二晶体管的射极，第四电阻的另一端连接接地电压。负载电性连接能带隙参考电压产生电路以接收参考电压。
[0014]综上所述，本发明实施例所提出的能带隙参考电压产生电路与电子系统，通过三端电流源电路与来使得能带隙参考电压产生电路提供一个能独立于系统电压的参考电压。再者，能带隙参考电压产生电路所产生的参考电压具有良好的温度效应。
[0015]为使能更进一步了解本发明的特征及技术内容，请参阅以下有关本发明的详细说明与附图，但是此等说明与所附图式仅用来说明本发明，而非对本发明的权利要求范围作任何的限制。
【专利附图】
【附图说明】
[0016]图1为根据本发明例示性实施例所绘示的能带隙参考电压产生电路的区块示意图。
[0017]图2为根据本发明的另一实施例所绘示的能带隙参考电压产生电路的具体电路示意图。
[0018]图3为根据本发明的一实施例所绘示的能带隙参考电压产生电路的具体电路示意图。
[0019]图4为根据本发明的一实施例所绘示的能带隙参考电压产生电路的具体电路示意图。
[0020]图5为根据本发明实施例的参考电压相对于系统电压的模拟曲线图。
[0021]图6为根据本发明实施例的参考电压相对于负载电流的模拟曲线图。
[0022]图7为根据本发明实施例的参考电压相对于温度的模拟曲线图。
[0023]图8为根据本发明实施例的参考电压的偏移量相对于温度的模拟曲线图。
[0024]图9为根据本发明实施例的电子系统的示意图。
[0025]其中，附图标记说明如下:
[0026]100、200、300、400:能带隙参考电压产生电路
[0027]900:电子系统
[0028]910:能带隙参考电压产生电路
[0029]920:负载
[0030]110:三端电流源电路
[0031]120:缓冲器
[0032]130:差动放大电路
[0033]140:反馈电路
[0034]GND:接地电压
[0035]Q1:第一晶体管
[0036]Q2:第二晶体管
[0037]Q3:第三晶体管
[0038]Q4:第四晶体管
[0039]Q5:第五晶体管
[0040]Q6:第六晶体管
[0041]Q7:第七晶体管
[0042]Q8:第八晶体管
[0043]Q9:第九晶体管
[0044]R1:第一电阻
[0045]R2:第二电阻
[0046]R3:第三电阻
[0047]R4:第四电阻
[0048]R5:第五电阻
[0049]R6:第六电阻
[0050]R7:第七电阻
[0051]R8:第八电阻
[0052]R9:第九电阻
[0053]1:第一电流
[0054]V1:第一电压
[0055]VIN1:第一输入电压
[0056]VIN2:第二输入电压
[0057]VF:反馈电压
[0058]VSS:系统电压
[0059]VREF:参考电压
【具体实施方式】
[0060]在下文将参看随附图式更充分地描述各种例示性实施例，在随附图式中展示一些例示性实施例。然而，本发明概念可能以许多不同形式来体现，且不应解释为限于本文中所阐述的例示性实施例。确切而言，提供此等例示性实施例使得本发明将为详尽且完整，且将向本领域技术人员充分传达本发明概念的范畴。在诸图式中，可为了清楚而夸示层及区的大小及相对大小。类似数字始终指示类似元件。
[0061]应理解，虽然本文中可能使用术语第一、第二、第三等来描述各种元件，但此等元件不应受此等术语限制。此等术语乃用以区分一元件与另一元件。因此，下文论述的第一元件可称为第二元件而不偏离本发明概念的教示。如本文中所使用，术语“及/或”包括相关联的列出项目中的任一者及一或多者的所有组合。
[0062]〔能带隙参考电压产生电路的实施例〕
[0063]请参照图1，图1为根据本发明例示性实施例所绘示的能带隙参考电压产生电路的区块示意图。如图1所示，能带隙参考电压产生电路100包括三端电流源电路110、缓冲器120、差动放大电路130、反馈电路140、第一晶体管Q1、第二晶体管Q2、第三电阻R3与第四电阻R4。三端电流源电路110电性连接系统电压VSS。缓冲器120电性连接系统电压VSS与三端电流源电路110。差动放大电路130电性连接三端电流源电路110。反馈电路140电性连接差动放大电路130与缓冲器120。第一晶体管Q1的集极通过第一电阻R1电性连接至参考电压VREF，并且第一晶体管Q1的基极电性连接反馈电路140。第二晶体管Q2的集极通过第二电阻R2电性连接至参考电压VREF，并且第二晶体管Q2的基极电性连接反馈电路140。第三电阻R3的一端电性连接第一晶体管Q1的射极。第四电阻R4的一端电性连接第三电阻R3的另一端与第二晶体管Q2的射极。
[0064]关于三端电流源电路110，三端电流源电路110用以接收系统电压VSS并且当系统电压VSS的电压值大于第一门槛值(例如一工作电压下限值)时，则三端电流源电路110会输出第一电流I。再者，三端电流源电路110用以提高能带隙参考电压产生电路100的电源抑制比(Power Supply Reject1n Rat1, PSRR),以稳定第一电流I。此外，三端电流源电路110会输出一第一电压VI至缓冲器120。在一实施例中，当系统电压VSS的电压值大于3.2伏特时，三端电流源电路110所产生的电流I会开始进入稳定状态，并且在系统电压VSS为3.2伏特至4.2伏特之间都能够提供稳流至差动放大电路130，以使得差动放大电路130与其输出的参考电压VREF不随着系统电压VSS的变异而产生大幅的变化。
[0065]关于缓冲器120，缓冲器120用以接收三端电流源电路110所输出的第一电压VI，并且作为输出电流的驱动器(driver)。此外，通过缓冲器来将第一电压VI的幅值予以锁定。
[0066]关于差动放大电路130,差动放大电路130接收第一输入电压VIN1、第二输入电压VIN2与第一电流I，并且据此操作在主动区(active reg1n)，其中第一电流I为用以偏压所述差动放大电路130。
[0067]关于反馈电路140，反馈电路140具有一分压比值，用以接收参考电压VREF并且根据分压比值来输出反馈电压VF，其中反馈电压VF为参考电压VREF与分压比值的乘积。
[0068]关于第一晶体管Q1、第二晶体管Q2、第三电阻R3与第四电阻R4，其中第一晶体管Q1、第二晶体管Q2用以接收反馈电路140所产生的反馈电压VF以偏压在主动区(activereg1n)。此外，在一环境温度范围内(例如摄氏负55度?摄氏125度)，通过第一晶体管Q1、第二晶体管Q2、第三电阻R3与第四电阻R4来使得能带隙参考电压产生电路100所产生的参考电压VREF为接近或等于零温度系数的电压，并且通过调整第三电阻R3的阻值以补偿参考电压VREF的温度曲线。
[0069]在本实施例中，第一晶体管Q1的射极面积大于第二晶体管Q2的射极面积，并且在一例示性实施例，第一晶体管Q1的射极面积为第二晶体管Q2的射极面积的八倍，以使得能带隙参考电压产生电路100的效能更为优良，但并不以此为限。
[0070]为了更详细地说明本发明所述的能带隙参考电压产生电路100的运作流程，以下将举多个实施例中至少的一来作更进一步的说明。
[0071]在接下来的多个实施例中，将描述不同于上述图1实施例的部分，且其余省略部分与上述图1实施例的部分相同。此外，为说明便利起见，相似的参考数字或标号指示相似的元件。
[0072]〔能带隙参考电压产生电路的另一实施例〕
[0073]请参照图2，图2为根据本发明的另一实施例所绘示的能带隙参考电压产生电路的具体电路示意图。与上述图1实施例不同的是，在图2实施例的能带隙参考电压产生电路200，三端电流源电路110包括第三晶体管Q3、第四晶体管Q4、第五电阻R5与第六电阻R6。缓冲器120包括第五晶体管Q5。差动放大电路130包括第六晶体管Q6、第七晶体管Q7、第八晶体管Q8与第七电阻R7。反馈电路140包括第八电阻R8与第九电阻R9，且反馈电路140为电阻分压电路。
[0074]第三晶体管Q3的漏极电性连接系统电压VSS。第四晶体管Q4的漏极电性连接第三晶体管Q3的源极。第五电阻R5的一端电性连接第四晶体管Q4的源极，第五电阻R5的另一端电性连接第三晶体管Q3的栅极。第六电阻R6的一端电性连接第五电阻R5的另一端，第六电阻R6的另一端电性连接第四晶体管Q4的栅极。须说明的是，在本实施中的第三晶体管Q3、第四晶体管Q4与第五晶体管Q5为一空乏型晶体管。第五晶体管Q5的漏极电性连接系统电压VSS，第五晶体管Q5的栅极电性连接第五电阻R5的另一端，并且第五晶体管Q5的源极输出参考电压VREF，其中在本实施例中，第五晶体管Q5为空乏型晶体管。第六晶体管Q6的集极电性连接第六电阻R6的另一端以接收第一电流I，并且第六晶体管Q6的基极接收第一输入电压VIN1。第七晶体管Q7的集极电性连接第五晶体管Q5的源极，第七晶体管Q7的基极接收第二输入电压VIN2，第七晶体管Q7的射极连接第六晶体管Q6的射极。第八晶体管Q8的漏极电性连接第七晶体管Q7的射极，第八晶体管Q8的栅极电性连接第三电阻R3的一端，第八晶体管Q8的源极电性连接第七电阻R7的一端。第七电阻R7的一端电性连接第八晶体管Q8的源极，并且第七电阻R7的另一端电性连接接地电压GND，其中第八晶体管Q8为空乏型晶体管并且第八晶体管Q8与第七电阻R7形成一电流槽(currentsink)。第八电阻R8的一端电性连接至第五晶体管Q5的源极，第八电阻R8的另一端电性连接至第一及第二晶体管Q1、Q2的基极。第九电阻R9的一端电性连接第八电阻R8的另一端，并且第九电阻R9的另一端连接接地电压GND。
[0075]接下来要教示的，是进一步说明能带隙参考电压产生电路200的工作原理。
[0076]本揭示内容的能带隙参考电压产生电路200不需要任何的启动电路(start-upcircuit),而只是通过具有电源抑制能力的三端电流源电路110来提供稳定的电流I。进一步来说，当系统电压VSS大于第一门槛值时，例如3.2伏特(在本实施例中)，则能带隙参考电压产生电路200会通过第三晶体管Q3、第四晶体管Q4、第五电阻R5与第六电阻R6的组态，来提供稳定的第一电流，其中值得注意的是，第三及第四晶体管Q3、Q4都是空乏型晶体管，并且在本实施例中，第三及第四晶体管Q3、Q4为假型高速电子移动晶体管(Pseudo-morphic High Electron Mobility Transistor, PHEMT)。在一实施例中，由于能够提供良好的电压脉动抑制，因此当系统电压VSS在3.2伏特至4.2伏特之间，能带隙参考电压产生电路200能够使得参考电压VREF具有良好的电源供应抑制比。
[0077]接下来，第六晶体管Q6与第七晶体管Q7会分别接收第一及第二输入电压VIN1、VIN2，并且接收来自于三端电流源电路110所传送的第一电流I,据此以使整个差动放大电路130进入到主动区(active reg1n),其中在本实施例中，第八晶体管Q8与第七电阻R7被组态为一电流槽(current sink)。此外，第八电阻R8与第九电阻R9所组态而成的反馈电路140会检测且接收参考电压VREF，并且根据分压比值与参考电压VREF的电压值的乘积来产生一反馈电压VF，其中分压比值为第九电阻R9的阻值除以第八电阻R8与该第九电阻R9的阻值的总和。值得注意的是，本揭示内容能够通过分压比值的调整来适应性地调整参考电压VREF的电压值。接着，在本实施例中，第一晶体管Q1与第二晶体管Q2会接收反馈电压VF并且据此进入主动区。在本实施例中，第一晶体管Q1、第二晶体管Q2、第三电阻R3与第四电阻R4会为反馈电压VF与参考电压VREF提供良好的温度补偿效应，并且能够进一步地通过调整第三电阻R3的阻值来补偿参考电压的温度曲线。在一实施例中，在摄氏负25度至摄氏125度之间的能带隙参考电压产生电路200，其参考电压VREF为具有接近或等于零温度系数的特性。简单来说，本揭示内容的能带隙参考电压产生电路200所产生的参考电压VREF具有良好的温度效应与电源抑制比(PSRR)。
[0078]为了更详细地说明本发明所述的能带隙参考电压产生电路200的运作流程，以下将举多个实施例中至少之一来作更进一步的说明。
[0079]在接下来的多个实施例中，将描述不同于上述图2实施例的部分，且其余省略部分与上述图2实施例的部分相同。此外，为说明便利起见，相似的参考数字或标号指示相似的元件。
[0080]〔能带隙参考电压产生电路的一实施例〕
[0081]请同时参照图2与图3，图3为根据本发明的一实施例所绘示的能带隙参考电压产生电路的具体电路示意图。与上述图2不同的是，在本实施例的能带隙参考电压产生电路300中，差动放大电路130的电流槽具有另一电路组态，即第九晶体管与第七电阻形成一电流槽，并且第九晶体管为空乏型晶体管，且如图3所示，第九晶体管Q9的栅极连接至接地电压GND，其余细节与上述图2实施例相同，在此不再赘述。请同时参照图2与图4，图4为根据本发明的一实施例所绘示的能带隙参考电压产生电路的具体电路示意图。相较于图2实施例，图4中的差动放大电路130可以不需要第八晶体管Q8，亦即差动放大电路130的电流槽(current sink)只需要第七电阻R7即可，其余细节与上述图2实施例相同，在此不再赘述。
[0082]接下来，要进一步说明图2实施例的能带隙参考电压产生电路200的各种模拟曲线图，藉此以验证本揭示内容的优良功效。请同时参照图2，图5?图8，图5为根据本发明实施例的参考电压相对于系统电压的模拟曲线图。图6为根据本发明实施例的参考电压相对于负载电流的模拟曲线图。图7为根据本发明实施例的参考电压相对于温度的模拟曲线图。图8为根据本发明实施例的参考电压的偏移量相对于温度的模拟曲线图。在PSRR方面，如图5所示，横轴表示系统电压(单位为伏特)并且纵轴表示参考电压(单位为伏特)，当系统电压VSS在3.2伏特至4.2伏特之间变动时，参考电压VREF仅有0.1毫伏特(mV)的变化，因此能带隙参考电压产生电路200具有良好的电压脉动抑制。另外，如图6所示，横轴表示负载电流(单位为毫安培)并且纵轴表示参考电压(单位为伏特)，当负载电流从1毫安培变化至10毫安培时，参考电压仅有0.08毫伏特的变化。接下来，在温度补偿效应方面，如图7所示，横轴表示温度(单位为摄氏)并且纵轴表示参考电压(单位为伏特)。在本揭示内容中，能带隙参考电压产生电路200在环境温度于摄氏负55度?摄氏125度之间变化时，参考电压VREF的电压值仅有±0.085毫伏特(mV)的变化。从另一观点来看，如图8所示，横轴表示温度(单位为摄氏)并且纵轴表示参考电压的偏移量(单位为百分比)，当环境温度在摄氏负55度?摄氏125度之间变化时，参考电压VREF的偏移量仅有±0.003%的变化。因此，本揭示内容的能带隙参考电压产生电路200在温度效应方面具有相当优良的效能。
[0083]〔电子系统的一实施例〕
[0084]请参照图9，图9为根据本发明实施例的电子系统的示意图。电子系统900包括能带隙参考电压产生电路910与连接至能带隙参考电压产生电路910的负载920。能带隙参考电压产生电路910可以是上述实施例中的能带隙参考电压产生电路100、200、300与400的其中之一，且用以提供一参考电压VREF至负载920或下一级电路。电子系统900可以是各种类型的电子装置内的系统，电子装置可以是例如手持装置或行动装置等。
[0085]〔实施例的可能功效〕
[0086]综上所述，本发明实施例所提出的能带隙参考电压产生电路与电子系统，通过三端电流源电路与来使得能带隙参考电压产生电路提供一个能独立于系统电压的参考电压。再者，能带隙参考电压产生电路所产生的参考电压具有良好的温度效应。
[0087]在本揭示内容多个实施例中至少一实施例，能带隙参考电压产生电路在面对负载电阻的变化下(对应至不同的输出电流)能够提供稳定的的参考电压。
[0088]以上所述仅为本发明的实施例，其并非用以局限本发明的专利权利要求范围。
【权利要求】
1.一种能带隙参考电压产生电路，用以提供一参考电压，其特征在于，该能带隙参考电压产生电路包括: 一三端电流源电路，接收一系统电压并且当该系统电压的电压值大于一第一门滥值时，则输出一第一电流，其中该三端电流源电路用以提高该能带隙参考电压产生电路的电源抑制比，以稳定该第一电流； 一缓冲器，电性连接该系统电压与该三端电流源电路并且接收该三端电流源电路所输出的一第一电压，其中该第一电压的幅值被该缓冲器予以锁定； 一差动放大电路，电性连接该三端电流源电路，该差动放大电路接收一第一输入电压、一第二输入电压与该第一电流，并且据此输出该参考电压，其中该第一电流用以偏压该差动放大电路； 一反馈电路，接收该参考电压并且根据一分压比值输出一反馈电压； 一第一晶体管，其集极通过一第一电阻电性连接至该参考电压，其基极接收该反馈电压以偏压在一王动区； 一第二晶体管，其集极通过一第二电阻电性连接至该参考电压，其基极接收该反馈电压以偏压在该王动区； 一第三电阻，其一端连接该第一晶体管的射极，其中通过调整该第三电阻的阻值以补偿该参考电压的温度曲线；以及 一第四电阻，其一端连接该第三电阻的另一端与该第二晶体管的射极，其另一端连接一接地电压。
2.如权利要求1所述的能带隙参考电压产生电路，其中该反馈电压为该参考电压与该分压比值的乘积。
3.如权利要求1所述的能带隙参考电压产生电路，其中该第一晶体管的射极面积大于该第二晶体管的射极面积。
4.如权利要求1所述的能带隙参考电压产生电路，其中该三端电流源电路包括: 一第三晶体管，其漏极连接该系统电压； 一第四晶体管，其漏极连接该第三晶体管的源极； 一第五电阻，其一端连接该第四晶体管的源极，其另一端连接该第三晶体管的栅极；以及 一第六电阻，其一端连接该第五电阻的另一端，其另一端连接该第四晶体管的栅极， 其中该第三晶体管与该第四晶体管为一空乏型晶体管。
5.如权利要求4所述的能带隙参考电压产生电路，其中该缓冲器包括: 一第五晶体管，其漏极连接该系统电压，其栅极连接该第五电阻的另一端，其源极输出该参考电压， 其中该第五晶体管为该空乏型晶体管。
6.如权利要求5所述的能带隙参考电压产生电路，其中该差动放大电路包括: 一第六晶体管，其集极连接该第六电阻的另一端以接收该第一电流，其基极接收该第一输入电压； 一第七晶体管，其集极连接该第五晶体管的源极，其基极接收该第二输入电压，其射极连接该第六晶体管的射极；以及 一第七电阻，其一端连接该第七晶体管的射极，其另一端连接该接地电压。
7.如权利要求6所述的能带隙参考电压产生电路，其中该差动放大电路还包括: 一第八晶体管，其漏极连接该第七晶体管的射极，其栅极连接该第三电阻的一端，其源极连接该第七电阻的一端，其中该第八晶体管为该空乏型晶体管并且该第八晶体管与该第七电阻形成一电流槽。
8.如权利要求6所述的能带隙参考电压产生电路，其中该差动放大电路还包括: 一第九晶体管，其漏极连接该第七晶体管的射极，其栅极连接该第七电阻的另一端，其源极连接该第七电阻的一端，其中该第九晶体管为该空乏型晶体管并且该第九晶体管与该第七电阻形成一电流槽。
9.如权利要求6所述的能带隙参考电压产生电路，其中该反馈电路为一电阻分压电路，并且该反馈电路包括: 一第八电阻，其一端连接该第五晶体管的源极，其另一端连接至该第一及该第二晶体管的基极；以及 一第九电阻，其一端连接该第八电阻的另一端，其另一端连接该接地电压， 其中该分压比值为该第九电阻的阻值除以该第八电阻与该第九电阻的阻值的总和，并且通过该分压比值的调整来适应性地调整该参考电压的电压值。
10.一种电子系统，其特征在于，该电子系统包括: 一能带隙参考电压产生电路，用以提供一参考电压，该能带隙参考电压产生电路包括: 一三端电流源电路，接收一系统电压并且当该系统电压的电压值大于一第一门滥值时，则输出一第一电流，其中该三端电流源电路用以提高该能带隙参考电压产生电路的电源抑制比，以稳定该第一电流； 一缓冲器，电性连接该系统电压与该三端电流源电路并且接收该三端电流源电路所输出的一第一电压，其中该第一电压的幅值被该缓冲器予以锁定； 一差动放大电路，电性连接该三端电流源电路，该差动放大电路接收一第一输入电压、一第二输入电压与该第一电流，并且据此输出该参考电压，其中该第一电流用以偏压该差动放大电路； 一反馈电路，接收该参考电压并且根据一分压比值输出一回授电压； 一第一晶体管，其集极通过一第一电阻电性连接至该参考电压，其基极接收该反馈电压以偏压在一王动区； 一第二晶体管，其集极通过一第二电阻电性连接至该参考电压，其基极接收该反馈电压以偏压在该王动区； 一第三电阻，其一端连接该第一晶体管的射极，其中通过调整该第三电阻的阻值以补偿该参考电压的温度曲线；以及 一第四电阻，其一端连接该第三电阻的另一端与该第二晶体管的射极，其另一端连接一接地电压；以及 一负载，电性连接该能带隙参考电压产生电路以接收该参考电压。
【文档编号】G05F1/567GK104345765SQ201310337445
【公开日】2015年2月11日 申请日期:2013年8月5日 优先权日:2013年8月5日
【发明者】丁兆明 申请人:日月光半导体制造股份有限公司