高精度的负压分段补偿带隙基准电压源电路的制作方法
【技术领域】
[0001] 本发明涉及集成电路稳压器技术领域，尤其涉及一种高精度的负压分段补偿带隙 基准电压源电路。
【背景技术】
[0002] 基准电压源电路是集成稳压器的核心部分之一，其精度和稳定性直接关系整个系 统的整体性能。带隙基准源具有显著的优点：与标准CMOS工艺完全兼容；可以工作在低电 源电压下；温度漂移、噪声和电源抑制比性能等都能满足大部分系统的要求。所以带隙基 准源得到广泛的研宄。如今，基准电压源在AD/DA转换器、电源芯片、锁相环（PLL，Phase Locked Loop)、高精度的电压表、电流表、欧姆表等领域有着广泛的应用。
[0003] -种传统的带隙基准源的工作原理是：利用双极型晶体管的基极-发射极电压Vbe和它们的差值△ Vbe的温度系数符号相反以及集成电路中元器件间匹配和温度跟踪较好的 特点，将这两个电压加以不同的组合，可得到对电源电压和温度不敏感的基准电压，图1给 出了一种典型的带隙基准基本原理。
[0004] 然而这种传统的带隙基准源的输出电压达到的温度系数通常限制在 20-100ppm/°C。这是由于Vbe负温度系数具有非线性，八￥%的线性正温度特性仅能抵消一 阶负温度系数，因此在所需要的工作温度范围如_40°C~125°C内，现有的带隙基准源不能 使基准电压得到有效地补偿，不能满足负压集成稳压器对高精度高稳定性的负压基准源的 要求。
【发明内容】
[0005] 本发明所要解决的技术问题是提供一种高精度的负压分段补偿带隙基准电压源 电路，所述电压源电路通过指数补偿和不同高温段的两次分段补偿，对双极型两管负压带 隙基准电路进行曲率补偿，确保了高精度的负压基准电压输出，负反馈回路提高了负压基 准源的电源抑制比。
[0006] 为解决上述技术问题，本发明所采取的技术方案是：一种高精度的负压分段补偿 带隙基准电压源电路，其特征在于：包括启动电路、带指数补偿的辅助基准电流生成电路、 第一分段补偿电流生成电路、第二分段补偿电流生成电路和负压分段曲率补偿带隙基准电 压输出电路，启动电路产生一个负值高电压输出，用于使带指数补偿的辅助基准电流生成 电路脱离零稳态；带指数补偿的辅助基准电流生成电路用于产生一个辅助负压带隙基准 电压，反馈到启动电路，使启动电路脱离正常工作状态，还产生一个指数补偿的辅助基准电 流，经比例电流镜分别输出给第一分段补偿电流生成电路、第二分段补偿电流生成电路和 负压分段曲率补偿带隙基准电压输出电路，此外，还产生一个正比于温度的电流IPTAT，经 比例电流镜分别输出给第一分段补偿电流生成电路、第二分段补偿电流生成电路；第一分 段补偿电流生成电路和第二分段补偿电流生成电路分别产生第一分段补偿电流和第二分 段补偿电流，然后经比例电流镜输出给负压分段曲率补偿带隙基准电压输出电路；负压分 段曲率补偿带隙基准电压输出电路将所述的辅助基准电流、第一分段补偿电流和第二分段 补偿电流与三个电阻进行运算，得到负压分段曲率补偿带隙基准输出电压。
[0007] 进一步的技术方案在于：所述启动电路包括两个PMOS晶体管PO和Pl，一个NMOS 晶体管Nl，晶体管PO的源极连接地电位GND，晶体管PO的漏极连接晶体管Nl的漏极和晶 体管Pl的栅极，晶体管PO的栅极连接晶体管Nl的栅极和带指数补偿的辅助基准电流生成 电路的反馈输出端A ;晶体管Pl的源极连接地电位GND，晶体管Pl的漏极连接带指数补偿 的辅助基准电流生成电路的双向端口 B ;晶体管Nl管的源极连接电源电压VSS。
[0008] 进一步的技术方案在于：所述带指数补偿的辅助基准电流生成电路包括两个PNP 晶体管：Q1、Q2 ;三个NMOS晶体管：N2、N3、N4 ;三个电阻：R1、R5、R6 ;电阻R5的一端连接地 电位GND，另一端分别与电阻R6的一端和晶体管Ql的发射极连接，电阻R6的另一端连接晶 体管Q2的发射极；晶体管Q2的基极第一路连接晶体管Ql的基极，第二路连接电阻Rl与晶 体管N的漏极形成的反馈输出端A，电阻Rl的另一端连接地电位GND ;晶体管Ql集电极的 第一路与晶体管N3的漏极连接，第二路接晶体管N3的栅极与晶体管M的栅极形成的结点 C ;晶体管Q2的集电极分别与晶体管M的漏极以及晶体管N2的栅极连接，晶体管M的漏 极与晶体管N2的栅极形成双向端口 B ;晶体管N2、晶体管N3和晶体管M的源极连接电源 电压VSS。
[0009] 进一步的技术方案在于：所述第一分段补偿电流生成电路包括：两个PNP晶体管： Q3、Q4 ;三个NMOS晶体管：N5、N6、N10 ;三个PMOS晶体管：P2、P3、P4 ;-个电阻：R7 ;电阻R7 的一端连接地电位GND，另一端连接晶体管Q3的发射极与晶体管NlO的栅极的结点；晶体 管Q3的基极连接晶体管Q4的基极与晶体管P2的源极的结点，晶体管Q3的集电极连接晶 体管N5的漏极与晶体管P2的栅极的结点；晶体管N5的栅极连接带指数补偿的辅助基准电 流生成电路的一个输出端B，晶体管N5的源极连接电源电压VSS ;晶体管Q4的发射极连接 地电位GND，集电极连接晶体管N6的漏极和晶体管NlO的源极；晶体管N6的栅极连接带指 数补偿的辅助基准电流生成电路的另一个输出端C，源极连接电源电压VSS ;晶体管NlO的 漏极分别与晶体管P3的漏极、晶体管P3栅极以及晶体管P4管的栅极连接；晶体管P3的源 极连接地电位GND ;晶体管P4的源极连接地电位GND，漏极连接负压分段曲率补偿带隙基准 电压输出电路的输入端D。
[0010] 进一步的技术方案在于：所述第二分段补偿电流生成电路包括两个PNP晶体管： Q5、Q6 ;三个NMOS晶体管：N7、N8、N11 ;三个PMOS晶体管：P5、P6、P7 ;-个电阻：R8 ;电阻R8 的一端连接地电位GND，另一端分别连接晶体管Q5的发射极和晶体管Nll管的栅极；晶体 管Q5的基极分别连接晶体管Q6的基极和晶体管P5管的源极，集电极分别连接晶体管N7 的漏极和晶体管P5管的栅极；晶体管N7的栅极连接带指数补偿的辅助基准电流生成电路 的一个输出端B，源极连接电源电压VSS ;晶体管Q6的发射极连接地电位GND，集电极分别 连接晶体管N8的漏极和晶体管Nll的源极；晶体管N8的栅极连接带指数补偿的辅助基准 电流生成电路另一个输出端C，源极连接电源电压VSS ;晶体管Nll的漏极分别连接晶体管 P6的漏极、晶体管P6的栅极以及晶体管P7的栅极；晶体管P6的源极连接地电位GND ;晶体 管P7的源极连接地电位GND，漏极连接负压分段曲率补偿带隙基准电压输出电路的另一个 输入端E。
[0011] 进一步的技术方案在于：所述负压分段曲率补偿带隙基准电压输出电路包括：三 个电阻：R2、R3、R4 ;-个NMOS管：N9 ;电阻R2的一端连接地电位GND，另一端连接电阻R3 的一端，电阻R2与电阻R3之间形成负压分段曲率补偿带隙基准电压输出电路的一个输入 端D ;电阻R3的另一端连接电阻R4的一端，电阻R3与电阻R4之间形成负压分段曲率补偿 带隙基准电压输出电路的另一个输入端E ;电阻R4的另一端连接晶体管N9的漏极，电阻R4 与晶体管N9之间形成负压分段曲率补偿带隙基准电压输出电路的一个输出端F，F点电压 为所述电压源电路产生的高精度的负压基准输出电压；晶体管N9的栅极连接带指数补偿 的辅助基准电流生成电路的一个输出端B，源极连接电源电压