专利名称：信息处理设备的制作方法
技术领域：
本发明涉及一种诸如光盘设备之类的信息处理设备和一种用于将数据写入到提供在该信息处理设备中的非易失性存储器的方法。
背景技术：
在诸如光盘设备之类的信息处理设备中，通过在信息处理设备和主计算机之间执行并行数据通信产生数据，并且对获取的数据执行各种类型的信息处理(例如，相对于光盘的写入和读处理)。
在信息处理设备中，用于在信息处理设备和主计算机之间执行并行数据通信的程序(以下，称为通信程序)等，存储在ROM存储器中。用于对存储在ROM存储器中的通信程序执行控制操作等的掌管整个设备的程序等(以下，称为整体程序(whole program)，并且通常称作固件(以下，F/W))，存储在非易失性存储器(快闪ROM等)。正常操作中，写入在非易失性存储器中的整体程序，在非易失性存储器上执行，以便执行各种类型的处理。此时，在信息处理中产生的数据被暂时地记录在易失性存储器中(高速缓存存储器SDRAM等)，该数据包括在信息处理设备和主计算机之间的并行数据通信中产生的数据在内。
为响应诸如记录DVD(数字化通用光盘)和BD(Blue-ray Disk)之类的新介质，诸如光盘设备之类的信息处理设备越来越先进，由此整个系统不可避免地要增加尺寸。同样，用于控制整个系统的CPU的处理能力在某些情况下是不足的，针对于此的可能的解决办法是增加CPU的速度，利用多个CPU实现并行处理等。实际中，在被CPU常规地控制的整个系统中存在诸如光盘设备之类的某些信息处理设备，以处理负载被多个CPU分配的方式控制整个系统，以便在成本和功耗方面响应更先进的功能。
当信息处理设备被制造或修复时，整体程序从主计算机侧写入到信息处理设备的非易失性存储器中。此时，在信息处理设备中，整体程序并未被存储(在制造时)，或者尽管已经被存储，但整体程序的操作是不完整的(在被修复时)。
作为另一种解决办法，发明了一种信息处理设备，该设备包括用于判断整体程序是否被存储在非易失性存储器中的存储状态判断单元。在该信息处理设备中，用于判断整体程序是否被存储在非易失性存储器中的代码(例如，校验和代码或类似的)嵌入在非易失性存储器的整体程序中，以便存储状态判断单元可由此判断出存储状态。
在未审日本专利申请出版No.2001-075796、No.2000-105694、No.2000-010666、No.2002-157137和No.2001-243122中叙述了常规信息处理设备的示例。
如前所述，当信息处理设备被制造或修复时，整体程序并未存储在信息处理设备中(在制造时)，或者尽管已经被存储，但是整体程序的操作是不完整的(在修复时)。为处理使用一个CPU(以下，称为1-CPU系统)的常规系统中的情况，推出一种可用的设备结构和方法，其中，在程序执行从ROM存储器中开始的情况下，整体程序可通过并行数据通信从主计算机传送到信息处理设备并被方便易地写入到非易失性存储器中。
在使用多个CPU(以下，称为多-CPU系统)的系统的情况下，各个CPU的激活步骤和操作状态会影响其他CPU的操作。因此，在使用包括ROM存储器的CPU(此后，称为第一CPU)和包括非易失性存储器的CPU(以下，称为第二CPU)的系统(以下，称为2-CPU系统)中，根据CPU在系统中的激活步骤和操作状态，会产生以下四个不同的问题。
第二CPU被首先激活在非易失性存储器被制造或修复时，第二CPU失控。最后，整个系统不可操作，无法执行任何处理。
第一CPU被首先激活由于第一CPU不能访问非易失性存储器，因此无法将整体程序写入到非易失性存储器中、确认写入在非易失性存储器中的整体程序的状态，等等。
第一CPU和第二CPU被同时激活在第二CPU影响第一CPU的操作的情况下，第二CPU失控，会影响第一CPU的操作，因此无法确保系统的操作。
即便在第二CPU不影响第一CPU的操作的情况下，第一CPU正常地操作，但是，由于不能掌握第二CPU的操作状态，因此也无法确保系统的操作。
第一CPU的程序和第二CPU的程序都未被存储，或者尽管已经被存储但是这些程序的操作都不完整当在开发过程中第一CPU的ROM存储器被代之以特别是RAM存储器时，CPU不可避免地失控，这将损坏系统。
由于上述问题，在多-CPU系统中，也需要一种能够解决这些问题并使得整体程序容易地写入到非易失性存储器中的设备结构和方法。
作为常规1-CPU系统的示例，在图2A所示的光盘设备(信息处理设备)中，以分时(time-sharing)方式处理ROM存储器(IROM)的程序(微代码)和非易失性存储器(快闪ROM)的整体程序(F/W)，这使得一个程序没有必要关注另一程序的操作。但是，在根据本发明的图2A所示的2-CPU系统的光盘设备(信息处理设备)中，ROM存储器(IROM)的程序(微代码)和非易失性存储器(快闪ROM)的整体程序(F/W)，由两个CPU独立地并行处理，这使得一个程序有必要关注另一程序的操作。
此外，在利用存储状态判断单元判断整体程序是否被存储在非易失性存储器中的方法的情况下，通过在包括用于判断存储状态的存储状态存储单元的信息处理设备中的非易失性存储器的整体程序中嵌入用于判断非易失性存储器的整体程序的存储状态的代码(例如，校验和代码，或类似的)，用于判断存储状态的代码被嵌入在整体程序中的固定位置处。
但是，当不希望依据整体程序的结构在任何固定位置处存储用于判断存储状态的代码时，会产生这样的不便，即整体程序不得不被重新配置，或者在整体程序的重配置上施加某些限制。
基于所述情况，需要发明一种无需将用于判断存储状态的代码存储在任何固定位置处的方法。
发明内容
因此，本发明的一个主要目的是，在采用多个CPU的系统中，能够以快速的方式将整体程序方便可靠地写入到非易失性存储器中，同时防止CPU失控。
本发明的另一个主要目的是，在不希望依据整体程序的结构将用于判断整体程序是否被存储的存储状态判断代码固化到某个位置处的情况下，无需重新配置整体程序，或在重新配置整体程序的情况下消除任何限制。
为实现上述目的，本发明提供下述用于信息处理设备的结构，用于对通过信息处理设备和主计算机之间执行的并行数据通信所获取的通信数据执行信息处理。
根据包括ROM存储器的第一CPU和包括非易失性存储器的第二CPU的激活步骤，所提供的作为解决办法的结构不尽相同。
第二CPU被首先激活根据本发明的信息处理设备包括通信装置，用于在信息处理设备和主计算机之间执行并行数据通信；易失性存储器，用于存储通信数据；第一控制器(CPU)，用于控制通信装置的通信处理和待对存储在易失性存储器中的通信数据执行的信息处理；第一ROM存储器，预先存储有第一控制器的程序；第二控制器(CPU)，用于控制整个设备；非易失性存储器，用于存储第二控制器的整体程序；第二ROM存储器，预先存储有可由第二控制器执行的另一程序；以及外部输入端子，适用于操作人员能够可选择地设置通过第二控制器的程序执行是在非易失性存储器中还是在第二ROM存储器中开始的方式。
当信息处理设备被激活时，根据外部输入端子的设置选择程序执行开始的地点。
进一步，在第二ROM存储器中存储有用于非易失性存储器的整体程序的重写程序。
根据上述结构，在非易失性存储器中没有存储整体程序，或者尽管已经存储但是整体程序的操作不完整的情况下，可由第二CPU执行的程序被预先存储在ROM存储器中，并且当激活时端子被设置，以便程序执行开始的地点能够以硬件方式选择。结果，可以有效地防止第二CPU失控。
当在信息处理设备激活的时侯，第二控制器首先开始程序执行而第一控制器保持停止时，上述结构尤为有效。
当在激活的时候执行用于非易失性存储器中的整体程序的重写程序时，整体程序可以方便地写入到非易失性存储器中。
根据本发明的上述解决办法，可有效地应用于常规的1-CPU系统。
第一CPU被首先激活根据本发明的信息处理设备包括通信装置，用于在信息处理设备和主计算机之间执行并行数据通信；易失性存储器，用于存储通信数据；第一控制器(CPU)，用于控制通信装置的通信处理和待对存储在易失性存储器中的通信数据执行的信息处理；ROM存储器，预先存储有第一控制器的程序；第二控制器(CPU)，用于控制整个设备；非易失性存储器，用于存储第二控制器的整体程序；第一寄存器，当第二控制器被重设置时(当执行开始时)，程序执行是在非易失性存储器中还是在易失性存储器中开始能够由第一控制器的程序可选择地设置在第一寄存器中；以及第二寄存器，用于第二控制器的执行开始指令能够由第一控制器的程序设置在第二寄存器中。
在ROM存储器中预先安装有可由第二控制器执行的程序，所述可由第二控制器执行的程序被预先安装在可由第一控制器和第二控制器共享的易失性存储器中。
第一控制器从通过第一寄存器设置切换到通过第二寄存器设置，以使第二控制器开始程序执行。
进一步，用于非易失性存储器的整体程序的重写程序，被预先安装在可由第一控制器和第二控制器共享的易失性存储器中。
根据上述结构，在整体程序没有被存储在非易失性存储器中，或者尽管已经存储但是整体程序的操作不完整的情况下，提供允许通过第一CPU和第二CPU的程序执行的可共享的易失性存储器，并且在易失性存储器中存储可由第二CPU执行的程序，以便第二CPU被激活以执行该程序，从而利用第二CPU的硬件资源。通过寄存器的设置等选择通过第二CPU的程序执行开始的地点。由此，可以防止第二CPU失控。此外，用于非易失性存储器中的整体程序的重写程序安装在ROM存储器中并被执行，以便整体程序可以被容易地写入到非易失性存储器中。
第一和第二CPU被同时激活根据本发明的信息处理设备，包括，通信装置，用于在信息处理设备和主计算机之间执行并行数据通信；易失性存储器，用于存储通信数据；第一控制器(CPU)，用于控制通信装置的通信处理和待对存储在易失性存储器中的通信数据执行的信息处理；第一ROM存储器，预先存储有第一控制器的程序；第二控制器(CPU)，用于控制整个设备；非易失性存储器，用于存储第二控制器的整体程序；第二ROM存储器，预先存储有可由第二控制器执行的另一程序；以及寄存器，当第二控制器被重设置时，程序执行是在非易失性存储器中还是在第二ROM存储器中开始能够通过第一控制器的程序可选择地设置在寄存器中。
可由第一控制器和第二控制器共享的易失性存储器中设置有表示第二控制器的操作状态的信息。
第一控制器读出表示第二控制器的操作状态的信息，以便第二控制器的操作状态能够被监控。
第一控制器根据第二控制器的操作状态改变寄存器的设置以便重设置第二控制器，从而改变通过第二控制器的程序执行开始的地点。
第二ROM存储器中存储有用于非易失性存储器的整体程序的重写程序。
根据上述结构，在整体程序没有被存储在非易失性存储器中，或尽管已经存储但是整体程序的操作不完整的情况下，第一CPU可以监控第二CPU的操作状态，即使第二CPU在第二CPU不影响第一CPU的操作的情况下失控。当第二CPU被判断为处于失控状态时，通过第二CPU的程序执行开始的地点被改变，以便ROM存储器上的程序可以被执行，并且第二CPU被重设置。由此，能够确保整个系统的操作。
此外，在第二CPU被重设置之后，用于非易失性存储器的整体程序的重写程序被执行，以便整个系统的操作可以被恢复。此外，整体程序可以容易地写入到非易失性存储器中。
根据本发明的信息处理设备包括通信装置，用于在信息处理设备和主计算机之间执行并行数据通信；易失性存储器，用于存储通信数据；第一控制器(CPU)，用于控制通信装置的通信处理和待对存储在易失性存储器中的通信数据执行的信息处理；ROM存储器，预先存储有第一控制器的程序；第二控制器(CPU)，用于控制整个设备；和非易失性存储器，用于存储第二控制器的整体程序。
该信息处理设备进一步包括外部输入端子，适用于操作人员能够设置第二控制器的整体程序的执行是否开始的方式。
当信息处理设备被激活时，根据外部输入端子的设置，设置第二控制器的整体程序的执行是否开始。
进一步，第一控制器执行用于非易失性存储器的整体程序的重写程序。
根据上述结构，在整体程序没有被存储在非易失性存储器中，或尽管已经存储但是整体程序的操作不完整且第二CPU影响第一CPU的操作的情况下，当激活时，可以根据端子的设置来选择第二CPU是否开始整体程序的执行。因此，可防止影响第一CPU的操作的第二CPU失控。此外，第一CPU执行用于整体程序的重写程序，以便可以用与第一CPU被首先激活的情况相同的方法，在非易失性存储器中容易地写入整体程序。
在当信息处理设备被激活时，第一控制器和第二控制器同时开始程序执行并且第二控制器的操作状态影响第一控制器的操作的情况下，上述结构尤为有效。
此外，由于第二CPU是否开始整体程序的执行可以被选择，所以当在非易失性存储器中存储有整体程序的情况下被激活时，第二CPU可以开始程序执行。
第一CPU的程序和第二CPU的程序都没有被存储，或者尽管已经被存储但是程序的操作是不完整的根据本发明的信息处理设备包括通信装置，用于在信息处理设备和主计算机之间执行并行数据通信；易失性存储器，用于存储通信数据；第一控制器(CPU)，用于控制通信装置的通信处理和待对存储在易失性存储器中的通信数据执行的信息处理；第一ROM存储器，预先存储有第一控制器的程序；第二控制器(CPU)，用于控制整个设备；非易失性存储器，用于存储第二控制器的整体程序；第二ROM存储器，预先存储有可由第一控制器或第二控制器执行的另一程序；第一外部输入端子，适于操作人员能够可选择地设置通过第一控制器或者第二控制器的程序执行，是在第一ROM存储器中还是在第二ROM存储器中开始或者是在非易失性存储器中还是在第二ROM存储器中开始的方式；以及第二外部输入端子，适于操作人员能够设置通过第一控制器或第二控制器的程序执行是否开始的方式。
当信息处理设备被激活时，根据第一外部输入端子的设置选择程序执行开始的地点。
当信息处理设备被激活时，根据第二外部输入端子的设置选择程序执行是否开始。
进一步，在第二ROM存储器中存储有用于非易失性存储器的整体程序的重写程序。
根据上述结构，在整体程序没有被存储在非易失性存储器中，或尽管已经存储但是整体程序的操作不完整且第二CPU影响第一CPU的操作的情况下，以及在开发阶段用RAM存储器代替第一CPU的ROM存储器的情况下，等等，在另一ROM存储器中存储有可由第一CPU或第二CPU执行的其他程序，其中以设置端子的方式用硬件方式来选择开始程序执行的地点，以及以激活时设置端子的方式来选择通过第一CPU或第二CPU的程序执行是否开始。由此，可以防止第一CPU或第二CPU失控，并且防止一个CPU的操作影响其他CPU的操作。此外，用于第一CPU或第二CPU中的整体程序的重写程序，被存储在ROM存储器并被执行，以便整体程序可以容易地写入非易失性存储器中。
此外，可以选择程序执行开始的地点，以便当在程序存储在批量制造的ROM存储器中和非易失性存储器中的情况下，在被激活时第一CPU和第二CPU可以正常地执行程序执行。
根据本发明，所描述的四个不同的问题迄今为止能够被解决，并且可防止CPU失控，并且在采用多个CPU的系统中，可以以快速方式在非易失性存储器中方便可靠地写入整体程序。
为解决不希望根据整体程序的结构在任意固定位置处存储存储状态判断代码的问题，如下配置根据本发明的信息处理设备，该设备用于对通过信息处理设备和主计算机之间的并行数据通信获取的通信数据执行信息处理。
在该信息处理设备中，用于存储在非易失性存储器中的整体程序的重写程序包括，用于判断非易失性存储器的存储状态的存储状态判断单元。
存储状态判断单元通过比较固定代码(或固定值)与通过计算公式产生的代码作出判断，所述固定代码作为存储状态判断单元中的ROM被预先存储，所述计算公式与存储在非易失性存储器中的整体程序相关地被预先设置。
根据本发明，在不希望根据整体程序的结构固定用于判断整体程序的存储状态的存储状态判断代码的情况下，固定的代码被预先存储为ROM，因此没有必要重新配置整体程序。此外，即使整体程序被重新配置，也可避免任何限制。
存储状态判断单元优选仅判断预先规定的非易失性存储器的部分区域。由此，存储状态判断单元进行判断的所需的时间长度可减至最小必需级别，这提高了控制操作的速度。
根据本发明的上述判断方法，不仅有效地应用于诸如光盘设备之类的2-CPU系统的信息处理设备，而且还可广泛地和有效地应用于包括诸如非易失性存储器之类的可重写存储器的结构，并且以有效的方式判断存储器的存储状态。
“当激活时”指的是信息处理设备的电源被关断且设备随后被重激活(电源再次选通)时的时间点，以及具有保持选通的电源的信息处理设备被在软件上被重设置的时间点。
根据本发明用于将通过信息处理设备和主计算机之间的并行数据通信获取的通信数据写入到非易失性存储器中的方法如下配置。
第二CPU被首先激活根据本发明的数据写入方法，包括制备通信装置的步骤，通信装置用于在信息处理设备和主计算机之间执行并行数据通信；制备易失性存储器的步骤，易失性存储器用于存储通信数据；制备第一控制器(CPU)的步骤，第一控制器用于控制通信装置的通信处理和待对存储在易失性存储器中的通信数据执行的信息处理；制备第一ROM存储器的步骤，第一ROM存储器中预先存储有第一控制器的程序；制备第二控制器(CPU)的步骤，第二控制器用于控制整个设备；制备非易失性存储器的步骤，非易失性存储器用于存储第二控制器的整体程序；制备第二ROM存储器的步骤，第二ROM存储器中预先存储有可由第二控制器执行的另一程序；制备外部输入端子的步骤，外部输入端子适用于操作人员能够可选择地设置通过第二控制器的程序执行是在非易失性存储器中还是在第二ROM存储器中开始的方式；第一步骤，用于根据外部输入端子的设置判断通过第二控制器的程序执行是在非易失性存储器中还是在第二ROM存储器中开始，以及第二步骤，用于判断通过第二控制器的程序执行在第二ROM存储器中开始，并执行存储在第二ROM存储器中的另一可执行程序。
在第二步骤中执行用于整体程序的重写程序。
根据本发明，当用于整体程序的重写程序被执行时，第一控制器被激活，以便通信程序被执行。由此，当在已经发明的1-CPU系统中采用，通过并行数据通信将整体程序从主计算机传送到信息处理设备并将整体程序容易地写入非易失性存储器中的方法等时，非易失性存储器的整体程序可以被重写。
此外，上述方法特别有效地应用于在信息处理设备被激活时第一控制器保持停止而第二控制器开始程序执行的情况下。
第一CPU被首先激活根据本发明的数据数据写入方法包括制备通信装置的步骤，通信装置用于在信息处理设备和主计算机之间执行并行数据通信；制备易失性存储器的步骤，易失性存储器用于存储通信数据；制备第一控制器(CPU)的步骤，第一控制器用于控制通信装置的通信处理和待对存储在易失性存储器中的通信数据执行的信息处理；制备ROM存储器的步骤，ROM存储器中预先存储有第一控制器的程序；制备第二控制器(CPU)的步骤，第二控制器用于控制整个设备；制备非易失性存储器的步骤，非易失性存储器用于存储第二控制器的整体程序；制备第一寄存器的步骤，当第二控制器被重设置(当执行开始)时，程序执行是在非易失性存储器中还是在易失性存储器中开始能够由第一控制器的程序可选择地设置在第一寄存器中；制备第二寄存器的步骤，第二控制器的执行开始指令能够由第一控制器的程序设置在第二寄存器中；第一步骤，第一控制器将预先安装在ROM存储器中的、可由第二控制器执行的程序存储(复制)到可由第一控制器和第二控制器共享的易失性存储器中；第二步骤，第一控制器在第一寄存器的设置中设置易失性存储器，其中当重设置(当执行开始)时程序执行是在非易失性存储器中还是在易失性存储器中开始能够由第一控制器的程序可选择地设置在第一寄存器中；第三步骤，第一控制器设置第二寄存器以便第二控制器开始程序执行，其中第二控制器的执行开始指令能够由第一控制器的程序设置在第二寄存器中；以及第四步骤，第二控制器执行存储在易失性存储器中的程序。
此外，在第一步骤中，在ROM存储器中预先安装可由第二控制器执行的用于非易失性存储器的整体程序的重写程序，并且在第四步骤中，执行用于非易失性存储器的整体程序的重写程序。
根据本发明，当用于整体程序的重写程序被执行时，第一控制器的通信程序被利用。由此，当在已经发明的1-CPU系统中，采用通过并行数据通信将整体程序从主计算机传送到信息处理设备并将整体程序容易地写入非易失性存储器中的方法时，非易失性存储器的整体程序可以被重写。
第一CPU和第二CPU被同时激活根据本发明的数据数据写入方法包括制备通信装置的步骤，通信装置用于在信息处理设备和主计算机之间执行并行数据通信；制备易失性存储器的步骤，易失性存储器用于存储通信数据；制备第一控制器(CPU)的步骤，第一控制器用于控制通信装置的通信处理和待对存储在易失性存储器中的通信数据执行的信息处理；制备第一ROM存储器的步骤，第一ROM存储器中预先存储有第一控制器的程序；制备第二控制器(CPU)的步骤，第二控制器用于控制整个设备；制备非易失性存储器的步骤，非易失性存储器用于存储第二控制器的整体程序；制备第二ROM存储器的步骤，第二ROM存储器中预先存储有可由第二控制器执行的另一程序；制备寄存器的步骤，当第二控制器被重设置时，程序执行是在非易失性存储器中还是在第二ROM存储器中开始能够由第一控制器的程序可选择地设置在寄存器中；第一步骤，以第一控制器读取设置在可由第一控制器和第二控制器共享的易失性存储器中、表示第二控制器的操作状态的信息的方式监控第二控制器的操作状态；第二步骤，第一控制器判断第二控制器的操作状态；第三步骤，当第二控制器被判断为处于失控状态时，第一控制器在寄存器的设置中设置第二ROM存储器，其中当第二控制器被重设置时程序执行是在非易失性存储器中还是在第二ROM存储器中开始能够由第一控制器的程序可选择地设置在寄存器中；第四步骤，第一控制器重设置第二控制器；以及第五步骤，第二控制器执行存储在第二ROM存储器中的程序。
进一步，在第五步骤中执行用于非易失性存储器的整体程序的重写程序。
根据本发明，当用于整体程序的重写程序被执行时，第一控制器的通信程序被利用。由此，当在已经发明的1-CPU系统中，采用通过并行数据通信将整体程序从主计算机传送到信息处理设备并将整体程序容易地写入非易失性存储器中的方法时，非易失性存储器的整体程序可以被重写。
根据本发明的数据写入方法包括制备通信装置的步骤，通信装置用于在信息处理设备和主计算机之间执行并行数据通信；制备易失性存储器的步骤，易失性存储器用于存储通信数据；制备第一控制器(CPU)的步骤，第一控制器用于控制通信装置的通信处理和待对存储在易失性存储器中的通信数据执行的信息处理；制备ROM存储器的步骤，ROM存储器中预先存储有第一控制器的程序；制备第二控制器(CPU)的步骤，第二控制器用于控制整个设备；制备非易失性存储器的步骤，非易失性存储器用于存储第二控制器的整体程序；制备外部输入端子的步骤，外部输入端子适用于操作人员能够设置第二控制器的整体程序的执行是否开始的方式；第一步骤，基于外部输入端子的设置，防止第二控制器的整体程序的执行；以及第二步骤，执行存储在ROM存储器中的程序。
进一步，在第二步骤中执行用于非易失性存储器的整体程序的重写程序。
根据本发明，当用于整体程序的重写程序被执行时，在已经发明的1-CPU系统中，采用在第一CPU被首先激活的情况下写入整体程序的方法，并且采用通过并行数据通信将整体程序从主计算机传送到信息处理设备并将整体程序容易地写入非易失性存储器中的方法，等等，以便非易失性存储器的整体程序可以被重写。
当信息处理设备被激活时，在第一控制器和第二控制器同时开始程序执行且第二控制器的操作状态影响第一控制器的操作的情况下，上述方法特别有效。
第一CPU的程序和第二CPU的程序都没有被存储，或者尽管已经被存储但是程序的操作不完整根据本发明的数据数据写入方法包括制备通信装置的步骤，通信装置用于在信息处理设备和主计算机之间执行并行数据通信；制备易失性存储器的步骤，易失性存储器用于存储通信数据；制备第一控制器(CPU)的步骤，第一控制器用于控制通信装置的通信处理和待对存储在易失性存储器中的通信数据执行的信息处理；制备第一ROM存储器的步骤，第一ROM存储器中预先存储有第一控制器的程序；制备第二控制器(CPU)的步骤，第二控制器用于控制整个设备；制备非易失性存储器的步骤，非易失性存储器用于存储第二控制器的整体程序；制备第二ROM存储器的步骤，第二ROM存储器中预先存储有可由第一控制器或第二控制器执行的另一程序；制备第一外部输入端子的步骤，第一外部输入端子适用于操作人员能够可选择地设置通过第一控制器或第二控制器的程序执行，是在第一ROM存储器中还是在第二ROM存储器中开始或者是在非易失性存储器中还是在第二ROM存储器中开始的方式；以及制备第二外部输入端子的步骤，第二外部输入端子适用于操作人员能够设置通过第一控制器或第二控制器的程序执行是否开始的方式；第一步骤，基于第二外部输入端子的设置，防止通过第一控制器的程序执行开始；第二步骤，基于第一外部输入端子的设置，判断通过第二控制器的程序执行是在非易失性存储器中还是在第二ROM存储器中开始；以及第三步骤，当被判断为通过第二控制器的程序执行在第二ROM存储器中开始时，执行存储在第二ROM存储器中的程序。
进一步，在第三步骤中执行非易失性存储器的整体程序和第一ROM存储器(开发过程中的RAM存储器)中的重写程序。
根据本发明，当用于整体程序的重写程序被执行时，在第一ROM存储器中(在开发过程中的RAM存储器)存储在非易失性存储器等中预先存储的通信程序等，并且第一控制器被激活，以便通信程序被利用。由此，当在已经发明的1-CPU系统中，采用通过并行数据通信将整体程序从主计算机传送到信息处理设备并将整体程序容易地写入非易失性存储器中的方时，非易失性存储器的整体程序可以被重写。
根据本发明用于对通过信息处理设备和主计算机之间的并行数据通信获取的通信数据执行信息处理的信息处理设备如下配置。
根据本发明的信息处理设备包括通信装置，用于在信息处理设备和主计算机之间执行并行数据通信；易失性存储器。用于存储通信数据；控制器(CPU)，用于控制控制通信装置的通信处理和待对存储在易失性存储器中的通信数据执行的信息处理。
该控制器包括数据存储单元，以非易失性状态预先存储有通信装置的通信程序；以及数据移动控制器，用于将通信程序从数据存储单元移动到易失性存储器并在易失性存储器上执行通信程序。
根据上述结构，即使在信息处理设备的信息处理不能在软件上执行的情况下，由于在易失性存储器上执行通信装置的通信程序，所以在信息处理设备和主计算机之间也可以执行并行数据通信。
此外，仅作为用于信息处理设备和主计算机之间通信的最小必需数据的通信程序被存储在数据存储单元中。因此，数据存储单元的容量可以被最小化，这降低了成本。由于不必要对硬件进行任意改变所以成本还可进一步降低。
此外，当从主计算机下载待写入到非易失性存储器中的数据和用于将数据写入非易失性存储器中的程序时，在非易失性存储器中可以写入多种类型的数据(信息处理设备等的整体程序等)，而又上会大量增加设备结构。
下述信息处理设备更明显地发挥了本发明的效果，该信息处理设备进一步包括非易失性存储器，用于存储包括与该通信程序相等的程序在内的信息处理设备的整体程序，其中数据存储单元中预先存储有与整体程序分开地提供的通信程序。在该信息处理设备中，通常，在信息处理设备中没有存储用于执行主要处理(信息处理)的主程序或尽管已经存储但是主程序成问题的情况下，没有一个包括与主计算机的通信在内的信息处理可以被执行。与该缺点形成对照，根据本发明，由于信息处理设备和主计算机之间可以执行并行数据通信，所以尽管整体程序没有以完整状态存储，但是整体程序可以被下载，正如先前所述。
当信息处理设备被激活时执行数据移动控制器的处理的信息处理设备，可以更明显地发挥本发明的效果。“当信息处理设备被激活时”指的是信息处理设备的电源被关断且设备被重激活(电源再次选通)时的时间点，和电源保持选通的信息处理设备在软件上重设置时的时间点。
该控制器优选进一步包括存储判断单元，该存储判断单元用于判断当信息处理设备被激活时非易失性存储器中是否存储有整体程序；以及数据移动控制器，用于优选在信息处理设备被激活时存储判断单元判断出非易失性存储器中存储有整体程序的情况下在非易失性存储器上执行整体程序，以及在信息处理设备被激活时存储判断单元判断出非易失性存储器中没有存储整体程序的情况下执行数据移动控制器的处理。由此，在易失性存储器上执行通信程序以便仅在整体程序没有被存储的状态下实现并行数据通信，这增加了控制操作速度。
该信息处理设备优选进一步包括外部输入端子，外部输入端子适用于操作人员能够设置通过存储判断单元的判断处理是否被执行的方式，并且当信息处理设备被激活时，数据移动控制器读出外部输入端子的设置以便改变控制状态。由此，根据外部输入端子的设置的控制操作可以适当地执行，这增加控制操作速度。
当信息处理设备的电源被关断且该设备被重激活时，数据移动控制器优选读出外部输入端子的设置以便设置控制状态，并将外部输入端子的设置可重写地记录在易失性存储器中，并且当电源保持选通的信息处理设备在软件上被重激活时，数据移动控制器不读出外部输入端子的设置，而是从易失性存储器中读出外部输入端子的设置以便设置控制状态。
控制器优选进一步包括状态判断单元，状态判断单元用于在信息处理设备被激活时判断非易失性存储器的记录状态；以及数据移动控制器，用于在状态判断单元判断出记录状态为正常时，判断出整体程序以正常记录状态存储在非易失性存储器中并相应地在非易失性存储器上执行整体程序，以及在状态判断单元判断出记录状态为异常时，执行数据移动控制器的处理。由此，根据状态判断单元的判断结果的控制操作可以适当地执行，这增加了控制操作速度。
状态判断单元优选仅判断预先规定的非易失性存储器的部分区域。由此，由状态判断单元进行判断所需时间长度减至最小必需级别，这增加了控制操作速度。
状态判断单元优选仅判断存储在非易失性存储器中的整体程序的状态。由此，由状态判断单元进行判断所需时间长度减至最小必需级别，这增加了控制操作速度。
信息处理设备优选进一步包括外部输入端子，该外部输入端子适用于操作人员能够设置通过状态判断单元的判断处理是否执行的方式，并且当信息处理设备被激活时，数据移动控制器优选读出外部输入端子的设置以便改变控制状态。由此，只有当操作人员判断出需要通过状态判断单元进行判断处理时，才通过状态判断单元执行判断处理，这增加了控制操作速度。
数据移动控制器优选在信息处理设备电源被关断且该设备被重激活时，读出外部输入端子的设置以便设置控制状态，并将外部输入端子的设置可重写地记录在易失性存储器中，并且在电源保持选通的信息处理设备被在软件上重激活时，不读出外部输入端子的设置，而是从易失性存储器中读出外部输入端子的设置以便设置控制状态。由此，与外部输入端子的实际设置不同的外部输入端子的设置可被记录在易失性存储器中。在上述方式中，当电源保持选通的信息处理设备在软件上重激活时，可从易失性存储器的记录内容设置控制器的控制状态。
控制器优选包括验证单元，该验证单元用于检查预设的验证数据是否被附着到从主计算机传送的数据上，以及当验证单元判断出验证数据被附着时，数据移动控制器执行数据移动控制器的处理。
从以上说明可清楚地看出，根据本发明的信息处理设备优选使用数据移动控制器在易失性存储器上执行通信程序，以便将整体程序和用于将整体程序从易失性存储器写入非易失性存储器中的程序从主计算机传送到易失性存储器，并在易失性存储器上操作所传送的写入程序，以便在非易失性存储器中写入整体程序。
通信程序优选检查每一个特定量数据的通信结果，并且仅在当检查的结果显示为正常时才继续通信。
根据本发明在将通过信息处理设备和主计算机之间的并行数据通信获取的通信数据临时地记录到易失性存储器中并将临时地记录的数据写入到非易失性存储器中的方法如下构成。
该数据写入方法包括第一步骤，除存储在非易失性存储器中之外，以非易失性状态保持用于信息处理设备和主计算机之间的并行数据通信的通信程序，在易失性存储器中写入所保持的通信程序，并在易失性存储器上执行所写入的通信程序；第二步骤，通过在易失性存储器上执行通信程序，接收来自主计算机的通信数据和用于将来自易失性存储器的通信数据写入到非易失性存储器中的写入程序；以及第三步骤，通过在易失性存储器上执行写入程序，将来自易失性存储器的通信数据写入到非易失性存储器中。
根据本发明，在易失性存储器上执行通信程序，以便能够在信息处理设备和主计算机之间实现并行数据通信状态。
该数据写入方法优选进一步包括用于在第一步骤之前判断非易失性存储器中是否存储有数据的存储判断步骤，其中当在存储判断步骤中判断出没有存储数据时，执行第一步骤至第三步骤。由此，根据存储判断步骤的判断结果的控制操作可适当地执行，这增加了控制操作速度。
该数据写入方法优选进一步包括，用于在第一步骤之前判断存储在非易失性存储器中的数据的状态的状态判断步骤，其中当在状态判断步骤中判断出数据状态为异常时，执行第一步骤至第三步骤。由此，根据状态判断步骤的判断结果的控制操作可适当地执行，这增加了控制操作速度。
在状态判断步骤中优选仅判断预先规定的非易失性存储器的部分区域。由此，状态判断步骤所需时间长度可减至最小必需级别，这增加了控制操作速度。
在状态判断步骤中优选仅判断当前使用的非易失性存储器的区域。由此，状态判断步骤所需时间长度可减至最小必需级别，这增加了控制操作速度。
该数据写入方法优选进一步包括在第二步骤之前检查预设的验证数据是否被附着到从主计算机传送的数据上的验证步骤，其中当验证步骤判断出验证数据被附着时执行第二步骤和第三步骤。由此，来自错误主计算机的任何不适当数据不能被下载到信息处理设备中。
仅当第二步骤中检查结果显示为正常时，优选检查每一个特定量数据的通信结果以便继续通信。由此，在下载处理过程中，可安全地防止任何下载故障。
通过以下对本发明优选实施例的说明，本发明的这些和其它目的与有益效果将变得清楚。通过实施本发明，本说明书中未叙及的的许多益处将引起本领域技术人员的注意。
图1是示出根据本发明第一优选实施例的光盘设备的结构的框图。
图2A和图2B是示出1-CPU系统和2-CPU系统的光盘设备的结构的框图，其显示了待由本发明解决的问题。
图3A和图3B是在F/W的校验和代码具有固定位置情况下并显示了根据第一优选实施例的固定值的图(图像)。
图4是根据第一优选实施例的光盘设备的写入操作的第一操作的流程图。
图5是根据第一优选实施例的光盘设备的写入操作的第二操作的流程图。
图6是根据第一优选实施例的光盘设备的写入操作的第三操作的流程图。
图7是根据第一优选实施例的光盘设备的写入操作的第四操作的流程图。
图8是根据第一优选实施例的光盘设备的写入操作的第五操作的流程图。
图9是示出根据本发明第二优选实施例的光盘设备的结构的框图。
图10是根据第二优选实施例的光盘设备的写入操作的第一操作的流程图。
图11是根据第二优选实施例的光盘设备的写入操作的第二操作的流程图。
图12是根据第二优选实施例的光盘设备的写入操作的第三操作的流程图。
图13是根据第二优选实施例的光盘设备的写入操作的第四操作的流程图。
具体实施例方式
以下，参照
本发明的优选实施例。
第一优选实施例图1是示出根据本发明第一优选实施例的光盘设备的结构的框图。在图1中，每个具有单线的箭头表示控制操作的流程，而每个具有双线的箭头表示数据流动。
光盘设备1执行这种信息处理，即在光盘D中写入通过光盘设备和主计算机H之间的并行数据通信所接收的通信数据，并通过并行数据通信将从光盘D中读出的数据传送到主计算机H。
光盘设备1包括光盘驱动装置2、光盘控制器3、通信装置4、非易失性存储器6、易失性存储器7以及外部输入端子8。在光盘设备1中，光盘控制器3由软件进行控制，该软件由合并在光盘设备1中的两个CPU来执行。
光盘驱动装置2通过光学拾取器(pickup)(未示出)读出和写入与光盘D相关的数据。通信装置4在光盘设备和主计算机H之间执行并行数据通信。光盘设备1基于并行数据通信的类型之一的ATAPI(Attachment Packet Interface，固定分组接口)标准来执行并行数据通信，但是也可基于其他并行数据通信标准来执行通信。
非易失性存储器6包括所谓的快闪ROM，并且存储器6是以非易失性状态(当电源被关断时整体程序不会被消除的状态)存储光盘设备1的整体程序(所谓的固件)的记录器。这整体程序包括用于光盘驱动装置2的驱动程序。
这整体程序由合并在光盘控制器3中的CPU 31执行。
通信装置4的通信程序，存储在合并在光盘控制器3中的内置ROM存储器37中，并由合并在光盘控制器3中的CPU 34来执行。
易失性存储器7包括SDRAM等，并且存储器7是一种临时地记录(缓冲)光盘设备和主计算机H之间通过通信装置4进行通信的通信数据的易失性(当电源关断时被消除的)记录器。在光盘设备1的正常操作期间，易失性存储器7缓冲通信数据。
内部寄存器71存在于由CPU 31和CPU 34共享的易失性存储器7上，并且寄存器71包括表示CPU 31的操作状态的信息。
光盘控制器3是用于控制整个光盘设备1的控制装置，控制器3包括CPU31、驱动控制器32、接口控制器33、CPU 34、ROM存储器35、ROM存储器37和内部寄存器38和内部寄存器39。
CPU 31支配和控制整个光盘设备1。驱动控制器32基于CPU 31的指令，驱动控制光盘驱动装置2。CPU 34执行存储在ROM存储器37中的通信装置4的通信程序，等等。接口控制器33基于CPU 34的指令，控制由通信装置4执行的并行数据通信(ATAPI通信)的通信协议。在ROM存储器35中存储有，例如，用于非易失性存储器6的整体程序的重写程序、具有存储状态判断单元的功能的程序，其中存储状态判断单元用于判断数据(光盘设备1的整体程序等)是否存储在非易失性存储器6中，等等。在ROM存储器37中存储有通信装置4的通信程序等。内部寄存器38和内部寄存器39具有这样的一个功能，即能够在CPU 31(或CPU 34)由CPU 34的程序重设置时(当程序执行开始时)，可选择地设置是在非易失性存储器6中还是在易失性存储器7中开始程序执行的功能，或者能够由CPU 34(或CPU 31)的程序设置用于CPU 31(或CPU 34)的执行开始指令的功能。
外部输入端子8是硬件开关，其包括诸如置位开关81和置位开关82。当光盘设备1的操作人员将置位开关81和置位开关82切换入和切换出选通(ON)和关断(OFF)时，能够可选择的设置通过合并在光盘控制器3中的CPU 31或CPU 34的程序执行开始的地点，或者程序执行是否开始。
下面说明与光盘设备1中的非易失性存储器相关的数据(整体程序)的写入操作(写入控制方法)。
就2-CPU系统的光盘设备1而言，在非易失性存储器6中没有存储整体程序，或者尽管已经存储但是整体程序的操作成问题的状态下，CPU的激活步骤和操作状态影响其他CPU的操作。因此，无法操作整体程序并由此从主计算机H下载整体程序。作为处理该缺点的解决方法之一，整体程序从主计算机H下载并安装到非易失性存储器6中，如下所述。
由光盘设备1执行的整体程序的写入操作指的是，在光盘设备1的制造处理期间，在非易失性存储器6中没有存储光盘设备1的整体程序的状态下，在非易失性存储器6中写入新的整体程序的操作，以及当其整体程序出问题的光盘设备1被修复时，在非易失性存储器6中更新整体程序的操作。因此，写入操作包括，判断所存储的整体程序是否有任何缺陷的操作和将有缺陷的整体程序更新为正常的整体程序的操作。
在该光盘设备1中，当光盘设备1被重设置时，执行整体程序写入操作。光盘设备1的重设置(激活)包括当光盘设备1的电源被关断(OFF)和设备被重激活(ON)(以下，称为硬件重设置)时实现的重设置，以及通过电源保持在选通的光盘设备1的非易失性存储器6或主计算机H的整体程序以软件方式实现的重设置(以下，称为软件重设置)。
在说明整体程序写入操作之前，先说明外部输入端子8的设置。外部输入端子8具有ON/OFF置位开关81和82。置位开关81可选择地设置通过合并在光盘设备1中的CPU 31或CPU 34的程序执行开始的地点。置位开关82可选择地设置通过CPU 31或CPU 34的程序执行是否开始。
当整体程序被写入时，光盘设备1的操作人员(在目前情况下，制造的负责人)预先设置置位开关81和82，如下所述。
●置位开关81被设为，通过CPU 31的程序执行在ROM存储器35(或易失性存储器7)中开始。
●置位开关82被设为通过CPU 31的程序执行不开始。
在以上述方式设置外部输入端子8之后，整体程序写入操作被执行。根据该控制操作，写入操作的开始通过光盘设备1的重设置来触发。
CPU 31首先被激活参考与权利要求1-3和23-25相对照的各个元件，CPU 34对应于第一控制器，ROM存储器37对应于第一ROM存储器，CPU 31对应于第二控制器，并且ROM存储器35对应于第二ROM存储器。
整体程序写入操作执行在图4的流程图中示出的步骤。
首先，光盘控制器3基于外部输入端子8的置位开关81的设置，判断通过CPU 31的程序执行是在非易失性存储器6中还是在ROM存储器35中(S401)开始。当判断出通过CPU 31的程序执行在ROM存储器35中开始时，执行存储在ROM存储器35中、用于非易失性存储器6的整体程序的重写程序(S402)。当S401中判断出通过CPU 31的程序执行在非易失性存储器6中开始时，执行非易失性存储器6的整体程序(S404)。然后，如果程序没有被存储，那么CPU31失控。
当CPU 34被重写程序激活以便通信程序被执行时(S403)，当在已经发明的1-CPU系统中，采用通过并行数据通信将整体程序从主计算机H传送到信息处理设备并将整体程序容易地写入非易失性存储器6中的方法，可以重写非易失性存储器6的整体程序。
CPU 34首先被激活参考与权利要求4，5，26和27相对照的各个元件，CPU 34对应于第一控制器，CPU 31对应于第二控制器，内部寄存器38对应于第一寄存器，以及内部寄存器39对应于第二寄存器。
整体程序写入操作执行在图5的流程图中示出的步骤。
首先，CPU 34将预先合并在ROM存储器37中、可由CPU 31执行的用于非易失性存储器6的整体程序的重写程序存储(复制)在可由CPU 34和CPU 31共享的易失性存储器7中(S501)。进一步，CPU 34在内部寄存器38的设置中设置易失性存储器7，其中当CPU 31被重设置时(当执行开始时)程序执行是在非易失性存储器6中还是在易失性存储器7中开始可由CPU 34的程序可选择地设置在内部寄存器38的设置中(S502)。进一步，CPU 34设置内部寄存器39，其中用于CPU 31的执行-开始指令可由CPU 34的程序设置以便通过CPU 31的程序执行开始(S503)。进一步，CPU 31执行用于存储在易失性存储器7中的非易失性存储器6的整体程序的重写程序(S504)。
当在重写程序中利用CPU 34的通信程序时(S505)，在已经发明的1-CPU系统中，采用通过并行数据通信将整体程序从主计算机H传送到信息处理设备并将整体程序容易地写入非易失性存储器6中的方法等，以便可以重写非易失性存储器6的整体程序。
CPU 31和34被同时激活参考与权利要求6-10和28-32相对照的各个元件，CPU 34对应于第一控制器，ROM存储器37对应于第一ROM存储器，CPU 31对应于第二控制器，且ROM存储器35对应于第二ROM存储器。
整体程序写入操作执行在图6的流程图中示出的步骤。
首先，CPU 34读出设置在可由CPU 34和CPU 31共享的易失性存储器7中、表示CPU 31的操作状态的信息，由此监控CPU 31的操作状态(S601)。此时，如果程序没有被存储，则CPU 31失控。进一步，CPU 34判断CPU 31的操作状态(S602)。在判断出CPU 31处于失控状态时，在CPU 34在内部寄存器38的设置中设置ROM存储器35，其中当CPU 31被重设置时程序执行是在非易失性存储器6中还是在ROM存储器35中开始可由CPU 34的程序可选择地设置在内部寄存器38的设置中(S603)。然后，CPU 34重设置CPU 31(S604)。CPU 34进一步执行用于存储在ROM存储器35中的非易失性存储器6的整体程序的重写程序(S605)。当在S602中判断出CPU 31不处于失控状态时，选择正常的程序执行(S607)。
当在重写程序中利用CPU 34的通信程序时(S606)，在已经发明的1-CPU系统中，采用通过并行数据通信将整体程序从主计算机H传送到信息处理设备并将整体程序容易地写入非易失性存储器6中的方法等，可以重写非易失性存储器6的整体程序。
整体程序写入操作执行在图7的流程图中示出的步骤。
光盘控制器3基于外部输入端子8的置位开关82的设置通过CPU 31的整体程序不执行(S701)。然后，执行用于存储在ROM存储器37中的非易失性存储器6的整体程序的重写程序(S702)。CPU 31进一步执行用于非易失性存储器6的整体程序的重写程序(S703)。
当在重写程序中采用用于在CPU 34被首先激活的情况下写入整体程序的方法时，在已经发明的1-CPU系统中采用通过并行数据通信将整体程序从主计算机H传送到信息处理设备并将整体程序容易地写入非易失性存储器中6的方法等，可以重写非易失性存储器6的整体程序。
第一CPU 31的程序和第二CPU 34的程序都未被存储，或者程序的操作不完整参考与权利要求11-22，33和34相对照的各个元件，CPU 34对应于第一控制器，ROM存储器37对应于第一ROM存储器，CPU 31对应于第二控制器，ROM存储器35对应于第二ROM存储器，外部输入端子8的置位开关81对应于第一外部输入端子，以及外部输入端子8的置位开关82对应于第二外部输入端子。
整体程序写入操作执行在图8的流程图中示出的步骤。
光盘控制器3基于外部输入端子8的置位开关82的设置，设置通过CPU 34的程序不执行(S801)。光盘控制器3基于外部输入端子8的置位开关81的设置，进一步判断通过CPU 31的程序执行是在非易失性存储器6中还是在ROM存储器35中开始(S802)。当判断出通过CPU 31的程序执行在ROM存储器35中开始时，光盘控制器3执行存储在ROM存储器35中的非易失性存储器6的整体程序和ROM存储器37(在开发过程中的RAM存储器)的重写程序(S803)。当判断出S802中通过CPU 31的程序执行在非易失性存储器6中开始时，执行非易失性存储器6的整体程序(S804)。CPU 31在程序没有被存储的情况下失控。
在重写程序中，在非易失性存储器6等中预先存储的通信程序等，被存储在ROM存储器37中(开发过程中的RAM存储器)，并且CPU 34被激活以便利用通信程序(S805)。由此，当在已经发明的1-CPU系统中采用，通过并行数据通信将整体程序从主计算机H传送到信息处理设备并将整体程序容易地写入非易失性存储器6中的方法等时，可以重写非易失性存储器的整体程序。
以下说明在用于非易失性存储器6的整体程序的重写程序包括用于判断非易失性存储器6的存储状态的存储状态判断单元，并且不希望根据参照图3的非易失性存储器6的整体程序的结构将存储状态判断代码存储在固定位置的情况下，用于实现本发明的最佳方式。
图3A示出了作为非易失性存储器6的整体程序的F/W的整个区域(除校验和代码外)的校验和代码预先存储在F/W的最后区域中的固定位置处的示例。图3B示出了作为非易失性存储器6的整体程序的F/W的整个区域(除校验和代码外)的校验和代码预先存储在ROM存储器35中作为固定值的示例。在根据本发明的后一种示例中，代码被嵌入整体程序的任意区域中，以便F/W的校验和计算结果对应于在ROM存储器中预先存储的校验和代码。
当不希望根据F/W的结构将校验和代码放置在任意固定位置时，根据本发明采用的上述方法等同于根据F/W的结构在F/W的任意空白区嵌入校验和代码。因此，在为常规系统增加任意新功能中没有必要重新配置F/W。此外，当用于存储F/W的非易失性存储器的尺寸被减小时等，鉴于成本等，在重新配置F/W中可以避免任意限制(只要任意空白区是可用的)。
为F/W的整个区域执行校验和计算是没有必要的。预先规定的F/W的部分区域可以是校验和计算的目标，以便校验和计算需要的时间长度可减至最小必需级别，这可增加控制操作速度。
第二优选实施例图9是示出根据本发明第二优选实施例的光盘设备的结构的框图。在图9中，每个具有单线的箭头表示控制操作的流程，而每个具有双线的箭头表示数据流动。
光盘设备101执行这种信息处理，即通过光盘设备和主计算机H之间的并行数据通信接收的通信数据被写入光盘D中，以及从光盘D读取的数据通过并行数据通信被传送到主计算机。
光盘设备101包括光盘驱动装置102、控制器103、通信装置104、解码/编码处理器105(下面，称为DC/EN处理器105)、非易失性存储器106、易失性存储器107和外部输入端子108。在光盘设备101中，控制器103和DC/EN处理器105被设置在合并于光盘设备101的软件上。
光盘驱动器装置102通过光学捡拾器(未示出)读出和写入与光盘D相关的数据。通信装置104在光盘设备和主计算机H之间执行并行数据通信。光盘设备101基于ATAPI标准执行并行数据通信，该标准是并行数据通信的一种类型，但是也可以基于其他并行数据通信标准执行该通信。
DC/EN处理器105对通过通信装置104在光盘设备和主计算机H之间传送和接收的数据执行解码和编码处理。
非易失性存储器106包括所谓的快闪ROM，并且是以非易失性状态(当电源关断时整体程序不被消除的状态)存储光盘设备101的整体程序(所谓的固件)的记录器。整体程序包括用于光盘驱动装置102的驱动程序和与通信装置104的通信程序相等的程序。
易失性存储器107包括SDRAM等，并且是易失性的(当电源关断时被消除)记录器，其中临时地记录(缓冲)通过通信装置104在光盘设备和主计算机H之间通信的通信数据。在光盘设备101的正常操作期间，易失性存储器107缓冲通信数据。
控制器103是用于控制整个光盘设备101(光盘设备101中的软件)的控制装置，并且包括控制器主体131、驱动控制器132、接口控制器133、数据移动控制器134、判断单元135、验证单元136以及数据存储单元137。
控制器主体131支配并控制整个光盘设备101。驱动控制器132基于控制器主体131的指令，驱动控制光盘驱动装置102。接口控制器133控制由通信装置104执行的并行数据通信(ATAPI通信)的通信协议。判断单元135包括作为存储判断单元和状态判断单元的功能，存储判断单元用于判断数据(光盘设备101的整体程序，等)是否存储在非易失性存储器106中，状态判断单元用于判断非易失性存储器106的记录内容的正常/异常状态。验证单元136，基于主计算机H预设的验证命令，验证光盘设备101和主计算机H之间的通信数据。在数据存储单元137中，除了光盘设备101的整体程序(包括与通信装置104的通信程序相同的程序)之外，仅以非易失性状态存储通信装置104的通信程序。该通信程序以程序代码的形式存储在数据存储单元137中。数据移动控制器134控制这种操作，即存储在数据存储单元137中的通信装置104的通信程序被复制到易失性存储器107中并被可执行地安装。当光盘设备101被激活时，数据移动控制器134执行安装操作等。
外部输入端子108包括，例如多个置位开关181～184。这些置位开关181～184是当光盘设备101的操作人员改变开关的ON/OFF组合时，能改变控制器103的控制方式的硬件或软件开关。外部输入端子108中设置的控制方式以易失性状态记录在易失性存储器107的记录区中设置的内部寄存器107a中。
下面说明与光盘设备101中的非易失性存储器相关的数据写入操作(写入控制方法)。在光盘设备101的写入操作中，连续地执行四组操作步骤，该四组操作步骤是内部寄存器更新步骤组、存储/状态判断步骤组、验证步骤组和接收/写入步骤组。
内部寄存器更新步骤组更新内部寄存器107a的记录内容。在内部寄存器107a中，写入操作的操作模式被连续地更新并记录。图10示出了内部寄存器更新步骤组的各个步骤。
存储/状态判断步骤组判断非易失性存储器106的记录状态。图11示出了存储/状态判断步骤组的各个步骤。
当整体程序被下载时验证步骤组验证从主计算机H接收的通信数据(写入程序和整体程序)。图12示出了验证步骤组的各个步骤。
接收/写入步骤组接收(下载)从主计算机H接收的通信数据(写入程序和整体程序)并将所接收的通信数据写入(安装)在非易失性存储器106中。图13示出了接收/写入步骤组的各个步骤。
下面描述在光盘设备101中的非易失性存储器106中写入整体程序的操作。光盘设备101不能操作整体程序，以便在整体程序没有被存储在非易失性存储器106中或尽管已经存储但是有缺陷的情况下，从主计算机H下载整体程序。因此，整体程序以下列方式从主计算机H下载并安装在非易失性存储器106中。
根据本发明通过光盘设备101执行的整体程序写入操作指的是，在光盘设备101的制造过程中在光盘设备101的整体程序没有被存储在非易失性存储器106中的状态下在非易失性存储器106中写入新的整体程序的操作，以及整体程序经历任意缺陷的光盘设备101被修复时更新整体程序的操作。因此，写入操作包括，判断存储的整体程序是否经历任意缺陷的操作和将有缺陷的整体程序更新为正常的整体程序的操作。
在光盘设备101中，当光盘设备101被重设置时，执行整体程序写入操作。光盘设备101的重设置(激活)包括当光盘设备101的电源被关断(OFF)和设备被重激活(ON)(下面，称为硬件重设置)时实现的重设置，以及光盘设备的电源保持ON时，通过非易失性存储器6或主计算机H的整体程序在软件上实现的重设置(下面，称为软件重设置)。
在描述整体程序写入操作之前，描述在外部输入端子108中设置的模式。外部输入端子108设有多个ON/OFF置位开关181～184。说明各个置位开关181～184，置位开关181切换入和切换出整体程序写入模式和正常操作模式，置位开关182选择存储判断的执行与否，置位开关183选择状态判断的执行与否，而置位开关184选择在软件重设置中是否读出外部输入端子108的设置。
当整体程序被写入时，光盘设备101的操作人员(在目前的情况下，制造的负责人)如下设置置位开关181～184。
●置位开关181被设为整体程序写入模式。
●置位开关182被设为存储判断执行模式。
●置位开关183被设为状态判断执行模式。
●置位开关184被设为在软件重设置时外部输入端子设为非读出模式。
之后将说明如此设置置位开关184的原因。
在如此设置外部输入端子108之后，整体程序被写入。根据控制操作，光盘设备101的重设置触发写入操作的开始。包括内部寄存器更新步骤组、存储/状态判断步骤组、验证步骤组和接收/写入步骤组的整体程序写入操作被连续地执行。
内部寄存器更新步骤组在整体程序写入操作中，首先执行图10的流程图中所示的内部寄存器更新步骤组。更具体地说，在非易失性存储器106中没有存储整体程序的光盘设备101，以并行数据通信被允许的方式连接到主计算机H。然后，如此连接的光盘设备101被重设置。数据移动控制器134判断重设置操作是软件重设置还是硬件重设置(S1001)。在任何一种重设置操作(硬件重设置/软件重设置)中，都通过光盘设备101的重设置触发内部寄存器更新操作的开始。
首先，描述硬件重设置中的操作。在S1001中确认为硬件重设置时，数据移动控制器134读出外部输入端子108的设置细节，并将读出的设置细节记录在内部寄存器107a中(S1002)。然后，数据移动控制器134读出内部寄存器107a的内容(S1003)，然后在该状态下进入存储/状态判断步骤组。
接下来，描述软件重设置中的操作。在S1001中确认为软件重设置时，数据移动控制器134读出易失性存储器中设置的内部寄存器107a的内容(S1004)。进一步，数据移动控制器134判断内部寄存器107a的读出记录内容中是如何设置在软件重设置中的外部输入端子108的读出模式(S1005)。
在内部寄存器更新操作中，用于在先前描述的软件重设置中是否读出外部输入端子的设置的非执行模式被设置。数据移动控制器134在S1005中检测出非执行模式，并且不读出外部输入端子108的设置，随后在该状态下进入存储/状态判断步骤组。
在用于在软件重设置中是否读出外部输入端子的设置的执行模式被设置的情况中，数据移动控制器134检测S1005中的执行，并读出外部输入端子108的设置，并且在软件重设置中将所读出的设置记录在内部寄存器107a中(S1002)。数据移动控制器134进一步读出内部寄存器107a的内容(S1003)，然后在该状态下进入存储/状态判断步骤组。之后将描述设置两种选择的原因，该两种选择是执行和非执行，用于在软件重设置中是否读出外部输入端子108的设置。
存储/状态判断步骤组在S1003中数据移动控制器134读出内部寄存器107a的记录内容的数据移动控制器134，执行在图11的流程图中所示的存储/状态判断步骤组。首先，数据移动控制器134判断在内部寄存器107a的读记录内容中是否设置了整体程序写入模式(S1101)。当判断出整体程序写入模式未被设置但是正常操作模式被设置时，数据移动控制器134通知设置模式的控制器主体131。控制器主体131响应于正常操作模式的通知，执行光盘设备101的正常操作(通过通信装置104的正常数据通信数据和通过光盘驱动装置102写入/读取与光盘D相关的通信数据的操作)(S1108)。
在制造过程中，正常操作被执行，例如，在检查目前处于制造过程中或完成状态的光盘设备101的操作中。在光盘设备101的制造过程完成之后，也通过最终用户执行正常操作。正常操作模式被设为允许上述正常操作。
在整体程序写入操作中，置位开关181(内部寄存器107a)被设为并非正常操作模式而是整体程序写入模式。数据移动控制器134检测该设置模式，并判断在S1003中读出的内部寄存器107a的记录内容中是否设置有存储判断的执行模式(S1102)。
在第二优选实施例中，在如上所述的整体程序写入操作中设置存储判断的执行模式。数据移动控制器134检测S1102中的设置模式，并使判断单元135判断在非易失性存储器106中是否存储有整体程序(S1103和S1104)。S1103和S1104构成数据写入方法的存储判断步骤。
下述是判断整体程序是否被存储。当整体程序被写入非易失性存储器106中时，数据移动控制器134记录在非易失性存储器106的预定区中的特定值(specific value)。当整体程序的存储状态被判断时，判断单元135检查该比值是否在非易失性存储器106的预定区中重编码，以判断整体程序是否被存储。
在整体程序没有被存储在非易失性存储器106中的初始状态下，判断单元135在S1104中判断出没有存储整体程序。在S1104中判断出没有存储整体程序的判断单元135，通知整体程序的非存储的数据移动控制器134。被整体程序的非存储通知的数据移动控制器134，跳过S1106和S1107(状态判断步骤)并进入验证步骤组。
验证步骤组在S1104中检测到没有存储整体程序的数据移动控制器14，执行图12的流程图所示的验证步骤组。首先，数据移动控制器134读出以非易失性状态存储在数据存储单元137中的通信程序的程序数据，并将所读出的程序数据复制到易失性存储器107中以便可执行地安装其(S1201)。进一步，数据移动控制器134选择易失性存储器107上的通信程序作为光盘设备101中的操作主题，以便执行通信程序(S1202)。由此，建立通信装置104和主计算机H之间的并行数据通信。S1201和S1202构成数据写入方法的第一步骤。
通过接口控制器133，由控制器主体131和数据移动控制器134控制通过通信装置104的并行数据通信。当整体程序被写入时，并行数据通信主要由数据移动控制器134控制。
当在通信装置104和主计算机H之间建立并行数据通信时，主计算机H首先将验证命令传送给通信装置104。通信装置104接收验证命令，并通知接收该命令的数据移动控制器134(S1203)。
数据移动控制器134确认验证命令的接收，并将所接收的验证命令从通信装置104传送到DC/EN处理器105，以在其中解码该命令。进一步，数据移动控制器134将经解码的验证命令传送到验证单元136。预先存储主计算机H的验证命令的验证单元136，解析所接收的验证命令以判断所解析的命令是否对应于主计算机H的读出验证命令。验证单元136将判断结果通知给数据移动控制器134(S1204和S1205)。判断这些验证命令是否彼此相对应，例如通过互相比较它们的ID数据。
当在S1205中验证所接收的验证命令时，数据移动控制器134进入接收/写入步骤组的操作。当所接收的验证命令未能被验证时，数据移动控制器134返回到S1203以继续接收验证命令。验证步骤组继续直至所接收的验证命令的验证完成(ID彼此匹配)。
验证步骤组的执行，可防止这样的不便，即从错误的主计算机H接收有缺陷的整体程序或意外的数据并写入非易失性存储器106。S1203-S1205构成数据写入方法的验证步骤。
接收/写入步骤组当在S1205中确认所接收的验证命令的验证完成时，数据移动控制器134在易失性存储器107上连续地执行通信程序，以接收写入程序(所谓的加载器)的数据和来自主计算机H的整体程序(所谓的固件)。整体程序是用于驱动光盘设备101的程序。写入程序是用于将整体程序从易失性存储器107写入(安装)到非易失性存储器106中的程序。
在通信装置104中连续地接收数据(S1301)。此时，通信程序检查每一特定数据块的接收数据(整体程序和写入程序)(S1302和S1303)，并且只有在S1303中的检查结果被判断为良好之后，才继续接收数据块。在S1303中的检查结果被判断为不良时，通信程序设置错误值并将该错误值存储在易失性存储器107中(S1308)，并返回到S1203中的验证数据接收以继续处理。步骤S1302、S1303和S1308的执行提高了所接收数据的可靠性。
在S1301～S1303和S1308连续地执行数据接收的同时，通信程序监控整体程序和写入程序的所有数据是否被接收(S1304)。当确认所有数据的接收完成时，通信程序通知数据移动控制器134结束。S1301～S1304构成数据写入方法的第二步骤。
通知接收完成的数据移动控制器134，将写入程序安装在易失性存储器107上，以便可以在易失性存储器107上执行写入程序。此外，数据移动控制器134将当前操作主题从易失性存储器107上的通信程序进入到易失性存储器107上的写入程序(S1305)。作为操作主题的易失性存储器107上的写入程序，将下载到易失性存储器107中的整体程序的数据写入非易失性存储器106中，并安装所写入的整体程序，以便可以在非易失性存储器106上执行(S1306)。S1305和S1306构成数据写入方法的第三步骤。
当整体程序被完全地写入时，写入程序通知数据移动控制器134完成。通知写入操作完成的数据移动控制器134软件重设置光盘设备101的系统，同时保持内部寄存器107a的设置，并返回到内部寄存器更新步骤组，以便继续处理(S1307)。
内部寄存器更新步骤组在S1307中系统被更新(软件-重设置)之后，数据移动控制器134确认所执行的重设置操作(S1001)。在目前的情况下，数据移动控制器134自然地检测软件重设置。
在确认S1001中的软件重设置时，数据移动控制器134读出在易失性存储器107中设置的内部寄存器107a的内容(S1004)。进一步，数据移动控制器134判断在内部寄存器107a的读出记录内容中是如何设置软件重设置中的外部输入端子108的读出模式(S1005)。
在这一点，不管在先前描述的系统更新步骤(S1307)中的软件重设置中是否读出外部输入端子的设置，非执行模式都被连续地设置。因此，数据移动控制器134检测出非执行模式，并且不读出外部输入端子108的设置，然后在该状态下进入到存储/状态判断步骤组。
存储/状态判断步骤组数据移动控制器134判断在内部寄存器107a的读记录内容中是否设置了整体程序写入模式(S1101)，该数据移动控制器134检测到非执行模式被连续地设置而不管在内部寄存器107a中是否读出外部输入端子的设置。在这一点，数据移动控制器134自然地判断整体程序写入模式被设置以代替正常操作模式。然后，数据移动控制器134判断在S1003读出的内部寄存器107a的记录内容中是否设置了用于存储判断的执行模式(S1102)。
在第二优选实施例中，执行模式被设置，用于先前描述的整体程序写入操作中的存储判断，并且在系统更新步骤S1307之后保持该执行模式。数据移动控制器134检测S1105中的执行模式，并使判断单元135判断在非易失性存储器106中是否存储了整体程序(S1103和S1104)。
在这一点，判断单元135判断出非易失性存储器106中存储了整体程序。在S1104中判断出存储有整体程序的判断单元135将整体程序的存储通知给数据移动控制器134。被通知了整体程序的存储的数据移动控制器134，判断在内部寄存器107a的读记录内容中是否设置了存储判断的执行模式(S1105)。
在第二优选实施例中，如先前描述，在整体程序写入操作中设置状态判断的执行模式。数据移动控制器1134检测S1105中的执行模式，并使判断单元135判断非易失性存储器106中存储的整体程序是否有缺陷(S1106和S1107)。S1106和S1107构成数据写入方法的状态判断步骤。
例如，如下所述对整体程序的状态进行判断。更具体地说，当整体程序被写入非易失性存储器106中时，数据移动控制器134在待被写入的每个数据段中设置校验和区。在判断整体程序的状态时，当整体程序被写入时，判断单元135检查非易失性存储器106的预定区中设置的校验和，由此判断整体程序的状态。
当整体程序被写入非易失性存储器106中时，校验和区可以设置在已经写入非易失性存储器106中的数据段中。由此，判断单元135根据实际地记录在校验和区被设置的非易失性存储器106上的区，判断整体程序的状态，这减少了处理时间。
对于整体程序被写入非易失性存储器106中的数据区，存在诸如能量调整列表和常量管理区，这些区域是判断安装状态所必须的，以及存在诸如没有必要经受填充处理的区域和没有必要判断状态的动态变量区域。因此，校验和可以仅设置在存储需要状态判断的数据的区域中。这样做时，处理时间还可以被减少，因为判断单元135根据在非易失性存储器106上的记录区判断整体程序的状态，这些记录区是校验和区被设置为检查必不可少的。
当由于连续地产生有缺陷的状态而使整体程序被更新多次时，可消除在状态被判断单元135判断为良好的、待被更新的区域中的校验和，以便仅在状态被判断为不宜的记录区中设置校验和。然后，仅有缺陷的部分可接受状态判断，这降低了处理时间。
当判断单元135在S1107中判断出非易失性存储器106中安装的整体程序的状态还有缺陷时，执行图12所示的验证步骤组和图13所示的接收/写入步骤组，以便非易失性存储器106上的整体程序被再次更新。
当判断单元135在整体程序写入操作被执行一次或多次之后在S1107中判断出所安装的整体程序的状态为良好时(参见图10～13)，判断单元135将判断通知给数据移动控制器134。被通知了在非易失性存储器106中安装的整体程序处于良好状态的数据移动控制器134，改变内部寄存器107a的部分设置(S1109)，并软件重设置光盘设备101的系统，以便整体程序被激活(S1108)。因此，整体程序写入操作的所有步骤完成。
内部寄存器107a校正数据移动控制器134的设置如下所述。在这点，整体程序写入操作已经完成，并且在置位开关181中设置的整体程序写入模式被切换为正常操作模式。由此，在S1108中软件重设置光盘设备101，而非光盘设备101的电源被关断的硬件重设置。然后，在整体程序被安装之后执行的其他步骤(检查步骤等)可以被执行。进一步，可防止执行对于其他步骤来说不必要的处理，例如整体程序的存储判断和状态判断，这降低了处理时间。进一步，由于内部寄存器107a可以在软件上自动地重写，所以操作人员可以省略诸如重写外部输入端子108的设置之类的额外处理。
在其他步骤中需要对非易失性存储器106中的整体程序的存储判断(S1103)和/或状态判断(S1106)的情况下，内部寄存器107a的设置可保持在S1109中的系统更新处理中的初始状态下。
为执行如前所述的S1109中的系统更新处理(包括改变内部寄存器107a的设置)，没有必要在软件重设置中读出外部输入端子108的设置。当在软件重设置中读出外部输入端子108的设置时，S1109中的系统更新处理(包括改变内部寄存器107a的设置)变得不起作用。因此，在光盘设备101中，在外部输入端子108中设置用于在软件重设置中控制外部输入端子设置的读出的置位开关184，将其作为用于切换入和切换出S1109中的系统更新处理的有效和无效的元件。置位开关184的设置被改变，并且S1109中的系统更新处理的有效/无效由S1005中的判断处理来控制。
上文参照图10～图13的说明，描述了在整体程序新安装在光盘设备101的非易失性存储器106中时的处理。更不用说，当整体程序遭受任意软件方式缺陷的的光盘设备101被修复时，可以同样方式执行该处理。
在第二优选实施例中，本发明应用于光盘设备。本发明也可以同样方式应用于其中对相对于主计算机所传送和接收的通信数据执行信息处理并在非易失性存储器中存储整体程序的任意结构。
在第二优选实施例中，最初以这样一种方式设置外部输入端子108，即在整体程序写入操作中执行存储判断和状态判断，但是最初设置外部输入端子108时，如有必要的话可以选择不执行这些判断处理。然后，省略这些处理可使处理时间减少。
尽管已经说明了当前被认为是优选的本发明实施例，但是应当理解，在其中可以进行各种改进，并且本发明的目的在于覆盖在所附权利要求之内所有落入本发明精神和范围之内的所有改进。
权利要求
1.一种信息处理设备，用于对通过信息处理设备和主计算机之间的并行数据通信获取的通信数据执行信息处理，包括通信装置，用于在信息处理设备和主计算机之间执行并行数据通信；易失性存储器，用于存储通信数据；第一控制器(CPU)，用于控制通信装置的通信处理和待对存储在易失性存储器中的通信数据执行的信息处理；第一ROM存储器，其中预先存储有第一控制器的程序；第二控制器(CPU)，用于控制整个设备；非易失性存储器，用于存储第二控制器的整体程序；第二ROM存储器，其中预先存储有可由第二控制器执行的另一程序；以及外部输入端子，适用于操作人员能够可选择地设置通过第二控制器的程序执行是在非易失性存储器中还是在第二ROM存储器中开始的方式，其中当信息处理设备被激活时，根据外部输入端子的设置选择程序执行开始的地点。
2.根据权利要求1所述的信息处理设备，其中，当信息处理设备被激活时，第二控制器首先开始程序执行，同时第一控制器保持停止。
3.根据权利要求1所述的信息处理设备，其中，在第二ROM存储器中存储有用于非易失性存储器的整体程序的重写程序。
4.一种信息处理设备，用于对通过信息处理设备和主计算机之间的并行数据通信获取的通信数据执行信息处理，包括通信装置，用于在信息处理设备和主计算机之间执行并行数据通信；易失性存储器，用于存储通信数据；第一控制器(CPU)，用于控制通信装置的通信处理和待对存储在易失性存储器中的通信数据执行的信息处理；ROM存储器，其中预先存储有第一控制器的程序；第二控制器(CPU)，用于控制整个设备；非易失性存储器，用于存储第二控制器的整体程序；第一寄存器，当第二控制器被重设置时(当执行开始时)，程序执行是在非易失性存储器中还是在易失性存储器中开始能够由第一控制器的程序可选择地设置在第一寄存器中；以及第二寄存器，用于第二控制器的执行开始指令能够由第一控制器的程序设置在第二寄存器中，其中在ROM存储器中预先安装有可由第二控制器执行的程序，所述可由第二控制器执行的程序被存储(被复制)到可由第一控制器和第二控制器共享的易失性存储器中，并且第一控制器从通过第一寄存器设置切换到通过第二寄存器设置，以使第二控制器开始程序执行。
5.根据权利要求4所述的信息处理设备，其中用于非易失性存储器的整体程序的重写程序被存储在可由第一控制器和第二控制器共享的易失性存储器中并被执行。
6.一种信息处理设备，用于对通过信息处理设备和主计算机之间的并行数据通信获取的通信数据执行信息处理，包括通信装置，用于在信息处理设备和主计算机之间执行并行数据通信；易失性存储器，用于存储通信数据；第一控制器(CPU)，用于控制通信装置的通信处理和待对存储在易失性存储器中的通信数据执行的信息处理；第一ROM存储器，其中预先存储有第一控制器的程序；第二控制器(CPU)，用于控制整个设备；非易失性存储器，用于存储第二控制器的整体程序；第二ROM存储器，其中预先存储有可由第二控制器执行的另一程序；以及寄存器，当第二控制器被重设置时，程序执行是在非易失性存储器中还是在第二ROM存储器中开始能够由第一控制器的程序可选择地设置在寄存器中，其中可由第一控制器和第二控制器共享的易失性存储器中设置有表示第二控制器的操作状态的信息，第一控制器读出所述表示第二控制器的操作状态的信息，以便第二控制器的操作状态能够被监控，并且第一控制器根据第二控制器的操作状态改变寄存器的设置以便重设置第二控制器，从而改变通过第二控制器的程序执行开始的地点。
7.根据权利要求6所述的信息处理设备，其中，第二ROM存储器中存储有用于非易失性存储器的整体程序的重写程序。
8.一种信息处理设备，用于对通过信息处理设备和主计算机之间的并行数据通信获取的通信数据执行信息处理，包括通信装置，用于在信息处理设备和主计算机之间执行并行数据通信；易失性存储器，用于存储通信数据；第一控制器(CPU)，用于控制通信装置的通信处理和待对存储在易失性存储器中的通信数据执行的信息处理；ROM存储器，其中预先存储有第一控制器的程序；第二控制器(CPU)，用于控制整个设备；非易失性存储器，用于存储第二控制器的整体程序；以及外部输入端子，适用于操作人员能够设置第二控制器的整体程序的执行是否开始的方式，其中当信息处理设备被激活时，根据外部输入端子的设置，设置第二控制器的整体程序的执行是否开始。
9.根据权利要求8所述的信息处理设备，其中当信息处理设备被激活时，第一控制器和第二控制器同时开始程序执行，并且第二控制器的操作状态影响第一控制器的操作。
10.根据权利要求8所述的信息处理设备，其中第一控制器执行用于非易失性存储器的整体程序的重写程序。
11.一种信息处理设备，用于对通过信息处理设备和主计算机之间的并行数据通信获取的通信数据执行信息处理，包括通信装置，用于在信息处理设备和主计算机之间执行并行数据通信；易失性存储器，用于存储通信数据；第一控制器(CPU)，用于控制通信装置的通信处理和待对存储在易失性存储器中的通信数据执行的信息处理；第一ROM存储器，其中预先存储有第一控制器的程序；第二控制器(CPU)，用于控制整个设备；非易失性存储器，用于存储第二控制器的整体程序；第二ROM存储器，其中预先存储有可由第一控制器或第二控制器执行的另一程序；第一外部输入端子，适用于操作人员能够可选择地设置通过第一控制器或者第二控制器的程序执行，是在第一ROM存储器中还是在第二ROM存储器中开始或者是在非易失性存储器中还是在第二ROM存储器中开始的方式；以及第二外部输入端子，适用于操作人员能够设置通过第一控制器或第二控制器的程序执行是否开始的方式，其中当信息处理设备被激活时，根据第一外部输入端子的设置选择程序执行开始的地点，并且当信息处理设备被激活时，根据第二外部输入端子的设置选择程序执行是否开始。
12.根据权利要求11所述的信息处理设备，其中，在第二ROM存储器中存储有用于非易失性存储器的整体程序的重写程序。
13.根据权利要求3所述的信息处理设备，其中所述用于存储在非易失性存储器中的整体程序的重写程序包括，用于判断非易失性存储器的存储状态的存储状态判断单元，并且该存储状态判断单元通过比较固定代码(或固定值)与通过计算公式产生的代码作出判断，所述固定代码作为存储状态判断单元中的ROM被预先存储，所述公式与存储在非易失性存储器中的整体程序相关地被预先设置。
14.根据权利要求13所述的信息处理设备，其中，所述存储状态判断单元仅判断预先规定的非易失性存储器的部分区域。
15.根据权利要求5所述的信息处理设备，其中所述用于存储在非易失性存储器中的整体程序的重写程序包括，用于判断非易失性存储器的存储状态的存储状态判断单元，并且该存储状态判断单元通过比较固定代码(或固定值)与通过计算公式产生的代码作出判断，所述固定代码作为存储状态判断单元中的ROM被预先存储，所述公式与存储在非易失性存储器中的整体程序相关地被预先设置。
16.根据权利要求15所述的信息处理设备，其中，所述存储状态判断单元仅判断预先规定的非易失性存储器的部分区域。
17.根据权利要求7所述的信息处理设备，其中所述用于存储在非易失性存储器中的整体程序的重写程序包括，用于判断非易失性存储器的存储状态的存储状态判断单元，并且该存储状态判断单元通过比较固定代码(或固定值)与通过计算公式产生的代码作出判断，所述固定代码作为存储状态判断单元中的ROM被预先存储，所述公式与存储在非易失性存储器中的整体程序相关地被预先设置。
18.根据权利要求17所述的信息处理设备，其中，所述存储状态判断单元仅判断预先规定的非易失性存储器的部分区域。
19.根据权利要求10所述的信息处理设备，其中所述用于存储在非易失性存储器中的整体程序的重写程序包括，用于判断非易失性存储器的存储状态的存储状态判断单元，并且该存储状态判断单元通过比较固定代码(或固定值)与通过计算公式产生的代码作出判断，所述固定代码作为存储状态判断单元中的ROM被预先存储，所述公式与存储在非易失性存储器中的整体程序相关地被预先设置。
20.根据权利要求19所述的信息处理设备，其中，所述存储状态判断单元仅判断预先规定的非易失性存储器的部分区域。
21.根据权利要求12所述的信息处理设备，其中所述用于存储在非易失性存储器中的整体程序的重写程序包括，用于判断非易失性存储器的存储状态的存储状态判断单元，并且存储状态判断单元通过比较固定代码(或固定值)与通过计算公式产生的代码作出判断，所述固定代码作为存储状态判断单元中的ROM被预先存储，所述公式与存储在非易失性存储器中的整体程序相关地被预先设置。
22.根据权利要求21所述的信息处理设备，其中，所述存储状态判断单元仅判断预先规定的非易失性存储器的部分区域。
23.一种数据写入方法，用于将通过信息处理装置和主计算机之间的并行数据通信获取的通信数据写入非易失性存储器中，包括制备通信装置的步骤，通信装置用于在信息处理设备和主计算机之间执行并行数据通信；制备易失性存储器的步骤，易失性存储器用于存储通信数据；制备第一控制器(CPU)的步骤，第一控制器用于控制通信装置的通信处理和待对存储在易失性存储器中的通信数据执行的信息处理；制备第一ROM存储器的步骤，第一ROM存储器中预先存储有第一控制器的程序；制备第二控制器(CPU)的步骤，第二控制器用于控制整个设备；制备非易失性存储器的步骤，非易失性存储器用于存储第二控制器的整体程序；制备第二ROM存储器的步骤，第二ROM存储器中预先存储有可由第二控制器执行的另一程序；制备外部输入端子的步骤，外部输入端子适用于操作人员能够可选择地设置通过第二控制器的程序执行是在非易失性存储器中还是在第二ROM存储器中开始的方式；第一步骤，用于根据外部输入端子的设置判断通过第二控制器的程序执行是在非易失性存储器中还是在第二ROM存储器中开始；以及第二步骤，用于判断出通过第二控制器的程序执行在第二ROM存储器中开始，并执行存储在第二ROM存储器中的另一可执行程序，所述存储在第二ROM存储器中的另一可执行程序不同于非易失性存储器的程序。
24.根据权利要求23所述的数据写入方法，其中当信息处理设备被激活时，第二控制器首先开始程序执行同时第一控制器保持停止。
25.根据权利要求23所述的数据写入方法，其中，在第二步骤中执行用于整体程序的重写程序。
26.一种数据写入方法，用于将通过信息处理装置和主计算机之间的并行数据通信获取的通信数据写入非易失性存储器中，包括制备通信装置的步骤，通信装置用于在信息处理设备和主计算机之间执行并行数据通信；制备易失性存储器的步骤，易失性存储器用于存储通信数据；制备第一控制器(CPU)的步骤，第一控制器用于控制通信装置的通信处理和待对存储在易失性存储器中的通信数据执行的信息处理；制备ROM存储器的步骤，ROM存储器中预先存储有第一控制器的程序；制备第二控制器(CPU)的步骤，第二控制器用于控制整个设备；制备非易失性存储器的步骤，非易失性存储器用于存储第二控制器的整体程序；制备第一寄存器的步骤，当第二控制器被重设置(当执行开始)时，程序执行是在非易失性存储器中还是在易失性存储器中开始能够由第一控制器的程序可选择地设置在第一寄存器中；制备第二寄存器的步骤，第二控制器的执行开始指令能够由第一控制器的程序设置在第二寄存器中；第一步骤，第一控制器将预先安装在ROM存储器中的、可由第二控制器执行的程序存储(复制)到可由第一控制器和第二控制器共享的易失性存储器中；第二步骤，第一控制器在第一寄存器的设置中设置易失性存储器，其中当重设置(当执行开始)时程序执行是在非易失性存储器中还是在易失性存储器中开始能够由第一控制器的程序可选择地设置在第一寄存器中；第三步骤，第一控制器设置第二寄存器以便第二控制器开始程序执行，其中第二控制器的执行开始指令能够由第一控制器的程序设置在第二寄存器中；以及第四步骤，第二控制器执行存储在易失性存储器中的程序。
27.根据权利要求26所述的数据写入方法，其中在第一步骤中，在ROM存储器中预先安装可由第二控制器执行的用于非易失性存储器的整体程序的重写程序，并且在第四步骤中，执行用于非易失性存储器的整体程序的重写程序。
28.一种数据写入方法，用于将通过信息处理装置和主计算机之间的并行数据通信获取的通信数据写入非易失性存储器中，包括制备通信装置的步骤，通信装置用于在信息处理设备和主计算机之间执行并行数据通信；制备易失性存储器的步骤，易失性存储器用于存储通信数据；制备第一控制器(CPU)的步骤，第一控制器用于控制通信装置的通信处理和待对存储在易失性存储器中的通信数据执行的信息处理；制备第一ROM存储器的步骤，第一ROM存储器中预先存储有第一控制器的程序；制备第二控制器(CPU)的步骤，第二控制器用于控制整个设备；制备非易失性存储器的步骤，非易失性存储器用于存储第二控制器的整体程序；制备第二ROM存储器的步骤，第二ROM存储器中预先存储有可由第二控制器执行的另一程序；制备寄存器的步骤，当第二控制器被重设置时，程序执行是在非易失性存储器中还是在第二ROM存储器中开始能够由第一控制器的程序可选择地设置在寄存器中；第一步骤，以第一控制器读取设置在可由第一控制器和第二控制器共享的易失性存储器中、表示第二控制器的操作状态的信息的方式监控第二控制器的操作状态；第二步骤，第一控制器判断第二控制器的操作状态；第三步骤，当第二控制器被判断为处于失控状态时，第一控制器在寄存器的设置中设置第二ROM存储器，其中当第二控制器被重设置时程序执行是在非易失性存储器中还是在第二ROM存储器中开始能够由第一控制器的程序可选择地设置在寄存器中；第四步骤，第一控制器重设置第二控制器；以及第五步骤，第二控制器执行存储在第二ROM存储器中的程序。
29.根据权利要求28所述的数据写入方法，其中，在第五步骤中执行用于非易失性存储器的整体程序的重写程序。
30.一种数据写入方法，用于将通过信息处理装置和主计算机之间的并行数据通信获取的通信数据写入非易失性存储器中，包括制备通信装置的步骤，通信装置用于在信息处理设备和主计算机之间执行并行数据通信；制备易失性存储器的步骤，易失性存储器用于存储通信数据；制备第一控制器(CPU)的步骤，第一控制器用于控制通信装置的通信处理和待对存储在易失性存储器中的通信数据执行的信息处理；制备ROM存储器的步骤，ROM存储器中预先存储有第一控制器的程序；制备第二控制器(CPU)的步骤，第二控制器用于控制整个设备；制备非易失性存储器的步骤，非易失性存储器用于存储第二控制器的整体程序；制备外部输入端子的步骤，外部输入端子适用于操作人员能够设置第二控制器的整体程序的执行是否开始的方式；第一步骤，基于外部输入端子的设置，防止第二控制器的整体程序的执行；以及第二步骤，执行存储在ROM存储器中的程序。
31.根据权利要求30所述的数据写入方法，其中当信息处理设备被激活时，第一控制器和第二控制器同时开始程序执行，并且第二控制器的操作状态影响第一控制器的操作。
32.根据权利要求30所述的数据写入方法，其中，在第二步骤中执行用于非易失性存储器的整体程序的重写程序。
33.一种数据写入方法，用于将通过信息处理装置和主计算机之间的并行数据通信获取的通信数据写入非易失性存储器中，包括制备通信装置的步骤，通信装置用于在信息处理设备和主计算机之间执行并行数据通信；制备易失性存储器的步骤，易失性存储器用于存储通信数据；制备第一控制器(CPU)的步骤，第一控制器用于控制通信装置的通信处理和待对存储在易失性存储器中的通信数据执行的信息处理；制备第一ROM存储器的步骤，第一ROM存储器中预先存储有第一控制器的程序；制备第二控制器(CPU)的步骤，第二控制器用于控制整个设备；制备非易失性存储器的步骤，非易失性存储器用于存储第二控制器的整体程序；制备第二ROM存储器的步骤，第二ROM存储器中预先存储有可由第一控制器或第二控制器执行的另一程序；制备第一外部输入端子的步骤，第一外部输入端子适用于操作人员能够可选择地设置通过第一控制器或第二控制器的程序执行，是在第一ROM存储器中还是在第二ROM存储器中开始或者是在非易失性存储器中还是在第二ROM存储器中开始的方式；以及制备第二外部输入端子的步骤，第二外部输入端子适用于操作人员能够设置通过第一控制器或第二控制器的程序执行是否开始的方式；第一步骤，基于第二外部输入端子的设置，防止通过第一控制器的程序执行开始；第二步骤，基于第一外部输入端子的设置，判断通过第二控制器的程序执行是在非易失性存储器中还是在第二ROM存储器中开始；以及第三步骤，当被判断为通过第二控制器的程序执行在第二ROM存储器中开始时，执行存储在第二ROM存储器中的程序。
34.根据权利要求33所述的数据写入方法，其中，在第三步骤中执行非易失性存储器的整体程序和第一ROM存储器(开发过程中的RAM存储器)中的重写程序。
35.一种信息处理设备，用于对通过信息处理设备和主计算机之间的并行数据通信获取的通信数据执行信息处理，包括通信装置，用于在信息处理设备和主计算机之间执行并行数据通信；易失性存储器，用于存储通信数据；控制器(CPU)，用于控制包括控制通信装置的通信处理和待对存储在易失性存储器中的通信数据执行的信息处理在内的整个设备；非易失性存储器，用于存储控制器的整体程序；ROM存储器，其中预先存储有可由控制器执行的另一程序；以及外部输入端子，外部输入端子适用于操作人员能够可选择地设置通过控制器的执行程序是在非易失性存储器中还是在ROM存储器中开始的方式，其中当信息处理设备被激活时，根据外部输入端子的设置可选择地设置程序执行开始的地点。
36.根据权利要求35所述的信息处理设备，其中，ROM存储器中存储有用于非易失性存储器的整体程序的重写程序。
37.一种信息处理设备，用于在该信息处理设备和主计算机之间执行数据通信，包括控制器(CPU)，用于控制该设备；非易失性存储器，用于存储控制器的整体程序；以及重写装置，用于存储在非易失性存储器中的整体程序，其中所述用于存储在非易失性存储器中的整体程序的重写装置，包括用于判断非易失性存储器的存储状态的存储状态判断单元，并且存储状态判断单元通过比较固定代码(或固定值)与通过计算公式产生的代码作出判断，所述固定代码作为存储状态判断单元中的ROM被预先存储，所述公式与存储在非易失性存储器中的整体程序相关地被预先设置。
38.根据权利要求37所述的信息处理设备，其中所述存储状态判断单元仅判断预先规定的非易失性存储器的部分区域。
39.一种信息处理设备，用于对通过该信息处理设备和主计算机之间的并行数据通信获取的通信数据执行信息处理，包括通信装置，用于在信息处理设备和主计算机之间执行并行数据通信；易失性存储器，用于存储通信数据；以及控制器，用于控制通信装置的通信处理和待对存储在易失性存储器中的通信数据执行的信息处理，其中该控制器包括数据存储单元，以非易失性状态预先存储有通信装置的通信程序；以及数据移动控制器，用于将通信程序从数据存储单元移动到易失性存储器并在易失性存储器上执行通信程序。
40.根据权利要求39所述的信息处理设备，进一步包括非易失性存储器，用于存储包括与通信程序相等的程序在内的信息处理设备的整体程序，其中数据存储单元中预先存储有与整体程序分开地提供的通信程序。
41.根据权利要求40所述的信息处理设备，其中，当信息处理设备被激活时，执行数据移动控制器的处理。
42.根据权利要求40所述的信息处理设备，其中控制器进一步包括存储判断单元，该存储判断单元用于判断当信息处理设备被激活时非易失性存储器中是否存储有整体程序，以及数据移动控制器，用于在存储判断单元判断出非易失性存储器中存储有整体程序的情况下在非易失性存储器上执行整体程序，并且在存储判断单元判断出非易失性存储器中没有存储整体程序的情况下执行数据移动控制器的处理。
43.根据权利要求42所述的信息处理设备，进一步包括外部输入端子，该外部输入端子适用于操作人员能够设置通过存储判断单元的判断处理是否被执行的方式，其中当信息处理设备被激活时，数据移动控制器读出外部输入端子的设置以便改变控制状态。
44.根据权利要求43所述的信息处理设备，其中当信息处理设备的电源被关断且该设备被重激活时，数据移动控制器读出外部输入端子的设置以便设置控制状态，并将外部输入端子的设置可重写地记录在易失性存储器中，并且当电源保持选通的信息处理设备在软件上被重激活时，数据移动控制器不读出外部输入端子的设置，而是从易失性存储器中读出外部输入端子的设置以便设置控制状态。
45.根据权利要求40所述的信息处理设备，其中控制器进一步包括状态判断单元，状态判断单元用于在信息处理设备被激活时判断非易失性存储器的记录状态，以及数据移动控制器，用于在状态判断单元判断出记录状态为正常时，判断出整体程序以正常记录状态存储在非易失性存储器中并相应地在非易失性存储器上执行整体程序，并且在状态判断单元判断出记录状态为异常时，执行数据移动控制器的处理。
46.根据权利要求45所述的信息处理设备，其中状态判断单元仅判断预先规定的非易失性存储器的部分区域。
47.根据权利要求45所述的信息处理设备，其中状态判断单元仅判断存储在非易失性存储器中的整体程序的状态。
48.根据权利要求45所述的信息处理设备，进一步包括外部输入端子，该外部输入端子适用于操作人员能够设置通过状态判断单元的判断处理是否执行的方式，其中当信息处理设备被激活时，数据移动控制器读出外部输入端子的设置以便改变控制状态。
49.根据权利要求48所述的信息处理设备，其中当信息处理设备电源被关断且该设备被重激活时，数据移动控制器读出外部输入端子的设置以便设置控制状态，并将外部输入端子的设置可重写地记录在易失性存储器中，并且当电源保持选通的信息处理设备被在软件上重激活时，数据移动控制器不读出外部输入端子的设置，而是从易失性存储器中读出外部输入端子的设置以便设置控制状态。
50.根据权利要求41所述的信息处理设备，其中所述控制器包括验证单元，该验证单元用于检查预设的验证数据是否被附着到从主计算机传送来的数据上，并且当验证单元判断出验证数据被附着时，数据移动控制器执行数据移动控制器的处理。
51.根据权利要求40所述的信息处理设备，其中数据移动控制器在易失性存储器上执行通信程序，以便将整体程序和写入程序从主计算机传送到易失性存储器，所述写入程序用于将整体程序从易失性存储器写入到非易失性存储器，以及数据移动控制器进一步用于在易失性存储器上操作所传送的写入程序，以便将整体程序写入到非易失性存储器中。
52.根据权利要求39所述的信息处理设备，其中通信程序检查每一个特定量数据的通信结果，并且仅在当检查的结果显示为正常时才继续通信。
53.一种用于将通过信息处理设备和主计算机之间的并行数据通信获取的通信数据临时地记录到易失性存储器中并将所获取的通信数据写入到非易失性存储器中的方法，包括第一步骤，除存储在非易失性存储器中之外，以非易失性状态保持用于信息处理设备和主计算机之间的并行数据通信的通信程序，在易失性存储器中写入所保持的通信程序，并在易失性存储器上执行所写入的通信程序；第二步骤，通过在易失性存储器上执行通信程序，接收来自主计算机的通信数据和用于将通信数据从易失性存储器写入到非易失性存储器中的写入程序；以及第三步骤，通过在易失性存储器上执行写入程序，将通信数据从易失性存储器写入到非易失性存储器中。
54.根据权利要求53所述的数据写入方法，进一步包括，用于在第一步骤之前判断非易失性存储器中是否存储有数据的存储判断步骤，其中当在存储判断步骤中判断出没有存储数据时，执行第一步骤至第三步骤。
55.根据权利要求53所述的数据写入方法，进一步包括，用于在第一步骤之前判断存储在非易失性存储器中的数据的状态的状态判断步骤，其中当在状态判断步骤中判断出数据状态为异常时，执行第一步骤至第三步骤。
56.根据权利要求55所述的数据写入方法，其中在状态判断步骤中仅判断预先规定的非易失性存储器的部分区域。
57.根据权利要求55所述的数据写入方法，其中在状态判断步骤中仅判断当前所使用的非易失性存储器的区域。
58.根据权利要求53所述的数据写入方法，进一步包括验证步骤，该验证步骤用于在第二步骤之前检查预设的验证数据是否被附着到从主计算机传送来的数据上，其中当验证步骤判断出验证数据被附着时，执行第二步骤和第三步骤。
59.根据权利要求53所述的数据写入方法，其中检查每一个特定量数据的通信结果，以便仅当在第二步骤中检查结果显示为正常时才继续通信。
全文摘要
根据本发明的信息处理设备包括通信装置，用于存储通信数据的易失性存储器，用于控制通信装置的通信处理和存储在易失性存储器中的通信数据的第一CPU，预先存储有第一CPU的程序的ROM存储器，用于控制整个设备的第二CPU，用于存储第二CPU的整体程序的非易失性存储器，预先存储有可由第二CPU执行的另一程序的ROM存储器，以及适用于操作人员能够可选择地设置通过第二控制器的程序执行是在非易失性存储器中还是在ROM存储器中开始的方式的外部输入端子，其中当被激活时，根据外部输入端子的设置选择程序执行开始的地点，并且在ROM存储器中存储用于非易失性存储器的整体程序的重写程序。
文档编号G06F9/445GK1920776SQ20061006667
公开日2007年2月28日 申请日期2006年4月19日 优先权日2005年8月24日
发明者铃木达夫, 铃木奈央子 申请人:松下电器产业株式会社