闪速存储器用的存储控制器的制作方法

专利名称：闪速存储器用的存储控制器的制作方法
技术领域：
本发明涉及非易失性半导体存储器的访问控制技术，尤其涉及用 于控制对具有依次写入限制的闪速存储器的访问的存储控制器。
背景技术：
非易失性半导体存储器的市场规模正在不断扩大。闪速存储器是
利用浮栅(floating gate )晶体管来实现数据非易失性的半导体存储器。 在某种现有技术的闪速存储器中，在多页(面)构成的物理块单 位中进行擦除，并且以页单位来进行数据的读出(read)和写入 (write)。并且，被控制成即使接收到随机的页写入请求，也仍从物 理块的已擦除的全部页中的起始页开始依次写入数据。这种带有对闪 速存储器的依次写入限制的访问是按照从逻辑(虚拟)页到物理页的 映射来控制的。各页具有存储数据的数据区域和存储数据管理信息的 冗余区域。在各页的冗余区域中，作为数据管理信息而存有写入到上 述页(面)的数据区域的数据所对应的逻辑页序号(地址)(参照专 利文献1 )。
根据另 一现有技术，当被请求改写或追加具有依次写入限制的闪 速存储器的1个物理块内的页时，在将新的页数据从已擦除的新物理 块的起始页开始依次写入后，将原来物理块的非更新页的数据传送至 新物理块的剩余页。作为逻辑页序号与物理页序号之差的页偏移被存
储在闪速存储器的冗余区域内。各页的冗余区域中的数据管理信息， 包括其所属的物理页所对应的逻辑地址、表示该页是否为空页的标
志、表示写入该页的数据有效/无效的标志、以及用于该数据的错误检 测的信息。逻辑块地址和物理块地址的对应关系是通过地址转换表来 管理的(参照专利文献2)。专利文献l:国际公开第2003/030180号小册子 专利文献2:国际公开第2004/021191号小册子

发明内容
在向闪速存储器写入数据(编程)的过程中发生了电源断开(断 电)时，写入过程中的页的数据将被破坏。在具有依次写入限制的闪 速存储器的访问管理中，需要关于有无因断电引起的错误页的信息、 和物理块的最终有效页的地址。最终有效页是指在该物理块内最后写 入且没有不能纠正的错误的页。
要取得物理块的最终有效页的地址并判断有无不能纠正的错误， 需要在各物理块内进行搜索。此时如果从起始页开始依次对每一页读 出数据区域和冗余区域来进行检查，则搜索需要很长时间。在构成1 个物理块的页的数量不断增加的今天，搜索时间变长逐渐显著起来。
本发明的目的在于，在用于控制对具有依次写入限制的闪速存储 器的访问的存储控制器中，能够高速、正确地实施最终有效页的确定 和断电引起的错误页的有无判断。
为了实现上述目的，在本发明中，通过对各页的冗余区域进行二 分检索(binary search)来暂时确定最终有效页；然后，通过检查该 暂时确定的最终有效页和与其邻接的页的全部区域(数据区域和冗余 区域)的内容，从而实施最终有效页的确定和由断电引起的错误页的 有无判断。
具体来说，本发明采用如下结构，即一种存储控制器，用于控制 对闪速存储器的访问，该闪速存储器具有由多页构成的物理块，且各 页具有存储数据的数据区域和存储数据管理信息的冗余区域，该存储 控制器包括页写入执行部，从物理块的已擦除的全部页中的起始页 开始依次对数据区域写入数据，并且将用于该数据的纠错的信息和表 示该数据已写入的状态信息作为数据管理信息写入冗余区域；二分检 索执行部， 一 边对各页的冗余区域中状态信息进行二分检索 一 边进行 读出来暂时确定最终有效页；以及最终有效数据确定执行部，从由二分检索执行部暂时确定的最终有效页、和与该暂时确定的最终有效页 邻接的页中读出各数据区域中的数据和各冗余区域中的数据管理信 息，根据关于各页中有无不能纠正的错误和数据区域中有无写入的检 查结果，进行最终有效页的确定、和页写入执行部的动作过程中由断 电引起的错误页的有无判断。
在闪速存储器中具有由多个物理块构成的物理单元，并将这些多
个物理块各自的预定数量的页构成的段(segment)作为写入单位时， 该存储控制器包括页写入执行部，从物理单元的已擦除的全部段中 的起始段开始依次对数据区域写入数据，并且将用于该数据的纠错的 信息和表示该数据已写入的状态信息作为数据管理信息写入冗余区 域；二分检索执行部， 一边对各段的起始页的冗余区域中状态信息进 行二分检索一边进行读出来暂时确定最终有效段；以及最^有效数据 确定执行部，从属于由上述二分检索执行部暂时确定的最终有效段的 全部页、和属于与该暂时确定的最终有效段邻接的段的全部页中读出 各数据区域中的数据和各冗余区域中的数据管理信息，根据关于各段 中有无不能纠正的错误和数据区域中有无写入的检查结果，进行最终 有效段的确定、和上述页写入执行部的动作过程中由断电引起的错误 页的有无判断。
根据本发明，在采用以页为单位写入的闪速存储器的情况下，能 够高速、正确地实施最终有效页的确定和断电引起的错误页的有无判 断；另外，在采用以段(segment)为单位写入的闪速存储器的情况 下，能够高速、正确地实施最终有效段的确定和断电引起的错误段的 有无判断。


图1是表示包含安装有本发明的存储控制器和闪速存储器的存储 卡的系统的结构例的框图。
图2是表示图1中的闪速存储器的内部结构例的概念图。
图3是表示采用图2的结构时图1中二分检索执行部动作的流程图。
图4是表示采用图2的结构时图1中最终有效数据确定执行部动 作的流程图。
图5是表示图3变形例的流程图。
图6是图1中闪速存储器的其他内部结构例的概念图。
图7是说明采用了图6的结构时图1中二分检索执行部动作的流 程图。
图8是表示采用了图6的结构时图1中最终有效数据确定执行部 动作的流程图。
标号说明
101存储卡
102主机
103存储控制器
104闪速存储器
105输入输出部
106RAM控制部
107传送RAM
108表RAM
109CPU
110闪存控制部
111ECC电路
112块擦除执行部
113页写入4丸行部
114二分检索执行部
115最终有效数据确定执行部
201物理块
202数据区域
203冗余区域601 物理单元
具体实施例方式
以下，参照

本发明的实施方式。
图1表示包含安装有本发明的存储控制器和闪速存储器的存储卡 的系统的结构例。图1的系统是具有作为非易失性存储装置之一的存 储卡101、请求对该存储卡101进行访问的主机102的非易失性存储 系统。主机102是移动电话、数字静态照相机、个人计算机、便携式 数字音乐播放器等设备。只要是可作为主机102的存储介质使用的设 备，则不限于存储卡101这样的卡形式的非易失性存储装置。
这里，主机102是具有存储卡101的插槽的移动电话。存储卡101 通过插入设置于主机102上的插槽而与主机102进行通信。存储卡101 与主机102的通信是以主机102为主、以存储卡101为辅的主从式通
存储卡101具有存储控制器103和由该存储控制器103来控制访 问的闪速存储器104。闪速存储器104是例如上述具有顺序写入限制 的NAND型闪速存储器，也可以是1个存储单元具有0、 1两个值中 任意一个值的2值闪速存储器，还可以是1个存储单元具有00、 01、 10、 11四个值中任意一个值的多值闪速存储器。存储控制器103和闪 速存储器104可以各自为单独的LSI芯片，也可以是集成为1个LSI 芯片。
存储控制器103包括输入输出部105、 RAM (Random Access Memory:随机存取存储器)控制部106、传送RAM107、表RAM108、 CPU ( Central Processing Unit:中央处理器)109、闪存控制部110、 以及ECC ( Error Correcting Code:纠错码)电路111 。
输入输出部105接收从主机102发送来的指令信号和数据信号， 并对主机102发送响应信号和数据信号。当从主才几102接收到数据信 号时，为了暂时存储该数据信号而将其传送至传送RAM107,并将中 断信号输出至CPU109。当对主机102发送数据时，将传送RAM107中的数据输出至主机102。
RAM控制部106按照CPU109的设定，用传送RAM107和表 RAM108来切换可访问的RAM的设定。根据RAM控制部106的设 定，CPU109和闪存控制部110能够对传送RAM107和表RAM108中 的任意一个进行访问。另外，输入输出部105能够访问传送RAM107。
传送RAMI 07暂时存储从主机102传送来的数据以及闪存控制部 UO从闪速存储器104读出的数据。而表RAM108存储闪速存储器104 的写入信息。所谓写入信息是指物理块的使用状况(是已写入块还是 未使用块)、表示逻辑地址与物理地址的对应关系的地址转换表、写 入过程中物理块的最终有效页的地址等信息。这些表RAM108的信息 在存储卡101的电源接通后进行数据读/写前的初始化期间由闪存控 制部110访问闪速存储器104而生成，在初始化后接收到来自主机102 的数据或接收到擦除命令时被更新。而且，只要判断例如对物理块的 起始页有/无读出或写入，就能够简单地生成物理块是否为未使用块的 信息。
CPU109经由RAM控制部106来读/写传送RAM107和表 RAM108的数据。该CPU109支持省电功能当在一定期间内没有从 主机102接收到指令信号和数据信号时，CPU109内的中断控制部以 外的块停止动作，并根据来自输入输出部105的中断信号重新开始动 作。当CPU109访问闪速存储器104时，向闪存控制部IIO发送预定 的动作命令实现该访问。在动作命令中，有物理块擦除命令、对物理
块内的页的写入命令、在对冗余区域进行二分检索的同时读出的命 令、进行全部页区域的读出并执行最终有效页的确定和有无发生断电 的判断的命令等。
闪存控制部IIO具有块擦除执行部112、页写入执行部113、 二 分检索执行部114、以及最终有效数据确定执行部115。通过从CPU109 接收命令，由各执行部112~115进行动作，从而对闪速存储器104 进行读/写/擦除等访问。块擦除执行部112擦除闪速存储器104中所 指定的物理块的数据。页写入执行部113读出传送RAM107的数据，并追加用于进行纠错的错误特征信息位(syndrome)而写入到物理块 的预定页。此时，在写入页的冗佘区域写入用于纠错的校正子，并且 在该冗余区域中的写入状态信息所对应的位输入已写入的标志 "Low"。二分检索执行部114，在初始化时表RAM108的数据生成时， 对对象物理块的冗余区域一边进行二分检索 一边进行读出，暂时确定 最终有效页(详细内容将在后面说明)。二分检索执行部114也可以 仅读出冗余区域中的写入状态信息。最终有效数据确定执行部115读 出物理块中预定页的全部区域的内容，在使其经由ECC电路111后， 将数据存储于传送RAM107。并且，根据是否发生无法纠正的错误来 进行最终有效页的确定和是否发生断电的判断(详细内容将在后面说 明)。
ECC电路111对写入闪速存储器104的数据生成用于纠错的校正 子。另一方面，对从闪速存储器104读出的数据进行错误的检测和纠 正，当检测出无法纠正的错误时返回无法纠正的错误信号。如果在读 出某页的数据时用ECC电路111检测出无法纠正的错误，则判断为 该页是发生断电的错误页。
图2示出图1中的闪速存储器104的内部结构例。图1中的闪速 存储器104由多个物理块构成，但为了仅说明1个物理块201而将其 示于图2。图2所示的物理块201由页0~页31的32个物理页构成。 各页由例如512字节的数据区域(DA)202、 16字节的冗余区域(RA) 203构成。数据区域202主要用于存储从主机102传送来的数据。冗 余区域203用于存储ECC校正子、页偏移、表示已写入的状态信息 等数据管理信息。
图2的物理块201，要求必须从起始页开始依次写入数据。图2 中的阴影线表示页0~页20已写入数据。设定为对各页不能进行2 次写入(例如在写入数据区域202后，以其他定时写入冗余区域203 这才羊的写入方法)。
图3表示采用了图2的结构时的图1中二分检索执行部114的动 作。这里，检索最终有效页的物理块201必须至少写入到页0。按照图3，首先，在步骤301设定表示读出次数的变量n的值为 1,在步骤302用[(物理块201的全部页数)/2]来确定表示读出页地 址的变量M的值。接着，在步骤303读出页M的冗余区域203。由 此能够对读出的页M的冗余区域203所存储的数据管理信息中的写 入状态信息一并进行有/无写入的判断。如果写入状态信息为"Low" 位则是有写入，如果为"High"则是无写入。
接着，在步骤304使变量n加1，在步骤305判断是否为"(物理 块201的全部页数)>2n"。该步骤305相当于步骤303 后述的步骤 307或步骤308的循环动作的结束条件。
当在步骤305判断为"是"时，进入步骤306。在步骤306,当 在步骤303读出的状态信息表示有写入时，进入步骤307。在步骤307, 使变量M增加"(物理块201的全部页数)/2n"。另一方面，在步骤 306，当在步骤303读出的状态信息表示无写入时，进入步骤308。在 步骤308，使变量M减少"(物理块201的全部页数)/2n，，。步骤307 或步骤308之后，返回步骤303执行再次处理。
在步骤305中判断为"否"时，进入步骤309。在步骤309，当 在步骤303读出的状态信息表示有写入时，进入步骤310。在步骤310， 暂时确定页M是最终有效页。另一方面，在步骤309,当在步骤303 读出的状态信息表示无写入时，进入步骤311。在步骤311,暂时确 定页(M-l )是最终有效页。
在图2所示的物理块201的例子中，按照(1 )页16、 (2)页24、 (3)页20、 (4)页22、 (5)页21的顺序读出各页的冗余区域203, 暂时确定页20是最终有效页。
图4示出采用了图2的结构时图1中最终有效数据确定执行部 115的动作。设定为二分检索执行部114进行的最终有效页的暂时确 定已经结束。
按照图4,首先，在步骤401，将二分检索执行部114暂时确定 的最终有效页取为页N。接着，在步骤402,读出页N的全部区域(数 据区域202和冗余区域203 )的内容，使其经由ECC电路111后，暂时存储在传送RAM107。接着，在步骤403判断页N有无无法纠正的 错误。当页N没有无法纠正的错误时进入步骤404。在步骤404读出 页(N+l)的全部区域。这是为了判断页(N+l)是否为错误页而执 行的。在步骤405判断页(N+l)的数据区域202是否已擦除(无写 入)。当页(N+1)已擦除时，进入步骤406。这种情况是该物理块201 中没有断电引起的错误页的情况。在步骤406，确定页N为最终有效 页，并且判断为该物理块201没有发生断电。
在步骤405判断为有对页(N+l)的数据区域202的写入时，进 入步骤407。由于页(N+l)中冗余区域203已擦除而有对数据区域 202的写入，因此能够判断为由断电引起的异常状态。在步骤407确 定页N为最终有效页，并且判断为页(N+l)的写入中有断电发生。
当在步骤403判断为页N有无法纠正的错误时，进入步骤408。 由于页N中冗余区域203已擦除而有对数据区域202的写入，因此能 够判断为由断电引起的异常状态。必须判断页(N-l)是否也存在无 法纠正的错误。因此，在步骤408读出页(N-l)的全部区域。接着， 当在步骤409判断为页(N-1 )没有无法纠正的错误时，进入步骤410。 在步骤410确定页(N-l)为最终有效页，并且判断为页N的写入中 有断电发生。
当在步骤409判断为页(N-l )有无法纠正的错误时，进入步骤 411。这是在页N和页(N-l)这两页发生了无法纠正的错误的情况。 这种情况，由于是并非发生1次断电的异常状态，因此作为该物理块 201中根本没有有效页的情况而结束处理。
当图2所示的物理块201中完全没有发生断电所引起的错误页 时，在暂时确定页20为最终有效页后，按(i )页20、 ( ii )页21 的顺序读出各页的全部区域(数据区域202和冗余区域203 ),确定页 20为最终有效页，并判断为该物理块201没有发生断电。
而且，在能确定最终有效页后，CPU109更新表RAM108的信息。 当在发生了断电的页以后进行写入时，有可能发生数据讹误 (corruption),不能正确地管理数据的写入。因此，当发生了断电引起的无法纠正的错误时，在复制了已擦除有效数据的其他物理块之
后，更新表RAM108的信息。
图5示出图3的变形例的二分检索执行部114的动作。按照图5， 首先，在步骤501读出物理块201的起始页(页0)的冗余区域203。 接着，在步骤502根据在步骤501读出的状态信息判断页O是否已擦 除(无写入)。当在步骤502判断为已擦除时，进入步骤503,暂时确 定页O为最终有效页并结束处理。这样，在早期暂时确定页O为最终 有效页后，最终有效页确定执行部115进行图4所示的流程图那样的 动作。另外，当在步骤502判断为有写入时，二分检索执行部114进 行图3的步骤301以后的动作。
通过图5的处理，物理块201的状态也可能是写入过程中或已擦 除中的某一个，并且，即使在已擦除的可能性比较高的情况下，也能 高速、正确地实施最终有效页的确定和断电引起的错误页的有无判 断。
图6示出图1中闪速存储器104的其他内部结构例。在图6所示 的例子中，4个物理块A、 B、 C、 D构成一个物理单元601。并且，4 个物理块A、 B、 C、 D各自以由8页构成的段为单位执行写入。4个 物理块A、 B、 C、 D各自由128页构成。即，图6的物理块601由从 段O到段15的16个段构成。各页与图2的情况相同，都由数据区域 (DA)和冗余区域(RA)构成。
图6的物理单元601要求必须从起始段开始依次写入数据。图6 中的阴影线示出从段0到段9已写入数据。
图1中的页写入执行部113如下述那样动作。即，对物理单元601 的写入与来自主机102的传送字节数无关，必须以由8页构成的段单 位进行。各段的写入状态信息被存储在该段中的至少起始页的冗余区 域上。
具体来讲，在从主机102传送出数据时，首先在物理块A的页O 写入数据。然后按物理块B的页O、物理块C的页O、物理块D的页 O的顺序写入数据。各物理块的页O已写入后，接着在物理块A的页l进行写入，然后按物理块B的页1、物理块C的页1、物理块D的 页1的顺序写入数据。在物理块B的页1写入数据后，在来自主机 102的传送数据停止时，对剩余的页复制所有位均为"1"的数据和原 数据而进行写入。
接着，说明图6的物理单元601中的最终有效段的确定和断电引 起错误段的有无判断。这里，最终有效段是指最后在该物理单元601 写入的、且没有不能纠正的错误的段。
图7示出采用了图6的结构时图1中二分检索执行部114的动作。 这里，检索最终有效段的物理单元601必须有至少对段O的写入。
根据图7,首先，在步骤701将表示读出次数的变量n的值设定 为1,步骤702用"(物理单元601的全部段数)/2"确定表示读出段 地址的变量L的值。接着，在步骤703读出段L的起始页的冗余区域。 这样，根据读出的段L的起始页冗余区域所存储的数据管理信息中的 写入状态信息，判断有无写入。如果写入状态信息为"Low"位则是 有写入，如果是"High"则是无写入。
接着，在步骤704将变量n加1,在步骤705判断是否为"(物理 单元601的全部段数)>2n，，。该步骤705，相当于步骤703 后述的 步骤707或步骤708的循环动作的结束条件。
当在步骤705判断为"是，，时，进入步骤706。在步骤706，当 在步骤703读出的状态信息表示有写入时，进入步骤707。在步骤707， 使变量L增加"(物理单元601的全部段数)/2n"。另一方面，在步骤 706,当在步骤703读出的状态信息表示无写入时，进入步骤708。在 步骤708,使变量L减少"(物理单元601的全部段数)/2n，，。步骤707 或步骤708之后，返回步骤703 4丸行再次处理。
在步骤705中判断为"否"时，进入步骤709。在步骤709,当 在步骤703读出的状态信息表示有写入时，进入步骤710。在步骤710， 暂时确定段L是最终有效段。另一方面，在步骤709,当在步骤703 读出的状态信息表示无写入时，进入步骤711。在步骤711，暂时确 定段(L-l )是最终有效段。在图6所示的物理单元601的例子中，按照(1 )段8、 (2)段 12、 (3)段10、 (4)段9的顺序读出各段的起始页的冗余区域，暂时 确定段9是最终有效段。
图8表示采用了图6的结构时图1中最终有效数据确定执行部 115的动作。设定为二分检索执行部114进行的最终有效段的暂时确 定已经结束。
根据图8，首先，在步骤801,将二分检索执行部114暂时确定 的最终有效段取为段N。接着，在步骤802,按顺序读出段N的全部 页的全部区域(数据区域和冗余区域)的内容，使其经由ECC电路 111后，暂时存储在传送RAM107。接着，在步骤803判断段N有无 无法纠正的错误。当段N的全部页没有无法纠正的错误时进入步骤 804。在步骤804读出段(N+l )的全部页的全部区域。这是为了判断 段(N+l )是否为错误段而执行的。在步骤805判断段(N+l )的全 部页的数据区域是否已擦除(无写入)。当段(N+1)已擦除时，进入 步骤806。这种情况是该物理单元601中没有断电引起的错误段的情 况。在步骤806,确定段N为最终有效段，并且判断为该物理单元601 没有发生断电。
在步骤805判断为有对段(N+l)的数据区域的写入时，进入步 骤807。由于段(N+1)中冗余区域已擦除而有对数据区域的写入， 因此能够判断为由断电引起的异常状态。在步骤807确定段N为最终 有效段，并且判断为段(N+l)的写入中有断电发生。
当在步骤803判断为段N有无法纠正的错误时，进入步骤808。 由于段N中冗余区域已擦除而有对数据区域的写入，因此能够判断为 由断电引起的异常状态。必须判断段(N-l)是否也存在无法纠正的 错误。因此，在步骤808读出段(N-l )的全部页的全部区域。接着， 当在步骤809判断为段(N-1 )没有无法纠正的错误时，进入步骤810。 在步骤810确定段(N-l)为最终有效段，并且判断为段N的写入中 有断电发生。
当在步骤809判断为段(N-l )有无法纠正的错误时，进入步骤811。这是在段N和段(N-l)这两段发生了无法纠正的错误的情况。 这种情况，由于是并非发生1次断电的异常状态，因此作为该物理单 元601中根本没有有效段的情况而结束处理。
当图6所示的物理单元601中完全没有发生断电引起的错误段 时，在暂时确定段9为最终有效段后，按(i )段9、 ( ii )段10的 顺序读出各段的全部页的全部区域(数据区域和冗余区域)，确定段9 为最终有效段，并判断为该物理单元601没有发生断电。
在能够确定最终有效段后，CPU109更新表RAM108的信息。当 在发生了断电的段以后进行写入时，有可能发生数据讹误 (corruption),不能正确地管理数据的写入。因此，当发生了断电引 起的无法纠正的错误时，在复制到已擦除有效数据的其他物理块之 后，更新表RAM108的信息。
产业上的可利用性
如上所述，本发明的存储控制器能够高速且正确地实施最终有效 页或最终有效段的确定和断电引起的错误页或错误段的有无判断，作 为对具有依次写入限制的闪速存储器的访问控制技术是有用的。
权利要求
1.一种存储控制器，其用于控制对闪速存储器的访问，该闪速存储器具有由多页构成的物理块，且各页具有存储数据的数据区域和存储数据管理信息的冗余区域，其特征在于，包括页写入执行部，从上述物理块的已擦除的全部页中的起始页开始依次对上述数据区域写入数据，并且将用于该数据的纠错的信息和表示该数据已写入的状态信息作为上述数据管理信息写入上述冗余区域；二分检索执行部，一边对各页的上述冗余区域中的上述状态信息进行二分检索一边进行读出来暂时确定最终有效页；以及最终有效数据确定执行部，从由上述二分检索执行部暂时确定的最终有效页和与该暂时确定的最终有效页邻接的页中读出各数据区域中的数据和各冗余区域中的数据管理信息，并根据关于各页中有无不能纠正的错误和有无对上述数据区域的写入的检查结果来进行最终有效页的确定和上述页写入执行部的动作过程中由断电引起的错误页的有无判断。
2. 根据权利要求1所述的存储控制器，其特征在于 上述二分检索执行部还具有以下功能在上述状态信息的二分检索执行之前，从上述物理块的起始页中读出上述状态信息来检测该起 始页是否已擦除，当检测出已擦除时将该起始页暂时确定为最终有效 页。
3. —种非易失性存储装置，其特征在于包括权利要求1所述的存储控制器和由该存储控制器来控制访问 的闪速存储器。
4. 根据权利要求3所述的非易失性存储装置，其特征在于 上述存储控制器和上述闪速存储器构成在一个芯片上。
5. —种非易失性存储系统，其特征在于包括权利要求3所述的非易失性存储装置和请求访问该非易失性存储装置的主机。
6. —种存储控制器，其用于控制对闪速存储器的访问，该闪速存 储器具有由多个物理块构成的物理单元，上述多个物理块分别由多页 构成，且各页具有存储数据的数据区域和存储数据管理信息的冗余区 域，其特征在于，包括页写入执行部，将上述多个物理块各自的由预定数量的页构成的 段作为写入单位，从上述物理单元的已擦除的全部段中的起始段开始 依次对上述数据区域写入数据，并且将用于该数据的纠错的信息和表 示该数据已写入的状态信息作为上述数据管理信息写入上述冗余区域；二分检索执行部， 一边对各段的起始页的上述冗余区域中的上述状态信息进行二分检索一边进行读出来暂时确定最终有效段；以及最终有效数据确定执行部，从属于由上述二分检索执行部暂时确 定的最终有效段的全部页和属于与该暂时确定的最终有效段邻接的 段的全部页中读出各数据区域中的数据和各冗余区域中的数据管理 信息，并根据关于各段中有无不能纠正的错误和有无对上述数据区域 的写入的检查结果来进行最终有效段的确定和上述页写入执行部的 动作过程中由断电引起的错误段的有无判断。
7. —种非易失性存储装置，其特征在于包括权利要求6所述的存储控制器和由该存储控制器来控制访问 的闪速存储器。
8. 根据权利要求7所述的非易失性存储装置，其特征在于 上述存储控制器和上述闪速存储器构成在一个芯片上。
9. 一种非易失性存储系统，其特征在于包括权利要求7所述的非易失性存储装置和请求访问该非易失性 存储装置的主机。
10. —种访问控制方法，其用于控制对闪速存储器的访问，该闪 速存储器具有由多页构成的物理块，且各页具有存储数据的数据区域 和存储数据管理信息的冗余区域，其特征在于，包括页写入步骤，从上述物理块的已擦除的全部页中的起始页开始依 次对上述数据区域写入数据，并且将用于该数据的纠错的信息和表示该数据已写入的状态信息作为上述数据管理信息写入上述冗余区域； 二分检索步骤， 一边对各页的上述冗余区域中的上述状态信息进行二分检索一边进行读出来暂时确定最终有效页；以及最终有效数据确定步骤，从由上述二分检索步骤暂时确定的最终 有效页和与该暂时确定的最终有效页邻接的页中读出各数据区域中 的数据和各冗余区域中的数据管理信息，并根据关于各页中有无不能纠正的错误和对上述数据区域有无写入的检查结果来进行最终有效 页的确定和上述页写入步骤的动作过程中由断电引起的错误页的有 无判断。
11. 根据权利要求IO所述的访问控制方法，其特征在于， 上述二分检索步骤包括在上述状态信息的二分检索执行之前，从上述物理块的起始页中读出上述状态信息来检测该起始页是否已 擦除，当检测出已擦除时将该起始页暂时确定为最终有效页的步骤。
12. —种访问控制方法，其用于控制对闪速存储器的访问，该闪 速存储器具有由多个物理块构成的物理单元，上述多个物理块分别由 多页构成，且各页具有存储数据的数据区域和存储数据管理信息的冗 余区域，其特征在于，包括页写入步骤，将上述多个物理块各自的由预定数量的页构成的段 作为写入单位，从上述物理单元的已擦除的全部段中的起始段开始依次对上述数据区域写入数据，并且将用于该数据的纠错的信息和表示 该数据已写入的状态信息作为上述数据管理信息写入上述冗余区域；二分检索步骤， 一边对各段的起始页的上述冗余区域中的上述状 态信息进行二分检索 一边进行读出来暂时确定最终有效段；以及最终有效数据确定步骤，从属于由上述二分检索步骤暂时确定的 最终有效段的全部页和属于与该暂时确定的最终有效段邻接的段的 全部页中读出各数据区域中的数据和各冗余区域中的数据管理信息， 并根据关于各段中有无不能纠正的错误和上述数据区域中有无写入的检查结果来进行最终有效段的确定和上述页写入步骤的动作过程 中由断电引起的错误段的有无判断。
全文摘要
从物理块(201)的起始页开始依次在数据区域(202)写入数据，并且将用于该数据的纠错的信息和表示该数据已写入的状态信息写入冗余区域(203)。在生成该物理块(201)的写入信息时，通过对各页的冗余区域(203)进行二分检索暂时确定最终有效页；然后，通过检查该暂时确定的最终有效页和与其邻接的页的全部区域(数据区域和冗余区域)的内容，来实施最终有效页的确定和由断电引起的错误页的有无判断。
文档编号G06F12/16GK101288056SQ20068000144
公开日2008年10月15日 申请日期2006年9月20日 优先权日2006年3月13日
发明者中村清治, 宗广和 申请人:松下电器产业株式会社