专利名称：一种安全类芯片的测试电路的制作方法
技术领域：
本发明涉及的是集成电路芯片技术领域，一种应用于安全类芯片的测试电路结 构，具体地说，是涉及一种用于带有存储器和安全算法或硬件保护机制的芯片，在芯片测试 及下载阶段，能对存储器中的关键数据进行硬件加密下载与解密读出的测试电路结构。是 一种集安全、可控与方便为一体的测试电路结构。
背景技术：
由于目前芯片数据安全的要求越来越高，为了有效抵御电子探测攻击和物理攻 击，目前带存储器的安全类芯片越来越多地加入了存储器地址与数据加密的设计方法，即 Memory存储器的物理地址与实际数据均为加密后的地址与数据。在芯片正常应用通路下， 芯片会把CPU的逻辑地址经加密后送给Memory，取Memory数据时，芯片会把Memory数据经 解密后送给CPU，这样芯片的CPU才能正确的取数或执行程序。一般在芯片中，Memory的地址与数据对于测试电路来说是透明的，而要往Memory 中存放加密数据，就需要由软件来完成加解密的过程，也就需要事先编写软件转换工具。这 样Memory的地址与数据经工具转换后，才能通过测试电路下载至Memory存储器中。这种软件加密的方式带来了许多问题(一)增加了下载数据的中间环节，包括编写软件转换(加密)工具、实施转换、确 认加密转换的正确性等等。(二)对于不同系列的芯片，若密钥不同，软件转换工具必须重新编写。(三)芯片的一些关键数据如芯片标识，每个芯片有其唯一的芯片标识，在下载 时，一个下载向量还不能解决问题。每下载一个芯片就需要单独一个向量。如此就大大增 加了人力与工作量，还难于管理。为解决上述问题并保证芯片CPU通路能访问到正确的数据，又能方便关键信息 写入Memory中，现提出此发明，即提供一种硬件测试电路，在特定测试模式(使能信号 TestMenuen有效)下时，把明文经过硬件加密电路后下载至Memory中，读出时，数据经解 密读出。这样Memory中存储的是密文，保证了芯片的安全性；又省去了软件加密的中间环 节，由硬件来完成加解密过程，也能提高测试下载与校验的效率。
发明内容
本发明涉及的是集成电路芯片技术领域一种应用于安全类芯片的测试电路结构。 本测试电路结构在特定测试模式下(TestMenuen信号有效为高电平)，支持硬件加密写入 与硬件解密读出，其加解密的密钥与正常应用通路下的密钥一致。在此测试模式下，Memory 存储器内存放的地址数据是密文，而测试电路模块端口上的地址数据为明文。这确保了芯 片数据的安全，也保证了 CPU能正确访问或执行Memory中的数据与程序。具体内容包括(1)下载数据电路结构，参见图1
下载数据电路结构包括测试模块(Test)和存储器模块(Memory)、测试模式使 能信号(TestMem_en)、Test端口的地址信号(TestMem_Addr)、地址加密电路与密钥keyO、 Test端口的输出数据信号(TestMen^Data)、数据加密电路与密钥keyl、以及Memory存储器 的地址信号(Mem_Addr)与输入数据信号(Mem_Data_in)。由图1可见，当特定测试模式使能信号(TestMenuen)有效时，地址加密电路与数 据加密电路就会开启工作，Memory存储器的地址与数据就是Test端口上地址与数据经加 密电路后的地址数据。而当测试模式使能信号(TestMenuen)无效时，地址加密电路与数据 加密电路不会开启工作。(2)读出数据电路结构，参见图2读出数据电路结构包括测试模块(Test)和存储器模块(Memory)、特定测试模 式使能信号(TestMem_en)、Test端口的地址信号(TestMem_Addr)、地址加密电路与密钥 keyO、Test端口的输入数据信号(MemTeSt_Data)、数据解密电路与密钥key2、以及Memory 存储器的地址信号(Mem_Addr)与输出数据信号(Mem_Data_0ut)。由图2可见，当特定测试模式使能信号(TestMenuen)有效时，地址加密电路与 数据解密电路就会开启工作，Memory存储器的地址是测试模块的输出地址经加密后的地 址，测试模块的输入数据是Memory输出数据经解密后的数据。而当测试模式使能信号 (TestMem_en)无效时，地址加密电路与数据解密电路不会开启工作。
图1下载数据电路结构2读出数据电路结构图
具体实施例方式以下结合附图对本发明的具体实施方式
作进一步的说明。当特定的测试模式下，测试使能信号有效时，如TestMenuen信号为1有效，则在 数据下载时，由图1可见，Mem_Addr是经地址加密电路后的地址。TestMem_en信号为地址 加密码电路的使能信号，地址加密电路对地址信号进行扰乱加密，密钥为keyO。相对应的， Memory的数据输入信号Mem_Data_in是TestMem_Data经数据加密电路后的数据，TestMem_ en信号为数据加密码电路的使能信号，数据加密电路对数据(TestMen^Data)进行加密扰 乱，其密钥为keyl。在此特定测试模式下，经过地址与数据的加密电路后，在Memory存储 器端口的地址(Mem_Addr)与数据(Mem_Data_in)均为加密后的密文，而在测试电路端口 的地址(TeStMem_Addr)与数据(TestMen^Data)均为明文。而当测试使能信号无效时，如 TestMenuen信号为0时，地址加密电路与数据加密电路均不开启工作，存储器的测试加密 下载的通路也即关断了。这保证了硬件加密的过程可控。在此特定测试模式下，当需要进行数据读出校验时，由图2可见，若TestMenuen为 1有效，地址加密电路与数据解密电路开启工作，Mem_Addr是经地址加密电路后的地址，密 钥仍为keyO，这样才能访问到上回实际写入的相同地址。因而，图1与图2中地址线上的加 密电路与keyO是复用的。而测试电路读出的数据MemTest_Data是Memory输出数据Mem_ Data_out经过解密电路后的数据，MemTest_Data读出为明文。而当测试使能信号无效时，如TestMenuen信号为0时，地址加密电路与数据解密电路均不开启工作，存储器的测试解 密读出数据的通路也即关断了，这保证了硬件解密的过程可控。 本发明所公开的是一种应用于安全类芯片的测试电路结构，支持硬件加密写入与 解密读出；既保证了实际存储在Memory区的数据为加密数据，确保芯片数据安全；加解密 的密钥必须要与正常应用通路下的密钥一致，才能保证CPU能正确地取到所需要的数据； 由于加解密过程由硬件电路来完成，提高了测试下载与校验效率，减少了中间环节(节省 测试工程师人为转换数据的过程)；也方便了与测试代工厂之间的交互过程；另一方面，此 电路结构简单仅增加一种特定测试模式和地址加密电路与数据加解密电路及部分连线，且 硬件加解密过程具有可控性，电路代价小，成本上基本可以忽略。却能提高测试下载与校验 的效率与减少人为出错的概率。
权利要求
1.一种安全类芯片的测试电路，其特征在于包括下载数据电路、读出数据电路，其中所述下载数据电路，进一步包括测试模块、存储器模块、地址加密电路、数据加密电路，当特定测试模式使能信号有效时，地址加密电路与数据加密电路工作，存储器模块的地 址与数据就是测试模块端口上地址与数据经地址加密电路和数据加密电路后的地址与数 据；所述读出数据电路，进一步包括测试模块、存储器模块、地址加密电路、数据解密电路， 当特定测试模式使能信号有效时，地址加密电路与数据解密电路工作，存储器模块的地址 是测试模块的输出地址经地址加密电路加密后的地址，测试模块的输入数据是存储器模块 输出数据经数据解密电路解密后的数据。
2.如权利要求1所述的一种安全类芯片的测试电路，其特征在于所述下载数据电路的 测试模块地址输出信号连接地址加密电路的输入端，测试模块数据输出信号连接数据加密 电路的输入端，地址加密电路输入为测试模块地址输出信号和加密使能信号，输出给存储 器模块输入地址，数据加密电路，输入为测试模块数据输出信号和加密使能信号，输出给存 储器模块输入数据。
3.如权利要求1所述的一种安全类芯片的测试电路，其特征在于所述数据解密电路输 入为存储器模块输出数据和解密使能信号，解密后的数据输出给测试模块，地址加密电路 输入为测试模块输出地址和解密使能信号，加密后的地址输出给存储器模块。
4.如权利要求1所述的一种安全类芯片的测试电路，其特征在于在此测试电路结构支 持硬件加密写入与解密读出，且加密与解密过程均由硬件电路来完成。
5.如权利要求1所述的一种安全类芯片的测试电路，其特征在于地址加密电路与数据 加密电路及数据解密电路均有使能端，由此信号控制加解密电路是否要开启工作。
全文摘要
本发明公开了一种应用于安全类芯片的硬件测试电路结构，本硬件测试电路结构包括下载数据与读出数据两种电路结构。此电路结构支持硬件加密后写入(芯片存储器中)与硬件解密读出，下载数据过程不需要软件加密环节，可提高芯片关键数据的下载与读出校验效率。
文档编号G06F21/00GK102110038SQ20091024349
公开日2011年6月29日 申请日期2009年12月23日 优先权日2009年12月23日
发明者刘华茂, 周鹏, 赵贵勇 申请人:北京中电华大电子设计有限责任公司