存储器存取定时调整装置以及存储器存取定时调整方法

专利名称：存储器存取定时调整装置以及存储器存取定时调整方法
技术领域：
本发明涉及调整向存储器进行存取时的存取定时(access timing)的存储器存取 定时调整装置以及存储器存取定时调整方法。
背景技术：
以往，被搭载在LSI (大规模集成电路)的内存控制器(Memory Controller)在向 存储器进行存取时的存取定时，由于LSI有工作频率慢的情况，因此，存储器组全部设为相 同的值，也就是说使用固定值也不会成为问题。但是，随着存储器组的功能的提高，存储器 接口的工作频率也会变高，存取定时也会变得严格，因此不是对存取定时取固定值，而是需 要按照存储器组的状态来进行调整。因此，在LSI的内部设置了用于调整存取定时的寄存器，并且，通过变更该寄存器 的值，从而能够改变LSI所输出的用于存储器接口的信号的定时，或者能够改变输入信号 的内部定时的电路也被内藏于LSI。以下，利用图12对以往技术中的结构和工作进行说明。图12是示出以往的存储器 存取定时调整系统的功能结构图。该图中的存储器存取定时调整系统包括系统LSI900、 外部存储器910A、910B、910C、和910D、外部非易失性存储器920、以及外部SRAM930。系统LSI900中内藏有处理器901、外部总线控制器902、以及内存控制器903。存储器901与内存控制器903和外部总线控制器902相连接。并且，内存控制器903具有存储器接口 904，通过存储器总线与外部存储器910A、 910B、910C 和 910D 相连接。并且，外部非易失性存储器920和外部SRAM930分别通过外部总线控制器902与 处理器901相连接。处理器901在启动时，通过外部总线控制器902，从外部非易失性存储器920下载 引导代码(boot code)，并执行其中的代码，即执行其中的指令。并且，在外部非易失性存储器920中被写入存取定时调整程序，在处理器901执行 了存取定时调整程序的情况下，处理器901将数据写入到存储器的某个区域，并从同一个 区域中读出数据，对读出的数据和期待值进行比较，来判断一致程度。内存控制器903中被 设置有用于调整存取定时的存取定时调整用寄存器，处理器901在每当改变对寄存器的设 定值时，都进行存储器写入、存储器读取、期待值比较，并判断一致程度。以下对向存取定时 调整用寄存器的设定值进行具体说明。图13是从外部存储器向LSI内读入数据的情况下的工作时间图。对于图12中的 外部存储器910A-910D，作为时钟同步型存储器，例如使用DDR SDRAM(DoubIe Data Rate Syncronous Dynamic Random Access Memory 双倍数据率同步动态随机存取内存)，为了 向内存控制器903通知传送8位数据(图12和图13中被记作DQ)的定时，而使用与第一 时钟信号同步的数据选通信号(图12和图13中被记作DQS)。在从外部存储器读出数据 的情况下，从外部存储器将数据DQ以与数据选通DQS相同的相位来输出。为了确保接受该
6数据，例如，内存控制器903生成相对于与第一时钟信号同步的数据选通信号，相位延迟了 90度的定时的数据选通信号。并且，在该数据选通信号上升以及下降时读入8位数据。但 是，由于电源的变动以及噪声等外界因素的影响，在接收的数据选通信号中发生波形畸变， 在检测数据选通信号的上升和下降的边缘时发生相位偏离。为了与此相对应，内存控制器 903针对用于数据读入的90度基准相位差，需要确保作为规定的相位范围的窗口宽度。该 窗口宽度例如，作为将180度划分成128份，并以1比特使划分后的度数发生变化的相位 差，以比特来表现的最佳的相位差将成为对上述的存取定时调整用寄存器的设定值。通过上述的方法，处理器901求出正常进行存储器存取的相位范围，在考虑到处 理变动以及电压变动等其他的条件的情况下，决定工作限度成为最大的存取定时调整用寄 存器的设定值。对于存取定时的最佳设定值的求出方法，可以从专利文献1到专利文献4中得知。在专利文献1公开了上述的以往的技术，记载的是，作为存取定时的最佳设定值 的求出方法，将规定的数据写入到作为检查用地址而事先决定的地址中，并将其读出并判 断一致程度。也就是说，获得存储器存取能够成功进行的上限值和下限值，将其中的中间值 作为能够确保最大限度的值来使用。并且，在专利文献2中公开的方式是，在进行存储器存储是否能够成功的判断中， 不是单纯地比较期待值和读出的值，在写入时在数据中附加奇偶性，利用与读出的数据的 奇偶性比较。并且，专利文献3公开的方式是，存取的调整即变更存取定时设定值，将向存储器 的存取的试行期间作为不进行画面显示的消隐期间。并且，专利文献4公开的方式是，根据从处理器的数据写入、从存储器的数据读 出、以及进行期待值比较的结果，来变更时钟脉冲相位差(Clock skew) 0专利文献1日本特开2001-350668号公报专利文献2日本特开2003-216479号公报专利文献3日本特开2005-141725号公报专利文献4日本特开平11-316619号公报但是，上述的以往的方式不是考虑了存储器总线的负荷状态的方式。一般，向外部 存储器的存取定时是根据内存控制器与外部存储器之间的总线的传送量以及比特切换速 率(bit Toggle Rate)而变化的。尤其是内存控制器与外部存储器之间的总线的传送量越 多电源压降(Drop)以及噪声就越增加，或者比特切换速率越高比特间的串道以及噪声就 越增加，从而向外部存储器的存取定时就越困难。也就是说，根据内存控制器与外部存储器之间的总线中的数据传送量以及比特切 换速率，存取定时的窗口宽度发生变化。因此，实际上重要的是，使存储器总线上的数据传送量以及比特切换速率发生变 化，以对窗口宽度进行最佳化。但是，在以往的方式中，内存控制器不能针对每个外部存储 器分别进行存取。因此，针对定时调整对象的外部存储器进行数据的收发，在调整存取定时 之时，不能独立地对其他的外部存储器进行存取。因此，不能对具体反映在实际工作时的内 存控制器外部存储器之间的总线上的数据传送量以及比特切换速率的存取定时进行调整。尤其是在内存控制器与外部存储器之间的总线的传送量多且比特切换速率高的
7高负荷状态进行再现时，对存取定时进行调整的必要性就会增高。例如，高负荷状态通常以 存储器组的实际应用程序工作状态来实现。但是，在这种情况下，即使想要针对其他的外部 存储器使应用程序工作，在针对指定的外部存储器进行定时调整时，将应用程序切换为与 通常工作时不同的使用存储容量和地址映射来使用并非是件容易之事。因此，在不能进行高负荷状态的存取定时最佳化的状态下，再加上系统LSI、外部 存储器以及底板的构筑状态，由于各个特性的组合就会出现在实际应用程序工作时的工作 不稳定。如果是图像显示专用的LSI，则能够使用在画面上不显示的期间，即使用消隐期间 来进行存取定时调整。在此期间，即使存储器存取不能进行，通过到画面显示开始为止将存 取定时设定返回到标准设定值，也不会使系统失败而继续进行定时调整。但是，在数字电视以及DVD记录器等数字AV设备的系统LSI中，内藏的微型计算 机以及其他的内藏功能块是一直使用内存的。因此，由于存取定时调整的同时执行，因而在 不能对外部存储器进行存取的那一时刻系统被破坏，工作也会停止。这样，实际应用程序工 作以及定时调整均不能继续。因此，在以往的技术中所使用的方式仅是，为了不使工作停 止，而在外部SRAM空间留出包括CPU的堆栈的工作区域，并且即使向外部存储器的存取不 能正确进行，数据出现乱码，也只能通过不会使工作停止的、被称作DMA传送的简易检查模 式，来执行低负荷状态的存取定时调整，以求出的最佳值来利用外部存储器。但是，例如图14所记载的定时调整时和实际应用程序工作时的窗口宽度的比较 图所示，即使在定时调整时，即以存储器存取的低负荷状态来对外部存储器存取定时进行 最佳化，在实际应用程序工作时，即系统成为高负荷状态时，根据低负荷状态的工作范围， 上限侧和下限侧的窗口宽度没有被均衡地消减，因此，最佳值出现很大的偏差。在这种情况 下所发生的问题是，进行定时调整时的最佳值不能被包含在实际应用程序工作时的窗口宽 度内，从而存储器存取不能正常地工作。相反，一般情况下，进行低负荷的定时调整时的窗 口宽度比高负荷时的窗口宽度大，因此不会出现高负荷时的最佳值不能被包含在低负荷时 的窗口内的情况。

发明内容
鉴于上述的课题，本发明的第一个目的在于，提供一种存储器存取定时调整装置 以及存储器存取定时调整方法，能够分别对多个外部存储器的每一个进行存取定时调整。 还有一个目的在于，提供一种即使在外部存储器和内存控制器之间的数据传送量多的高负 荷状态下，也能够稳定地进行存储器存取的存储器存取定时调整装置以及存储器存取定时 调整方法。为了达成上述的目的，本发明所涉及的存储器存取定时调整装置，调整向多个外 部存储器进行存取的定时，其中包括多个个别存储器接口，分别与所述多个外部存储器的 每一个相连接，在向存储器进行存取时进行数据的收发；以及控制单元，针对所述多个外部 存储器中被选择的外部存储器，通过由与该被选择的外部存储器连接的个别存储器接口进 行多次数据的收发，从而调整存取定时。据此，针对多个外部存储器而分别设置的个别存储器接口能够分别针对外部存储 器的每一个进行存取。这样，能够针对成为定时调整对象的外部存储器进行数据的收发，在调整存取定时的过程中，能够对其他的外部存储器独立地进行数据存取，从而能够随意地 使存储器总线的数据传送量发生变化。因此，能够进行反映了实际工作时的存储器总线中 的数据传输量的存取定时调整。并且，最好是，所述多个外部存储器是与第一时钟信号同步进行输入输出工作的 时钟同步型存储器；所述多个个别存储器接口的每一个利用第二时钟信号进行数据的输入 输出工作，所述第二时钟信号是通过对所述第一时钟信号进行延迟而得到的；所述存取定 时是所述第一时钟信号和所述第二时钟信号的相位差；所述控制单元，在每当使所述个别 存储器接口中的存取定时依次变更时，就判断存取是否成功，并将最佳存取定时调整到该 存取成功了的所述相位差的范围内。据此，能够掌握数据存取能够成功的相位差的最大范围，因此能够实现适应性高 的存取定时的调整。并且，最好是，所述存储器存取定时调整装置还包括模型产生电路，该模型产生电 路产生指定的模型数据；所述控制单元通过使所述指定的模型数据，从与所述被选择的外 部存储器以外的外部存储器连接的个别存储器接口被发送到所述被选择的外部存储器以 外的外部存储器，从而向所述多个外部存储器施加负荷。据此，对于成为调整对象的外部存储器以外的外部存储器也能够以负荷高的模式 来进行存取。这样，能够以存储器总线的负荷接近于实际应用程序工作时的负荷的状态来 工作，与以存储器存取频度低的低负荷时所获得的存储器存取定时的最佳值相比较，即使 在较高的负荷状态下也能够得到稳定的设定值。并且，也可以是，所述存储器存取定时调整装置还包括存储器选择寄存器，保持 示出所述被选择的外部存储器的比特信息；以及地址转换电路，被连接于所述多个个别存 储器接口，所述地址转换电路输出与示出所述被选择的外部存储器的比特信息相对应的外 部存储器的地址。或者，也可以是，所述存储器存取定时调整装置还包括存储器选择寄存器，保持 示出所述被选择的外部存储器的比特信息；以及选择器电路，被连接于所述多个个别存储 器接口，所述选择器电路根据示出所述被选择的外部存储器的比特信息，来选择被连接于 所述被选择的外部存储器的个别存储器接口。据此，通过设置存储器选择寄存器，即使外部存储器的构成发生变化或者存储器 接口周边的连接发生变更，定时调整程序也不会受到存储器的实际地址分配的影响。这样， 由于可以不必变更控制单元所执行的存取定时调整程序，因此能够削减程序开发工序。并且，也可以是，所述存储器存取定时调整装置还包括非易失性存储器，该非易失 性存储器记忆针对所述多个外部存储器的每一个的最佳存取定时，该最佳存取定时是通过 进行所述存取定时的调整而得到的；所述多个个别存储器接口的每一个具有定时个别设定 寄存器，该存取定时个别设定寄存器在系统启动时，记忆从所述非易失性存储器被读出的 所述最佳存取定时；所述多个个别存储器接口的每一个，使被记忆在所述定时个别设定寄 存器中的所述最佳存取定时用于，与所述被选择的外部存储器之间进行的数据存取中。据此，在通常启动时可以不必每次都进行存取定时调整，从而能够缩短启动时间。并且，也可以是，所述存储器存取定时调整装置还包括非易失性存储器，该非易失 性存储器记忆针对所述多个外部存储器的每一个的最佳存取定时和系统启动次数，所述最佳存取定时是通过进行所述存取定时的调整而得到的；所述多个个别存储器接口的每一个 具有定时个别设定寄存器，该定时个别设定寄存器在系统启动时，记忆从所述非易失性存 储器被读出的所述最佳存取定时；所述控制单元，在每当启动规定次数后，重新调整存取定 时，并将通过该存取定时的调整而得到的最佳存取定时写入到所述非易失性存储器。据此，在通常启动时可以不必每次都进行存取定时调整，并且存取定时调整被定 期更新，因此除能够缩短启动时间以外，还能够实现适应于系统结构以及状态变化的向外 部存储器的存取。并且，也可以是，所述存储器存取定时调整装置还包括非易失性存储器，该非易失 性存储器记忆针对所述多个外部存储器的每一个的最佳存取定时和定时设定值标志，所述 最佳存取定时是通过进行所述存取定时的调整而得到的，所述定时设定值标志示出该最佳 存取定时是否有效；所述多个个别存储器接口的每一个具有定时个别设定寄存器，该定时 个别设定寄存器在系统启动时，记忆从所述非易失性存储器被读出的所述最佳存取定时； 所述控制单元在系统启动时，在所述定时设定值标志无效的情况下，重新调整存取定时，并 将通过该存取定时的调整而得到的最佳存取定时写入到所述非易失性存储器。据此，只要事先使定时设定值标志无效，就能够在下一次启动时自动更新存取定 时调整，因此，能够实现适应于系统结构以及状态变化的向外部存储器的存取。并且，也可以是，所述存储器存取定时调整装置还包括存储器信息输入端子，该存 储器信息输入端子用于输入表示所述多个外部存储器的结构的信号；所述存储器存取定时 调整装置按照表示所述多个外部存储器的结构的信号，来变更或者添加或者删除被分配到 所述多个外部存储器的地址空间。据此，由于能够掌握外部存储器的容量以及连接状况，因此，能够进行符合外部存 储器的状态的存取定时调整。并且，也可以是，所述控制单元在通过所述存取定时的调整而得到的存取定时的 最佳范围在规定值以下的情况下，输出警告消息。据此，在从存取定时调整结果中检测到异常状态的情况下，通过输出警告消息，从 而能够向用户通知异常状态。并且，本发明不仅可以作为具有这种特征的单元的存储器存取定时调整装置来实 现，也可以作为将存储器存取定时调整装置中所包括的特征性单元作为步骤的存储器存取 定时调整系统的存储器存取定时调整方法来实现。根据本发明的存储器存取定时调整装置以及存储器存取定时调整方法，通过针对 多个外部存储器的每一个分别设置存储器接口，从而能够对多个外部存储器的每一个分别 进行存取定时调整，因此，能够进行反映实际工作时的存储器总线上的数据传送量的存取 定时调整。尤其是，由于能够在与存储器总线的数据传送量多的高负荷状态接近的状态下 进行存取定时调整，因此，能够实现使高负荷时的存储器存取稳定化的存储器存取定时调整。


图1是示出包括本发明的实施例1中的存储器存取定时调整装置的存储器存取定 时调整系统的功能结构图。
图2是通过本发明的实施例1中的存储器存取定时调整装置所进行的窗口宽度检 查结果和以往技术中的窗口宽度检查结果的比较图。图3是包括示出本发明的实施例1中的第一变形例的存储器存取定时调整装置的 存储器存取定时调整系统的功能结构图。图4是包括示出本发明的实施例1中的第二变形例的存储器存取定时调整装置的 存储器存取定时调整系统的功能结构图。图5是示出包括本发明的实施例2中的存储器存取定时调整装置的存储器存取定 时调整系统的功能结构图。图6是个别存储器接口或者外部存储器在读取指定模型数据时的工作时间图。图7是示出包括本发明的实施例3中的存储器存取定时调整装置的存储器存取定 时调整系统的功能结构图。图8是示出包括本发明的实施例4中的存储器存取定时调整装置的存储器存取定 时调整系统的功能结构图。图9是包括示出本发明的实施例4中的变形例的存储器存取定时调整装置的存储 器存取定时调整系统的功能结构图。图10是示出包括本发明的实施例5中的存储器存取定时调整装置的存储器存取 定时调整系统的功能结构图。图11是示出本发明的实施例6中的存储器存取定时调整装置的工作的流程图。图12是以往的存储器存取定时调整系统的功能结构图。图13是从外部存储器向LSI内部写入数据时的工作时间图。图14是以往技术中的定时调整时和实际应用程序工作时的窗口宽度的比较图。符号说明l、4、5、6、7a、7b、7c、8 存储器存取定时调整装置1A、4A、5A、6A、7A、8A、900 系统 LSI2 多个外部存储器2A、2B、2C、2D、910A、910B、910C、910D 外部存储器3、31、32、33 非易失性存储器10、40、50、60、70、80、901 处理器11、41、51、61、71、81、902 外部总线控制器12、42、52、62、72、82 内藏 SRAM (静态存取存储器)13、43、53、63、73、83、903 内存控制器(Memory Controller)32A 定时设定值标志33A 启动次数计数值84 存储器信息输入端子131、431、531、631、731、831 存取选择电路132、432、532、632、732、832、904 存储器接口132A、132B、132C、132D、432A、432B、432C、432D、532A、532B、532C、532D、632A、 632B、632C、632D、732A、732B、732C、732D、832A、832B、832C、832D 个别存储器接口431A、531A 存储器选择寄存器
43IB 地址转换电路53IB 选择器电路633 模型产生电路732A1、732B1、732C1、732D1 定时个别设定寄存器920 外部非易失性存储器930 外部 SRAM
具体实施例方式(实施列1)本实施例1中的存储器存取定时调整装置包括多个个别存储器接口和控制单 元，所述多个个别存储器接口分别与多个外部存储器的每一个连接，所述控制单元通过从 与被选择的外部存储器连接的个别存储器接口，向该被选择的外部存储器进行多次的数据 的收发，从而调整存取定时。据此，在对被选择的外部存储器进行数据的收发，并调整存取 定时的期间中，能够对其他的外部存储器单独地进行数据存取，并能够任意地变化存储器 总线的数据传送量。因此，能够进行反映实际工作时的存储器总线中的数据传送量的存取 定时调整。以下，参照附图对本发明的实施例1中的存储器存取定时调整装置进行详细说 明。图1是示出包括本发明的实施例1中的存储器存取定时调整装置的存储器存取 定时调整系统的功能结构图。该图中的存储器存取定时调整系统包括存储器存取定时调 整装置1和多个外部存储器2。存储器存取定时调整装置1包括系统LSI (大规模集成电 路)IA和非易失性存储器3。多个外部存储器2包括外部存储器2A、2B、2C以及2D。系统LSIlA包括处理器10、外部总线控制器11、内藏SRAM(静态存取存储器)12 以及内存控制器13。处理器10具有作为控制单元的功能，对与外部存储器的存取定时进行调整。非易失性存储器3通过外部总线控制器11与处理器10连接。内藏SRAM12通过外部总线控制器11与处理器10连接，并具有作为处理器10的 工作区域的功能。内存控制器13被连接在处理器10和各个外部存储器2A、2B、2C以及2D之间，该 内存控制器13包括存取选择电路131和存储器接口 132。存储器接口 132中内藏有个别存储器接口 132A、132B、132C以及132D，外部存储器 2A-2D分别通过对应的个别存储器接口 132A-132D而与存取选择电路131连接。以下，对具有以上这种构成的本实施例1的存储器存取定时调整系统的调整工作 进行说明。首先，处理器10在启动时通过外部总线控制器11，从非易失性存储器3读出引导 代码，在进行了系统LSIlA的各种设定之后，同样，从非易失性存储器3中读出存取定时调 整程序。存取定时调整程序中记载有分别对多个外部存储器2A-2D进行存取时的多个存储 器地址。接着，存取选择电路131按照处理器10所请求的存储地址，选择目前应该进行定时调整的外部存储器(图1中的外部存储器2B)。作为图1中的外部存储器2A-2D，例如使用了 DDR SDRAM(DoubIe Data Rate Syncronous DRAM 双倍数据率同步动态随机存取内存)。并且，为了通知从内存控制器13 向外部存储器2A-2D，或者从外部存储器2A-2D向内存控制器13传送数据的定时，而使用与 第一时钟信号同步的数据选通信号。在从外部存储器2A-2D读出数据的情况下，由于数据 是以与数据选通信号相同的相位从外部存储器2A-2D被输出的，因此，为了确实地接受数 据，例如，内存控制器13首先要生成相对于被输入的数据选通信号相位延迟了 90度的定时 的数据选通信号。并且，在该数据选通信号的上升时以及下降时读入数据。但是，由于电源 变动以及噪声等外界因素，在接收的数居选通信号中产生波形变形，在检测数据选通信号 的边缘(上升和下降的边缘)时发生相位偏离。为了与此对应，内存控制器13针对用于数 据读入的90度基准相位差，需要确保作为规定的相位范围的窗口宽度。该窗口宽度例如， 将180度分割为128份，并作为能够以1比特来调整的相位差来表现，按照被设定在存取定 时调整用寄存器的相位差来使存取定时变化。通过上述的方法，处理器10针对外部存储器2B，一边使存取定时设定变化，一 边检查作为存储器存取成功的相位差范围的窗口宽度。检查结果被陆续依次记录到内藏 SRAM12，检查结束后，根据窗口宽度来决定最佳的存取定时设定值。并且，处理器10针对被连接于系统LSI IA的所有外部存储器2A-2D，一边切换调整 对象一边按顺序执行此最佳的存取定时的决定过程。图2是本发明的实施例1所涉及的存储器存取定时调整装置进行的窗口宽度检查 结果和以往技术中的窗口宽度检查结果的比较图。在该图中，横轴是以相位差来表示的窗 口宽度。并且，从上到下按顺序是，本发明的实施例1所涉及的存储器存取定时调整装置所 检查的针对外部存储器2A、2B、2C以及2D的窗口宽度，以及通过以往技术检查的多个外部 存储器2的窗口宽度。在本发明中，由于个别存储器接口 132A-132D是针对各个外部存储器2A-2D分别 被设置的，因此，能够针对各个外部存储器单独地检查窗口宽度。另一方面，在以往技术中，针对多个外部存储器仅设置了共享的一个存储器接口。 因此，针对各个外部存储器不能进行单独地窗口宽度检查，针对所有的外部存储器，以同一 个存取定时设定值同时检查窗口宽度。这样，由于要使所有的外部存储器2A-2D都在正常 工作范围，因此通过以往技术得到的窗口宽度变得非常窄，从而窗口宽度的变化不能与实 际工作时的存储器总线的传送量的变化相对应。对此，在本发明中，根据针对图2所记载的各个外部存储器2A-2D的窗口宽度，设 想实际工作时的存储器总线的传送量的变化，从而能够设定各种窗口宽度。另外，上述的调整工作虽然是针对系统LSIlA的启动时的工作进行的说明，也可 以考虑到通过某个处理切换指示，从应用程序执行状态移向存取定时调整程序执行的情 况。在此情况下，对于存取定时调整程序的执行开始以后，与上述的说明同样。并且，作为图1所记载的存储器存取定时调整装置1的构成要素的存取选择电路 131，例如也可以采用图3或图4所记载的功能构成。图3是包括示出本发明的实施例1的变形例1的存储器存取定时调整装置的存储 器存取定时调整系统的功能结构图。
13
该图中的存储器存取定时调整系统包括存储器存取定时调整装置4和多个外部 存储器2。存储器存取定时调整装置4包括系统LSI4A和非易失性存储器3。多个外部存 储器2包括外部存储器2A、2B、2C以及2D。系统LSI4A包括处理器40、外部总线控制器41、内藏SRAM42、以及内存控制器 43。内存控制器43包括存取选择电路431和存储器接口 432，该存取选择电路431和 存储器接口 432被连接在处理器40和各个外部存储器2A、2B、2C以及2D之间。存储器接口 432内藏有个别存储器接口 432A、432B、432C、以及432D，外部存储器 2A-2D通过分别对应的个别存储器接口 432A-432D被连接于存取选择电路431。该图中的存储器存取定时调整系统与图1所记载的存储器存取定时调整系统相 比较，存取选择电路431的功能构成被具体化了这一点不同之外，其他的构成要素在功能 上是同等的。对于相同之处省略说明，以下对不同之处进行说明。存取选择电路431包括存储器选择寄存器43IA和地址转换电路431B。在图3记载的存储器存取调整系统中，存取选择电路431读出用于选择成为调整 对象的外部存储器的、并且由处理器40设定到存储器选择寄存器431A的比特。并且，图4是包括示出本发明的实施例1的变形例2的存储器存取定时调整装置 的存储器存取定时调整系统的功能结构图。该图中的存储器存取定时调整系统包括存储器存取定时调整装置5和多个外部 存储器2。存储器存取定时调整装置5包括系统LSI5A和非易失性存储器3。多个外部存 储器2包括外部存储器2A、2B、2C以及2D。系统LSI5A包括处理器50、外部总线控制器51、内藏SRAM52以及内存控制器53。内存控制器53包括存取选择电路531和存储器接口 532，该存取选择电路531和 存储器接口 532被连接于处理器50和各个外部存储器2A、2B、2C以及2D之间。存储器接口 532中内藏有个别存储器接口 532A、532B、532C以及532D，外部存储器 2A-2D分别通过对应的个别存储器接口 532A-532D而与存取选择电路531连接。该图中的存储器存取定时调整系统与图1所记载的存储器存取定时调整系统相 比较，除存取选择电路531的功能构成被具体化了这一点不同之外，其他的构成要素在功 能上是同等的。省略相同之处的说明，以下仅对不同之处进行说明。存取选择电路531包括存储器选择寄存器53IA和选择器电路531B。在图4所记载的存储器存取调整系统中，存取选择电路531读出被设定到存储器 选择寄存器531A的值，并根据该值选择器电路531B切换信号的连接目的地，处理器50能 够直接向成为调整对象的存储器进行存取。在图3或图4所记载的存储器存取定时调整系统中，被设置了存储器选择寄存器 431A或531A。据此，不论外部存储器构成是否有变化，以及内存控制器内部的连接是否有 变更，处理器40或50所执行的存取定时调整程序都能够被利用。而且，即使是不同的系统 LSI，只要将存储器选择寄存器的规格进行统一，就能够使用完全相同的存取定时程序，从 而能够削减程序开发工序。如以上所述，通过本发明的实施例1所涉及的存储器存取定时调整系统，内存控 制器能够通过存取选择电路以及个别存储器接口，单独地对外部存储器进行存取。因此，能够针对各个外部存储器获得最佳的存取定时，即使是外部存储器构成发生变化或者内存控 制器内部的连接发生变更，各个最佳值也具有效果。并且，若应用程序以成为调查对象的外 部存储器以外的外部存储器容量来工作，就能够针对成为调整对象的外部存储器进行存取 定时调整，并且能够确保应用程序所使用的内存区域，从而实现了稳定的应用程序的工作。并且，虽然在图1、图3以及图4所记载的系统中，被连接于系统LSI1A、4A以及5A 的外部存储器以及个别存储器接口的数量分别为四个，不过，只要是两个以上本发明都能 够得到同样的效果。并且，非易失性存储器3可以在系统LSI的内部，内藏SRAM也可以是各个系统LSI 的外部的SRAM。并且，关于存取定时调整程序以及应用程序等，不需要写入到非易失性存储器3， 也可以从各个处理器将经由网络下载的程序读入到与非易失性存储器3不同的RAM。(实施例2)本实施例2中的存储器存取定时调整装置进一步包括模型产生电路，产生指定 的模型数据；以及控制单元，使指定的模型数据从被选择的外部存储器以外的外部存储器 所连接的个别存储器接口，被发送到被选择的外部存储器以外的外部存储器。据此，与对多 个外部存储器施加了负荷后的实际应用程序工作时接近的状态能够得到再现，因此，与存 储器存取频度低的低负荷时所获得的存储器存取定时相比较，在高负荷状态更能够得到稳 定的存储定时的设定值。以下，参照附图对本发明的实施例2中的存储器存取定时调整装置进行说明。图5是包括本发明的实施例2中的存储器存取定时调整装置的存储器存取定时调 整系统的功能结构图。该图中的存储器存取定时调整系统包括存储器存取定时调整装置6和多个外部 存储器2。存储器存取定时调整装置6包括系统LSI6A和非易失性存储器3。多个外部存 储器2包括外部存储器2A、2B、2C以及2D。系统LSI6A包括处理器60、外部总线控制器61、内藏SRAM62、以及内存控制器 63。处理器60具有作为调整与外部存储器的存取定时的控制单元的功能。非易失性存储器3通过外部总线控制器61与处理器60相连。内藏SRAM62通过外部总线控制器61被连接于处理器60，具有作为处理器60的工 作区域的功能。内存控制器63包括存取选择电路631、存储器接口 632、以及模型产生电路633，所 述存取选择电路631、存储器接口 632、以及模型产生电路633被连接在处理器60和各个外 部存储器2A、2B、2C以及2D之间。存储器接口 632中内藏有个别存储器接口 632A、632B、632C以及632D，外部存储器 2A-2D分别通过对应的个别存储器接口 632A-632D而与存取选择电路631连接。模型产生电路633连接于存取选择电路631。图5中的存储器存取定时调整系统与图1所记载的实施例1所涉及的存储器存取 定时调整系统相比较，除内存控制器63的构成和功能不同之外，其他的构成要素在功能上 是同等的。省略相同之处的说明，以下仅对不同之处进行说明。
在图5中，在处理器60针对作为调整对象的外部存储器2B进行存取定时调整的 情况下，存取选择电路631首先将由内存控制器63内的模型产生电路633产生的指定模型 数据输出到外部存储器2B以外的外部存储器2A、2C、以及2D，直到外部存储器2B的存取定 时调整结束为止，由个别存储器接口 632A、632C、632D继续执行依据指定模型的外部存储 器存取。在此，利用图6对模型产生电路633所产生的指定模型数据进行说明。图6是个 别存储器接口或外部存储器在读入指定模型数据的情况下的工作时序图。在针对作为调整对象的外部存储器2B进行存取定时调整的期间中，由模型产生 电路633产生的指定模型数据被读入到外部存储器2A、2C以及2D之后再被读出。之后，在 被分别连接于外部存储器的个别存储器接口 632A、632C以及632D读入该指定模型数据。在 该图中，被记载在上部的寄存器在接收的数据选通信号上升时依次保持4比特数据，被记 载的下部的寄存器在接收的数据选通信号下降时依次保持4比特数据。例如，在4比特数据列是以互为反转关系的“A”(1010)和“5”(0101)构成的 “A5A5A5···”的情况下，由于4比特数据按照数据选通信号的变化，被交替地保持在上部 寄存器和下部寄存器，因此，在上部寄存器以“AAA…”的顺序保持数据，在下部寄存器以 “555…”的顺序保持数据。因此，4比特数据列“A5A5A5···”对于上部寄存器以及下部寄存 器而言是不发生变化的数据，也就是说是比特切换速率低的模型数据，但是，对于外部存储 器总线而言，在每个数据选通的边缘则成为数据发生变化的、比特切换速率高的模型。另一方面，在4比特数据列是“A55AA55A···”的情况下，由于4比特数据按照数 据选通信号的变化，被交替地保持在上部寄存器和下部寄存器，因此，在上部寄存器以 “A5A5···”的顺序保持数据，在下部寄存器以“5A5A5···”的顺序保持数据。因此，4比特数据 列“A55AA55A···”对于上部寄存器以及下部寄存器而言是数据变化大的数据，也就是说是比 特切换速率高的模型数据，但是，对于外部存储器总线而言，在每隔两次数据选通的边缘则 成为进行比特切换的模型。通过组合这些模型，从而能够实现内部总线和外部存储器总线 比特切换速率均高的存取。再次返回到图5对存取定时调整进行说明。在作为调整对象的外部存储器2B的 定时调整结束时，存取选择电路631接着执行其他的外部存储器的定时调整。例如，在以来 自处理器60的指示而作为调整对象的外部存储器成为外部存储器2C的情况下，存取选择 电路631针对外部存储器2A、2B以及2D执行在模型产生电路633产生的存取模型。并且， 即使在其他的外部存储器成为定时调整对象存储器的情况下，也同样针对成为调整对象的 外部存储器以外的外部存储器执行同样的处理。据此，由实施例1的只向作为调整对象的外部存储器2B才进行存取的状态发展 为，即使是针对外部存储器2B以外的外部存储器2A、2C、以及2D，也能够进行如以上所述的 按每个时钟来切换所有比特的高负荷的模型数据的存取。因此，实现了与实际应用程序工 作时接近的、存储器接口全体以高负荷来工作的状态。即，由于与实际应用程序工作时的最 佳存储器存取定时接近的值能够通过存取定时调整来获得，因此能够提高实际应用程序工 作时的存储器存取稳定性。(实施例3)本实施例3中的存储器存取定时调整装置包括记忆通过存取定时的调整而得到的最佳存取定时的非易失性存储器，在系统启动时，向个别存储器接口所分别具有的存取 定时个别设定寄存器读出最佳的存取定时，并用于与选择了该最佳存取定时的外部存储器 的数据存取中。这样，在通常启动时不需要每次都执行存取定时调整，从而能够缩短启动时 间。以下，参照附图对本发明的实施例3中的存储器存取定时调整装置进行详细说 明。图7是包括本发明的实施例3中的存储器存取定时调整装置的存储器存取定时调 整系统的功能结构图。该图中的存储器存取定时调整系统包括存储器存取定时调整装置7a 和多个外部存储器2。存储器存取定时调整装置7a包括系统LSI7A和非易失性存储器31。 多个外部存储器2包括外部存储器2A、2B、2C以及2D。系统LSI7A包括处理器70、外部总线控制器71、内藏SRAM72、以及内存控制器 73。处理器70具有作为调整与外部存储器的存取定时的控制单元的功能。非易失性存储器31通过外部总线控制器71与处理器70相连。内藏SRAM72通过外部总线控制器71被连接于处理器70，具有作为处理器70的工 作区域的功能。内存控制器73包括存取选择电路731和存储器接口 732，该存取选择电路731和 存储器接口 732被连接在处理器70和各个外部存储器2A、2B、2C以及2D之间。存储器接口 732中内藏有个别存储器接口 732A、732B、732C以及732D，外部存储器 2A-2D分别通过对应的个别存储器接口 732A-732D而与存取选择电路731连接。并且，个别存储器接口 732A、732B、732C以及732D分别包括定时个别设定寄存器 732A1、732B1、732C1 以及 732D1。图7中的存储器存取定时调整系统与图1所记载的实施例1所涉及的存储器存取 定时调整系统相比较，除内存控制器73的构成和功能不同之外，其他的构成要素在功能上 是同等的。省略相同之处的说明，以下仅对不同之处进行说明。在图7中，系统LSI7A从非易失性存储器31读出存取定时调整程序，并执行存取 定时调整程序。在执行了存取定时调整之后，处理器70向个别存储器接口 732A-732D内的 定时个别设定寄存器732A1-732D1，设定分别与外部存储器对应的作为最佳存取定时的定 时最佳值。并且，同时向非易失性存储器31写入这些定时最佳值。并且，同时将存取定时调整程序替换为定时最佳值设定程序。在下一次系统启动之时，处理器70读入定时最佳值设定程序，并按照该程序，将 被写入到非易失性存储器31的定时最佳值设定到定时个别设定寄存器732A1-732D1。据此，由存取定时调整而得到的定时最佳值被存储到非易失性存储器中，因此，在 通常启动时不需要每次都进行存取定时调整，从而缩短了启动时间。并且，在上述的工作说明中，处理器70在最初的存取定时调整执行后，将定时最 佳值写入到非易失性存储器31，并且说明了将存取定时调整程序改写为定时最佳值设定程 序，不过也可以不必是由处理器70进行改写。也可以是，被写入有存取定时调整程序的非 易失性存储器被连接到系统LSI7A，在处理器执行该程序并获得了定时最佳值之后，在工厂 出货时，将被写入有存取定时调整程序的非易失性存储器替换为，被写入有定时最佳值以及定时最佳值设定程序的非易失性存储器。并且，也可以是只有定时最佳值被写入到与包含引导代码的非易失性存储器31 不同的非易失性存储器，在出货时再改写包含引导代码的非易失性存储器31的内容。据此，只要是在向用户的系统发行后不需要执行的系统，就可以仅在工厂出货时 执行存取定时调整，由于在用户启动时不需要存取定时的再调整，因此能够缩短启动时间。(实施例4)本实施例4中的存储器存取定时调整装置包括非易失性存储器，记忆最佳存取 定时和定时设定值标志，所述最佳存取定时是通过存取定时的调整而得到的，所述定时设 定值标志示出最佳存取定时是否有效；控制单元，在系统启动时定时设定值标志为无效的 情况下，重新调整存取定时，并将通过该存取定时的调整而得到的最佳存取定时写入到非 易失性存储器。这样，只要事先使定时设定值标志无效，在下一次启动时存取定时调整就会 自动地被更新，因此能够对与系统构成以及状态的变化相对应的外部存储器执行最佳的存 取。以下，参照附图对本发明的实施例4中的存储器存取定时调整装置进行详细说 明。图8是包括本发明的实施例4中的存储器存取定时调整装置的存储器存取定时调 整系统的功能结构图。该图中的存储器存取定时调整系统包括存储器存取定时调整装置7b 和多个外部存储器2。存储器存取定时调整装置7b包括系统LSI7A和非易失性存储器32。 多个外部存储器2包括外部存储器2A、2B、2C以及2D。图8中的存储器存取定时调整系统与图7所记载的实施例3所涉及的存储器存取 定时调整系统相比较，除非易失性存储器32的功能以及构成不同之外，其他的构成要素在 功能上是同等的。省略相同之处的说明，以下仅对不同之处进行说明。非易失性存储器32通过外部总线控制器71与处理器70相连。在图8中，作为针对外部存储器2A、2B、2C以及2D分别求出的最佳存取定时的存 取定时最佳值，由处理器70被设定到个别存储器接口 732A-732D内的定时个别设定寄存器 732A1-732D1。同时，处理器70将按照每个外部处理器求出的存取定时最佳值写入到非易失性 存储器32的指定的区域。并且，处理器70在将存取定时最佳值写入到非易失性存储器32的同时，将定时设 定值标志32A写入到非易失性存储器32上的指定区域，所述定时设定值标志32A表示以其 他的定时被写入到非易失性存储器32的存取定时设定值是否有效。之后，在通过系统的复位或再次接入电源而系统LSI7A被再次启动的情况下，处 理器70从非易失性存储器32中读取引导代码，在系统启动过程中，检查上述的定时设定值 标志32A，若表示有效，则将被写入到非易失性存储器32的存取定时最佳值设定到个别存 储器接口 732A-732D内的定时个别设定寄存器732A1-732D1。并且，在定时设定值标志32A表示无效的情况下，处理器70启动存取定时调整 程序，再次进行存取定时的调整，将求出的存取定时最佳值设定到定时个别设定寄存器 732A1-732D1。据此，在每次系统复位或接入电源时可以不必执行存取定时调整，只有在判断为需要进行存取定时调整的情况下才进行存取定时调整，这样缩短了系统启动时间。在此，对于定时设定值标志32A而言，处理器70可以不必进行改写，可以通过系统 在出库时写入固定值，在每次启动时执行存取定时调整，或者通常将被写入到非易失性存 储器32的定时设定值作为最佳值来使用。并且，在出库时作为无效标志，在用户一侧的系统启动时的初次存取定时调整结 束后，通过改写为有效标志，从而从下一次系统启动时使用非易失性存储器32的定时最佳值。并且，以下对图9所记载的本发明的实施例4中的存储器存取定时调整装置的其 他的实施例进行说明。图9是包括示出本发明的实施例4的变形例的存储器存取定时调整装置的存储器 存取定时调整系统的功能结构图。该图中的存储器存取定时调整系统包括存储器存取定时 调整装置7c和多个外部存储器2。存储器存取定时调整装置7c包括系统LSI7A和非易失 性存储器33。多个外部存储器2包括外部存储器2A、2B、2C以及2D。图9中的存储器存取定时调整系统与图8所记载的实施例4所涉及的存储器存取 定时调整系统相比较，除非易失性存储器33的功能以及构成不同之外，其他的构成要素在 功能上是同等的。省略相同之处的说明，以下仅对不同之处进行说明。在图9所记载的存储器存取定时调整系统中，取代图8所记载的定时设定值标志 32A，在每次系统启动时处理器70读出被写入到非易失性存储器33中的启动次数计数值 33A，并更新该值后写回到非易失性存储器33。根据在系统启动时读出的此启动次数计数值 33A，处理器70决定是否执行存取定时调整。例如，在启动次数计数值33A比规定值小的情况下，读出被写入到非易失性存储 器33中的定时最佳值，并将该值设定到个别存储器接口 732A-732D内的定时个别设定寄存 器 732A1-732D1。另外，在启动次数计数值33A到达规定值的情况下，处理器70执行存取定时调整 程序，并进行外部存储器2A-2D的存取定时调整。并且，将得到的最佳值设定到定时个别设 定寄存器732A1-732D1，将定时最佳值写入到非易失性存储器33，并将启动次数计数值33A 更新为被决定的值。之后，直到启动次数计数值33A到达规定值为止，在系统启动时将被写入到非易 失性存储器33的定时最佳值设定到定时个别设定寄存器732A1-732D1。并且，在上述说明中是，计数系统启动次数，根据该值来判断是否执行存取定时调 整，不过，只要是能够进行时间信息管理的系统，也可以将系统使用时间的合计写入到非易 失性存储器33以取代启动次数计数值，从而作为是否执行存取定时调整的判断基准。在上述的实施例4以及变形例所示的构成中，由于能够根据使用次数以及累积时 间等条件设定，将预先被存储到非易失性存储器的存取定时最佳值和通过存取定时再调整 而重新的到的存取定时最佳值区分使用，从而能够缩短启动时间并能够实现稳定的存储器 存取工作。(实施例5)本实施例5中的存储器存取定时调整装置还包括存储器信息输入端子，用于输入 表示多个外部存储器的构成的信号，并可以按照该信号来变更或追加或删除被分配到多个
19外部存储器的地址空间。据此，能够掌握外部存储器的容量和连接状况，从而能够进行与外 部存储器的状态相吻合的存取定时调整。以下参照附图对本发明的实施例5中的存储器存取定时调整装置进行说明。图10是包括本发明的实施例5中的存储器存取定时调整装置的存储器存取定时 调整系统的功能结构图。该图中的存储器存取定时调整系统包括存储器存取定时调整装置 8和多个外部存储器2。存储器存取定时调整装置8包括系统LSI8A和非易失性存储器3。 多个外部存储器2包括外部存储器2A、2B、2C以及2D。系统LSI8A包括处理器80、外部总线控制器81、内藏SRAM82、内存控制器83、以 及存储器信息输入端子84。图10中的存储器存取定时调整系统与图1所记载的实施例1所涉及的存储器存 取定时调整系统相比较，除系统LSI8A具有存储器信息输入端子84之处不同以外，其他的 构成要素在功能上是同等的。省略与图1相同之处的说明，以下仅对不同之处进行说明。在图10中，系统LSI8A具有存储器信息输入端子84，用于输入存储器信息，该存储 器信息表示外部存储器是否被连接到个别存储器接口 832A、832B、832C、以及832D，并且表 示被连接的外部存储器2A-2D的各个容量等。存储器信息输入端子84例如可以被连接在系统衬底上的双列开关，上述存储器 信息例如可以是将双列开关的接通/断开状态作为连接信息的信息。并且，存储器信息输入端子84被连接于内存控制器83内的存取选择电路831。存 取选择电路831按照被输入的存储器信息，针对来自处理器80的存储器存取定时调整执行 指令，进行被分配到作为调整对象的外部存储器的地址空间的变更或追加或删除等。例如，在外部存储器2A的内存容量从标准的X字节变更为Y字节的情况下，根据 被输入的存储器信息来判断该变更，在需要时，变更在外部存储器2A-2D的存取定时调整 时所使用的存储器地址。并且，例如在外部存储器2B被从系统中取下的情况下，可以根据 被输入的存储器信息来判断这一状况，在外部存储器2A的存取定时调整结束后，作为将要 成为下一个调整对象的外部存储器，变更顺序而选择外部存储器2C。并且，也可以从存取选 择电路831将取消外部存储器2B的定时调整这一消息通知给存储器80。根据这一构成，可以在不变更存取定时调整程序的情况下，使存储器构成保持一 定程度的自由度并进行变更。并且，能够实现符合外部存储器的状态的存取定时调整。并且，在本实施例中是将存储器信息输入端子84直接连接到存取选择电路831 的，不过，也可以是将存储器信息输入端子84连接到系统LSI8A的寄存器空间中的任意的 寄存器，处理器80读取该寄存器的值，并设定存取选择电路831的工作。当然，反映存储器 信息输入端子84的状态的寄存器的值也可以由存取选择电路831自身来读取，并变更工作 状态。(实施例6)本实施例中的存储器存取定时调整装置还在通过存取定时的调整而得到的存取 定时的窗口宽度在规定值以下的情况下，输出警告消息。这样，能够向用户通知异常状态。以下参照附图对本发明实施例6中的存储器存取定时调整装置的存储器存取定 时调整方法进行说明。图11是本发明的实施例6中的存储器存取定时调整装置的工作流程图。另外，本实施例中的存储器存取定时调整装置可以是实施例1至实施例5中的任一个存储器存取定 时调整装置。在此，将存储器存取定时调整装置作为实施例3中的存储器存取定时调整装 置7a来进行说明。首先，处理器70开始存取定时的调整(步骤Sll)。接着，处理器70 —边变更存取定时，一边针对外部存储器2A-2D的每一个进行正 常工作范围的窗口宽度的测定(步骤S12)。接着，处理器70判断得到的窗口宽度是否在规定宽度以上(步骤S13)。在步骤S13中判断为得到的窗口宽度比规定宽度大的情况下(步骤S13的“是”)， 处理器70将根据窗口宽度而决定的存取定时最佳值设定到，内存控制器73内的个别存储 器接口 732A-732D所具有的定时个别设定寄存器732A1-732D1 (步骤S14)。另外，在步骤S13判断为得到的窗口宽度在规定宽度以下的情况下(步骤S13的 “否”)，由系统LSI7A通过该系统LSI7A所具有的图像输出电路，在显示画面显示表示性能 低下的警告，或者以LED显示以及声音来输出用于发出警告的警告消息(步骤S15)。最后，结束存取定时调整(步骤S16)。并且，在上述的工作说明中，虽然对于窗口宽度是否比规定宽度大的判断仅进行 了一次，不过也可以是，在窗口宽度在规定宽度以下的情况下，通过反复进行多次窗口宽度 的测定以及判断，从而可以将最佳值设定到个别存储器接口的定时个别设定寄存器，或者 将警告发信给用户。通过以上的工作，在从存取定时调整结果中检测到异常状态的情况下，由于信息 能够被输出到系统LSI外部，因此能够将异常状态通知给用户。并且，本发明所涉及的存储器存取定时调整装置以及存储器存取定时调整方法并 非受以上的实施例所限。对实施例1到实施例6中的任意的构成要素进行组合而实现的其 他的实施例，以及在不超脱本发明的主旨，本领域技术人员针对实施例1到实施例6能够想 到的各种变形，以及内藏有本发明所涉及的存储器存取定时调整装置的各种设备均包含在 本发明内。例如，在实施例2中，在进行存储器存取定时调整时为了再现实际应用程序工作 状态，而产生指定模型数据，并使存储器接口成为高负荷状态，不过也可以是，在实施例2 以外的所有的实施例中，在存储器存取定时调整时，由模型产生电路产生指定模型数据，在 使存储器接口维持高负荷状态的情况下，对存储器存取定时进行调整。并且，在这种情况下可以不必与存取选择电路相连接。例如，模型产生电路也可以 直接与个别存储器接口分别连接。在这种情况下，处理器或存取选择电路使指定模型数据 不从与成为存取定时调整对象的外部存储器相连接的个别存储器接口输出，而是使指定模 型数据从除上述的外部存储器以外的外部存储器所连接的个别存储器接口输出，通过发出 这样的指示，从而再现存储器接口的高负荷状态。本发明能够应用于对存储器的存取定时进行调整的存储器存取定时调整装置以 及存储器存取定时调整系统，尤其最适于对在数字AV设备所利用的系统LSI的高负荷工作 状态下的存储器存取的工作限度进行扩大的存储器存取定时调整装置。
2权利要求
一种存储器存取定时调整装置，调整向多个外部存储器进行存取的定时，其特征在于，包括多个个别存储器接口，分别与所述多个外部存储器的每一个相连接，在向存储器进行存取时进行数据的收发；以及控制单元，针对所述多个外部存储器中被选择的外部存储器，通过由与该被选择的外部存储器连接的个别存储器接口进行多次数据的收发，从而调整存取定时。
2.如权利要求1所述的存储器存取定时调整装置，其特征在于，所述多个外部存储器是与第一时钟信号同步进行输入输出工作的时钟同步型存储器；所述多个个别存储器接口的每一个利用第二时钟信号进行数据的输入输出工作，所述 第二时钟信号是通过对所述第一时钟信号进行延迟而得到的；所述存取定时是所述第一时钟信号和所述第二时钟信号的相位差； 所述控制单元，在每当使所述个别存储器接口中的存取定时依次变更时，就判断存取 是否成功，并将最佳存取定时调整到该存取成功了的所述相位差的范围内。
3.如权利要求1所述的存储器存取定时调整装置，其特征在于，所述存储器存取定时调整装置还包括模型产生电路，该模型产生电路产生指定的模型 数据；所述控制单元通过使所述指定的模型数据，从与所述被选择的外部存储器以外的外部 存储器连接的个别存储器接口被发送到所述被选择的外部存储器以外的外部存储器，从而 向所述多个外部存储器施加负荷。
4.如权利要求1所述的存储器存取定时调整装置，其特征在于， 所述存储器存取定时调整装置还包括存储器选择寄存器，保持示出所述被选择的外部存储器的比特信息；以及 地址转换电路，被连接于所述多个个别存储器接口，所述地址转换电路输出与示出所 述被选择的外部存储器的比特信息相对应的外部存储器的地址。
5.如权利要求1所述的存储器存取定时调整装置，其特征在于， 所述存储器存取定时调整装置还包括存储器选择寄存器，保持示出所述被选择的外部存储器的比特信息；以及 选择器电路，被连接于所述多个个别存储器接口，所述选择器电路根据示出所述被选 择的外部存储器的比特信息，来选择被连接于所述被选择的外部存储器的个别存储器接
6.如权利要求1所述的存储器存取定时调整装置，其特征在于，所述存储器存取定时调整装置还包括非易失性存储器，该非易失性存储器记忆针对所 述多个外部存储器的每一个的最佳存取定时，该最佳存取定时是通过进行所述存取定时的 调整而得到的；所述多个个别存储器接口的每一个具有定时个别设定寄存器，该定时个别设定寄存器 在系统启动时，记忆从所述非易失性存储器被读出的所述最佳存取定时；所述多个个别存储器接口的每一个，使被记忆在所述定时个别设定寄存器中的所述最 佳存取定时用于，与所述被选择的外部存储器之间进行的数据存取中。
7.如权利要求1所述的存储器存取定时调整装置，其特征在于，所述存储器存取定时调整装置还包括非易失性存储器，该非易失性存储器记忆针对所 述多个外部存储器的每一个的最佳存取定时和系统启动次数，所述最佳存取定时是通过进 行所述存取定时的调整而得到的；所述多个个别存储器接口的每一个具有定时个别设定寄存器，该定时个别设定寄存器 在系统启动时，记忆从所述非易失性存储器被读出的所述最佳存取定时；所述控制单元，在每当启动规定次数后，重新调整存取定时，并将通过该存取定时的调 整而得到的最佳存取定时写入到所述非易失性存储器。
8.如权利要求1所述的存储器存取定时调整装置，其特征在于，所述存储器存取定时调整装置还包括非易失性存储器，该非易失性存储器记忆针对所 述多个外部存储器的每一个的最佳存取定时和定时设定值标志，所述最佳存取定时是通过 进行所述存取定时的调整而得到的，所述定时设定值标志示出该最佳存取定时是否有效；所述多个个别存储器接口的每一个具有定时个别设定寄存器，该定时个别设定寄存器 在系统启动时，记忆从所述非易失性存储器被读出的所述最佳存取定时；所述控制单元在系统启动时，在所述定时设定值标志无效的情况下，重新调整存取定 时，并将通过该存取定时的调整而得到的最佳存取定时写入到所述非易失性存储器。
9.如权利要求1所述的存储器存取定时调整装置，其特征在于，所述存储器存取定时调整装置还包括存储器信息输入端子，该存储器信息输入端子用 于输入表示所述多个外部存储器的结构的信号；所述存储器存取定时调整装置按照表示所述多个外部存储器的结构的信号，来变更或 者添加或者删除被分配到所述多个外部存储器的地址空间。
10.如权利要求1所述的存储器存取定时调整装置，其特征在于，所述控制单元在通过所述存取定时的调整而得到的存取定时的最佳范围在规定值以 下的情况下，输出警告消息。
11. 一种存储器存取定时调整系统的存储器存取定时调整方法，该存储器存取定时调 整系统具有多个外部存储器以及用于向该多个外部存储器进行存取的多个个别存储器接 口，所述存储器存取定时调整方法包括外部存储器选择步骤，从所述多个外部存储器中选择应该调整存取定时的外部存储 器；以及存取定时调整步骤，针对在所述外部存储器选择步骤被选择的外部存储器，通过从分 别与所述被选择的外部存储器连接的个别存储器接口向该被选择的外部存储器进行数据 的收发，从而调整存取定时。
12.如权利要求11所述的存储器存取定时调整系统的存储器存取定时调整方法，其特 征在于，所述多个外部存储器是与第一时钟信号同步进行输入输出工作的时钟同步型存储器；所述多个个别存储器接口的每一个利用第二时钟信号，进行数据的输入输出工作，所 述第二时钟信号是通过对所述第一时钟信号进行延迟而得到的；所述存取定时是所述第一时钟信号和所述第二时钟信号的相位差；在所述存取定时调整步骤中包括存取判断步骤，每当使被连接于所述被选择的外部存储器的个别存储器接口中的存取 定时依次变更时，就判断存取是否成功；以及相位差调整步骤，将最佳存取定时调整到在所述存取判断步骤中判断为存取成功时的 所述相位差的范围内。
13.如权利要求11所述的存储器存取定时调整系统的存储器存取定时调整方法，其特 征在于，包括外部存储器负荷步骤，在该外部存储器负荷步骤中，在执行所述存取定时调整步骤的 同时，通过与所述被选择的外部存储器以外的外部存储器连接的个别存储器接口，从产生 指定的模型数据的模型产生电路，将指定的模型数据发送给所述被选择的外部存储器以外 的外部存储器，从而向所述多个外部存储器施加负荷。
14.如权利要求11所述的存储器存取定时调整系统的存储器存取定时调整方法，其特 征在于，在所述外部存储器选择步骤中包括比特保持步骤，将表示所述被选择的外部存储器的比特信息保持到存储器选择寄存 器；以及地址转换步骤，通过被连接于所述多个个别存储器接口的地址转换电路，将保持在所 述存储器选择寄存器的比特信息转换为所述被选择的外部存储器的地址。
15.如权利要求11所述的存储器存取定时调整系统的存储器存取定时调整方法，其特 征在于，在所述外部存储器选择步骤中包括比特保持步骤，将表示所述被选择的外部存储器的比特信息保持到存储器选择寄存 器；以及个别存储器接口选择步骤，根据被保持在所述存储器选择寄存器的比特信息，通过被 连接在所述多个个别存储器接口的选择电路，选择被连接在所述被选择的外部存储器的个 别存储器接口。
16.如权利要求11所述的存储器存取定时调整系统的存储器存取定时调整方法，其特 征在于，包括最佳值写入步骤，在执行所述存取定时调整步骤之后，将在所述存取定时调整步骤调 整的，并且分别与所述多个外部存储器的每一个相对应的最佳存取定时写入到非易失性存 储器；最佳值读出步骤，在所述最佳值写入步骤之后，在系统启动时读出所述最佳存取定时；最佳值保持步骤，在所述最佳值读出步骤之后，将所述多个外部存储器的每一个所对 应的最佳存取定时，保持到所述多个个别存储器接口的每一个所具有的定时个别设定寄存 器；以及寄存器最佳值使用步骤，在所述最佳值保持步骤之后，作为针对所述多个外部存储器 的每一个的存取定时，而使用所述定时个别设定寄存器中所保持的所述最佳存取定时。
17.如权利要求16所述的存储器存取定时调整系统的存储器存取定时调整方法，其特征在于，所述存储器存取定时调整方法包括最佳值再写入步骤，在执行所述最佳值写入步骤之 后，每当启动规定次数之后，重新调整存取定时，并将通过该存取定时的调整而得到的最佳 存取定时写入到所述非易失性存储器。
18.如权利要求16所述的存储器存取定时调整系统的存储器存取定时调整方法，其特 征在于，所述存储器存取定时调整方法包括最佳值再写入步骤，在执行所述最佳值写入步骤之 后，当事先被写入到所述非易失性存储器的定时设定值标志在系统启动时示出无效的情况 下，重新调整存取定时，并将通过该存取定时的调整而得到的最佳存取定时写入到所述非 易失性存储器，所述定时设定值标志示出，已经被写入到所述非易失性存储器的所述最佳 存取定时是否有效。
19.如权利要求11所述的存储器存取定时调整系统的存储器存取定时调整方法，其特 征在于，包括存储器结构识别步骤，在执行所述外部存储器选择步骤之前，通过存储器信息输入端 子，接收所述多个外部存储器的结构的变更，以作为外部信号；以及存储器地址变更步骤，按照在所述存储器结构识别步骤接收的存储器结构的变更信 息，来变更或者添加或者删除被分配到所述多个外部存储器的地址空间。
20.如权利要求11所述的存储器存取定时调整系统的存储器存取定时调整方法，其特 征在于，包括最佳范围比较步骤，在执行所述存取定时调整步骤之后，对通过所述存取定时的调整 而得到的存取定时的最佳范围和规定值进行比较；以及警告输出步骤，在所述最佳范围比较步骤中，当所述存取定时的最佳范围在所述规定 值以下的情况下，输出警告消息。
全文摘要
本发明的存储器存取定时调整装置包括多个个别存储器接口(632A-632D)，分别与所述多个外部存储器(2)的每一个相连接，在向存储器进行存取时进行数据的收发；模型产生电路(633)，产生指定的模型数据；以及处理器(60)，通过与被选择的外部存储器连接的个别存储器接口对数据进行多次收发，并且在与被选择的外部存储器以外的外部存储器连接的个别存储器接口，和被选择的外部存储器以外的外部存储器之间，对指定的模型数据进行收发，从而在向多个外部存储器(2)施加负荷的同时调整存取定时。
文档编号G06F12/00GK101925885SQ200980103369
公开日2010年12月22日 申请日期2009年1月14日 优先权日2008年1月29日
发明者梶村利之 申请人:松下电器产业株式会社