集成电路的除错系统及其除错方法
【专利摘要】一种集成电路除错方法，其与集成电路及除错系统搭配应用，除错方法包括下列步骤：选择集成电路的错误事件；选择集成电路的多个待观察信号；当在某一时间点发生错误事件，储存该时间点的待观察信号的值，并将上述这些待观察信号的值嵌入待观察封包，来输出该待观察封包；依据优先权值表依序地输出待观察封包及集成电路的多个数据封包；将待观察封包进行编码，来输出多个输出信号；以及通过除错系统的传输接口输出上述这些输出信号。本发明还揭露一种集成电路除错系统。本发明可在不增加集成电路的脚位的情况下，更精确地进行除错，不仅节省成本，更可提高错误排除的正确性。
【专利说明】集成电路的除错系统及其除错方法
【技术领域】
[0001]本发明是关于一种除错系统及除错方法，特别是关于一种集成电路除错系统及其除错方法。
【背景技术】
[0002]随着电子产业的发展，集成电路(Integrated Circuit, IC)已然成为电子装置中各种功能电路的主体，集成电路在制造的过程中，可能因人为程序化疏失、制造技术问题或其他原因造成电路在制造完成后发生错误(bug)，造成功能不正常，因此，在集成电路制作完成后，通常会进行除错(debug),以确保其可正常发挥功用。
[0003]现有技术中，在集成电路在除错时，会以数字的I/O端口将集成电路内部的除错信号输出至集成电路外部，并连接至逻辑分析仪，以方便观察除错信号，然而，此种除错方法通常需要在集成电路上增加数量庞大的I/o端口脚位，才能有效地观察出集成电路内部的行为，故直接地导致集成电路的制造成本增加。另一方面，若想在不增加集成电路的脚位的条件下，进行有效地观察集成电路内部的行为，便须牺牲部分脚位的功能，转而作为除错用途，但显而易见地，此种方法会造成集成电路的整体行为改变，造成功能减少。
【发明内容】
[0004]本发明的一种集成电路除错方法，其是与集成电路及除错系统搭配应用，除错方法包括下列步骤:选择集成电路的错误事件；选择集成电路的多个待观察信号；当在某一时间点发生错误事件，储存该时间点的待观察信号的值，并将上述这些待观察信号的值嵌入待观察封包，来输出该待观察封包；依据优先权值表依序地输出待观察封包及集成电路的多个数据封包；将待观察封包进行编码，来输出多个输出信号；以及通过除错系统的传输接口输出上述这些输出信号。
[0005]在一实施例中，输出信号为差分电压信号。
[0006]在一实施例中，输出信号通过与传输接口耦接的显示设备译码并显示。
[0007]在一实施例中，显示设备为传输接口的信号分析仪。
[0008]本发明的一种集成电路除错系统，其是与集成电路搭配应用，除错系统包括除错触发多工器、除错信号多工器、缓存器、差分信号转换器以及传输接口。除错触发多工器电性连接集成电路，除错触发多工器侦测集成电路的错误事件。除错信号多工器电性连接集成电路，除错信号多工器侦测集成电路的该错误事件，且依据该错误事件选择并输出该集成电路的多个待观察信号。缓存器电性连接除错触发多工器及除错信号多工器，接收上述这些待观察信号。差分信号转换器耦接缓存器。传输接口电性连接差分信号转换器。
[0009]在一实施例中，缓存器是储存该时间点的上述这些待观察信号的值，并将上述这些待观察信号的值嵌入待观察封包来输出。
[0010]在一实施例中，当于该时间点发生上述错误事件，除错触发多工器输出触发信号至缓存器，以触发缓存器储存该时间点的上述这些待观察信号的值。[0011]在一实施例中，差分信号转换器将待观察封包进行编码并输出多个输出信号至传输接口，传输接口输出上述这些输出信号。
[0012]在一实施例中，更包括仲裁器，电性连接集成电路、缓存器及差分信号转换器，仲裁器依据优先权值表依序地输出待观察封包及集成电路的多个数据封包至差分信号转换器。
[0013]综合上述，依据本发明的一种集成电路除错系统及其除错方法，通过记录错误事件发生时集成电路内信号的值，并利用电子装置的传输接口的通讯协议中的自定义封包传递并由传输接口输出，可在不增加集成电路的脚位的情况下，更精确地进行除错，不仅节省成本，更可提高错误排除的正确性。
【专利附图】
【附图说明】
[0014]图1为本发明实施例的一种集成电路的除错系统的系统方框图；以及
[0015]图2为本发明较佳实施例的一种集成电路除错方法的流程图。
【具体实施方式】
[0016]以下将参照相关附图，说明依照本发明较佳实施例的一种电子装置的除错方法，其中相同的元件将以相同的参照符号加以说明。
[0017]请参照图1所示，其为本发明实施例的一种集成电路的除错系统的系统方框图。除错系统2是与集成电路I搭配应用，在实施上，除错系统2与集成电路I可以被包含于同一电子装置中，例如个人电脑、或笔记本电脑等。
[0018]集成电路I可以是电子装置内的任一集成电路芯片，其包括多个电路区块，各电路区块具有不同的功能，例如运算、控制或暂存等。集成电路I在工作时，可能会发生例如循环冗余校验错误(CRC error)等错误事件(errorevent),而需通过除错(debug)的机制找出错误事件的原因及发生位置。
[0019]除错系统2包括传输接口 20、除错触发多工器22、除错信号多工器23、缓存器24以及差分信号转换器26。
[0020]传输接口 20例如是包括通用串行总线(Univer sal Serial Bus, USB)、或周边装置互连高速(Peripheral Component Interconnect Express, PCIE)等。依据传输接口 20的类型的不同(例如USB或PCIE),其所具有的通讯协议(protocol)会有所不同,但不论传输接口 20的类型为何，其通讯协议中，都包括可让使用者自行定义的自定义封包(vendordefined package),通过自定义封包,用户可将自定义的数据以封包的形式传递,并通过对应的封包译码将自定义的数据解出，并输出至与连输接口 20连接的装置。
[0021]除错触发多工器22是一多工器(multiplexer)，其电性连接集成电路I。在实施上，用户可对其进行程序化，使其可侦测是否有错误事件发生，并判断是否为选定的错误事件的类型，若为选定的错误事件的类型则输出一触发信号(trigger signal)。除此之外,在除错触发多工器22完成可程序化后，用户仍可自行选择要侦测的错误事件的类型，举例而言，除错触发多工器22被程序化为可侦测五种类型的错误事件，但使用者可仅将侦测循环冗余校验错误的错误事件开启，其余皆关闭，如此除错触发多工器22便仅会针对集成电路I是否发生循环冗余校验错误进行侦测，而不侦测其他类型的错误事件，换言之，当除错完成后，使用者可将所有侦测功能关闭，以减少除错系统I造成功率的额外消耗。
[0022]除错信号多工器23是多工器，其电性连接集成电路I。在实施上，用户可先对其进行程序化，当错误事件发生时，其所选出的多个待观察信号，例如是形成带观察信号组，将可进行除错的分析。举例来说，除错信号多工器23在程序化后，会从集成电路I负责循环码运算的电路区块的所有信号中，选择出待观察信号，当发生循环冗余校验错误的错误事件，此待观察信号可供进行除错的分析。
[0023]缓存器24是电性连接除错触发多工器22以及除错信号多工器23，当在某一时间点发生使用者所选定的错误事件，除错触发多工器22会输出一触发信号，缓存器24受到触发信号的触发而开始工作，将于该时间点从除错信号多工器23处所接收到的待观察信号的值储存下来，并依据所储存的待观察信号的值输出待观察封包，以封包的形式输出，具体而言，缓存器24会将该时间点的待观察信号的值嵌入待观察封包来输出。换言的，通过缓存器24的运作，可记录下错误事件发生的当下，集成电路I内部分信号的值，也就是待观察信号，藉以提供除错的分析依据。差分信号转换器26是耦接缓存器24，且电性连接传输接口 20。差分信号转换器26是用来将缓存器24输出的待观察封包转换为差分电压信号，并通过传输接口 20输出，具体而言，差分信号转换器26是根据传输接口 20的种类及规格，将封包进行编码，并以差分电压信号的形式输出，而在除错上，差分信号转换器26会依据待观察封包输出多个输出信号，即，差分信号转换器26会将待观察封包编码,并以差分电压信号的形式输出输出信号。在实施上，差分信号转换器26的封包的编码方式是依据传输接口 20的通讯协议的不同而不同，本发明在此并不予以限定。
[0024]在本实施例中，除错系统2可进一步包括仲裁器25。仲裁器25是电性连接集成电路1、缓存器24以及差分信号转换器26。仲裁器25接收集成电路I输出的多个数据封包及缓存器24输出的待观察封包，并依据优先权值表有顺序地输出至差分信号转换器26。在实施上，各种封包类型均具有优先权值(priority value),优先权值是根据传输接口 20的通讯协议的不同而不同，但一般而言，各种封包类型的优先权值是以传输接口 20的通讯协议中的预设优先权值为基准，并且可通过使用者自行予以增减而设定，例如内含系统运作信息的数据封包的优先权值较待观察封包的优先权值高，但使用者可依需要，将待观察封包的优先权值调整至高于内含系统运作信息的数据封包的优先权值，使之优先输出。将所有封包的优先权值汇集成优先权值表，仲裁器25便依据优先权值表决定封包的输出顺序。除此之外，显示设备3及外接电子装置4可电性连接于传输接口 20。显示设备3可是专门用以分析传输接口 20的信号的信号分析仪，以传输接口为PCIE为例，显示设备3可为PCIE分析仪(PCIEana lyzer)，其接受并译码以显示传输接口 20所输出的输出信号，以供进行除错的分析。外接电子装置4是具有相同于传输接口 20的通讯协议的电子装置。
[0025]请参照图2所示，其为本发明较佳实施例的一种集成电路除错方法的流程图，除错方法是与集成电路及除错系统搭配应用，请同时参照图1所示来方便理解，其中集成电路I及除错系统2的硬件实施形态请参考前文所述，在此不加以赘述。除错方法包括步骤SOl?步骤S07。
[0026]在步骤SOl中，通过除错触发多工器22选择集成电路I的错误事件，以对集成电路I进行侦测，并判断该错误事件是否发生。
[0027]在步骤S02中，通过除错信号多工器23选择集成电路I的多个待观察信号，以供后续除错分析的依据。如前文所述，待观察信号可例如是集成电路I内的部分信号，更进一步来说，待观察信号是来自发生该错误事件可能性最高的电路区块，例如是以各电路区块发生该错误事件的历史记录的统计结果为依据，或是由使用者自行定义，本发明于此并不予以限定。
[0028]在步骤S03中，当在某一时间点集成电路I发生该错误事件，除错触发多工器22侦测到集成电路I中发生该错误事件，除错触发多工器22便会输出触发信号，触发缓存器24开始工作，将该时间点的这些待观察信号的值储存下来，并将储存下来的待观察信号的值嵌入待观察封包，以将输出该待观察封包。
[0029]在步骤S04中，仲裁器25会依据优先权值表依序地将由缓存器24处接收的该待观察封包及由集成电路I处接收的多个数据封包输出至差分信号转换器26，其中优先权值表的设定可参考前文所述，在此不加以赘述。
[0030]在步骤S05中，差分信号转换器26依据该待观察封包输出多个输出信号，更具体来说，差分信号转换器26是根据传输接口 20的通讯协议将所接收到的封包一一进行编码，来转换为差分电压信号的形式，故不限定差分信号转换器26仅能用以转换待观察封包。
[0031]在步骤S06中，通过传输接口 20输出上述这些输出信号，以进行除错的分析。
[0032]进一步来说，通过与传输接口 20电性连接的显示设备3撷取这些输出信号，并将这些输出信号进行译码并显示，可更有效地执行除错的分析。
[0033]除此之外，除错方法的步骤还可包括依据该传输接口的通讯协议，定义多个自定义封包，而该待观察封包可为这些自定义封包的其中之一。需要注意的是，除错方法各步骤中的详细技术特征，已于前文说明，故在此并不加以赘述，然其仍应属本实施例的范围。
[0034]虽然本发明已以实施例揭露如上，然其并非用以限定本发明，任何所属【技术领域】中具有通常知识者，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，故本发明的保护范围当视权利要求书所界定者为准。
【权利要求】
1.一种集成电路除错系统，用于集成电路，其特征在于，包括: 除错触发多工器，电性连接上述集成电路，上述除错触发多工器侦测上述集成电路的错误事件； 除错信号多工器，电性连接上述集成电路，上述除错信号多工器侦测上述集成电路的上述错误事件，且依据上述错误事件选择并输出上述集成电路的多个待观察信号； 缓存器，电性连接上述除错触发多工器及上述除错信号多工器，接收上述这些待观察信号; 差分信号转换器，耦接上述缓存器；以及 传输接口，电性连接上述差分信号转换器。
2.如权利要求1所述的集成电路除错系统，其特征在于，其中上述缓存器储存上述时间点的上述这待观察信号的值，并将上述这些待观察信号的值嵌入待观察封包来输出。
3.如权利要求2所述的集成电路除错系统，其特征在于，其中当于上述时间点发生上述错误事件，该除错触发多工器输出触发信号至上述缓存器，以触发上述缓存器储存上述时间点的上述这些待观察信号的值。
4.如权利要求2所述的集成电路除错系统，其特征在于，其中上述差分信号转换器将上述待观察封包进行编码并输出多个输出信号至上述传输接口，上述传输接口输出上述这些输出信号。
5.如权利要求3所述的集成电路除错系统，其特征在于，还包括: 仲裁器，电性连接上述集成电路、上述缓存器及上述差分信号转换器，上述仲裁器依据优先权值表依序地输出上述待观察封包及上述集成电路的多个数据封包至上述差分信号转换器。
6.如权利要求4所述的集成电路除错系统，其特征在于，其中上述这些输出信号为差分电压信号。
7.如权利要求4所述的集成电路除错系统，其特征在于，其中上述这些输出信号通过与上述传输接口耦接的显示设备译码并显示。
8.如权利要求7所述的集成电路除错系统，其特征在于，其中上述显示设备为上述传输接口的信号分析仪。
9.一种集成电路除错方法，其特征在于，其与集成电路及除错系统搭配应用，上述除错方法包括下列步骤: 选择上述集成电路的错误事件； 选择上述集成电路的多个待观察信号； 当在某一时间点发生上述错误事件，储存上述时间点的上述这些待观察信号的值，并将上述这些待观察信号的值嵌入待观察封包，来输出上述待观察封包； 依据优先权值表依序地输出上述待观察封包及上述集成电路的多个数据封包； 将上述待观察封包进行编码，来输出多个输出信号；以及 通过上述除错系统的传输接口输出上述这些输出信号。
10.如权利要求9所述的集成电路除错方法，其特征在于，其中上述这些输出信号为差分电压信号。
【文档编号】G06F11/07GK103885845SQ201210559860
【公开日】2014年6月25日 申请日期:2012年12月21日 优先权日:2012年12月21日
【发明者】彭文宏, 林敬智, 唐惠昱 申请人:祥硕科技股份有限公司