专利名称：一种光电集成封装结构的电性能优化设计方法
技术领域：
本发明涉及电子、电路设计技术领域，尤其是一种光电集成封装结构的电性能优化设计方法。
背景技术：
近些年来，随着集成电路的特征尺寸进入纳米尺度，封装结构的电性能对光电集成模块和RF集成电路性能的影响也越来越大，封装设计极大影响信号完整性，并可能使得电路在运行时失效。封装结构电性能主要包括焊盘、引线电阻，引线间绝缘电阻，焊盘、引线间电容及负载电容，焊盘、弓I线电感等等，必须加以检测与控制，准确和快速地估计封装结构中的串扰效应影响。通过仿真手段对设计进行优化可减少封装结构的杂散电感、电容和电阻以及由其产生的噪声，降低成本。封装结构设计必须精确地找到并分析潜在的串扰噪声源，并进行比较分析。值得一提的是，相比于传输环节，端口环节(如焊盘与过孔)对封装结构电性能具有尤其重要的作用，这是由于除传输环节的串扰和损耗衰减外，焊盘与过孔是占绝大多数比重的噪声源和反射源。因此焊盘通道串扰、信号串扰是信号完整性的关键。需要找到深入的研究方法对封装结构中的焊盘、过孔电性能等关键参数进行等效模拟与优化设计。尽管光电集成发展了有一段时间了，但是随着封装技术的进步，光电封装正朝着小型化，多模块集成，亦就是系统集成(S0P)，甚至是系统与集成电路模块直接集成(SIP)发展，迫切需要采用计算机辅助软件设计封装结构。尽管Cadence和POWERPCB软件也开发了相应的封装设计功能，但基本都是面对规模化的业界，对于处于研发阶段光电集成或者RF集成，还远远不能跟上。只能完成引脚布局、布线和元器件参数定置，做些电路功能仿真，不能系统和准确地完成各频率下串扰、噪声等封装性能的仿真量化、优化设计。通常研发人员只能通过公式进行手动计算来弥补这一缺陷。现有技术存在的问题是:运用公式公式进行手动计算的优化设计，工作量大，精度差，效率低。
发明内容
本发明的目的是针对现有技术的不足而设计的一种光电集成封装结构的电性能优化设计方法，将HFSS软件应用于封装结构的电性能模拟，通过与EWB或POWERPCB软件协同仿真，运算信号输入端口对其它信号端口以及焊盘与过孔和输出信号的影响，从而优化封装结构的高频电源地层情况，使串扰与信号耦合降至最低，有效减少了封装结构的杂散电感、电容和电阻以及由其产生的噪声，较好的解决了端口的通道串扰和信号串扰，提高封装的电性能，有效避免失效，降低成本。本发明的目的是这样实现的:一种光电集成封装结构的电性能优化设计方法，其特点是该方法在进行光电器件和读出IC模块封装电性能设计时，将HFSS软件应用于封装结构的电性能模拟，通过与EWB或POWERPCB软件协同仿真，进行输入端口信号焊盘串扰和干扰进行仿真，从而优化封装结构电特性，具体优化设计步骤如下: (1)建立封装结构的三维几何模型
用HFSS软件库建立封装结构的三维几何模型，并标注焊盘直径、焊盘间距、衬底厚度、缝隙宽度和信号线宽的结构参数；
(2)建立RC等效电路
将上述三维几何模型参数输入HFSS仿真软件，然后采用HFSS的有限元程序，结合封装的几何结构参数捕获该等效电路的电阻R和电容C，将电阻R和电容C与交流信号源S1组成串联电路，并将不波器S2并联到电容C两端，由此建立该封装I旲型的RC等效电路；
(3)三维几何模型的仿真运算
采用HFSS仿真软件对上述建立的三维几何模型进行(T3GHZ扫频仿真，得到该频率下的噪声值和串扰值；
(4)RC等效电路的仿真运算
采用EWB或POWERPCB电路仿真软件对上述建立的RC等效电路进行仿真运算，得到瞬态性能、瞬态噪声功率、电流灵敏度、电流相位灵敏度、电压灵敏度和电压相位灵敏度；
(5)优化设计
分析上述仿真运算的结果，然后调整封装结构参数，重复上述(I) (4)步骤进行对比验证和总结分析，直至封装结构的电学性能指标达到最佳。本发明结合现有多种软件的特色与优点，进行光电封装结构的优化设计，与现有技术相比具有精度高，使用方便，省略了人工运算步骤，通过设计仿真可以较好的解决信号端口和通道的串扰，减少封装结构的杂散电感、电容和电阻及其产生的噪声，提高封装结构的电性能，有效避免失效，降低成本。
图1为封装结构的RC等效电路图
具体实施例方式( I)建立封装结构的三维几何模型
打开Ansoft HFSS界面(所用版本为HFSS-9)，利用HFSS软件库建立封装相邻焊盘的三维几何模型，并标注焊盘直径为100 um、焊盘间距为40um、衬底厚度为300um、缝隙宽度为12um和信号线宽为IOOum的结构参数。(2)建立RC等效电路
参阅附图1，将上述三维几何模型参数输入HFSS仿真软件，然后采用HFSS的有限元程序，结合封装的几何结构参数捕获到该等效电路的电阻R为46.52 Ω，电容C为0.0125pF,将电阻R和电容C与交流信号源S1组成串联电路，并将示波器S2并联到电容C两端，由此建立该封装模型的RC等效电路。(3)三维几何模型的仿真运算
使用“Analyze”命令在HFSS仿真软件中对三维几何模型进行(T3GHZ扫频仿真，仿真成功后，右击HFSS模型树->Results->Create Report命令，先选中其中的S11进行参数读取，得到3GHZ下S11值即为该频率下的噪声值；再选中S21进行读取，得到3GHZ下S11值即即为该频率下的串扰值，三维几何模型在3GHZ下的噪声值为-0.000319dB ;串扰值为_54.16dB。
(4) RC等效电路的仿真运算
打开EWB电路仿真软件界面，输入上述RC等效电路中交流信号源S1的幅度和频率值以及电阻R和电容C的数值，把HFSS仿真软件生成的等效电路移植入EWB界面，选择“瞬态分析”进行模拟运算，运算结束后自动弹出瞬态曲线，在3GHZ频率下读出对应瞬态噪声功率数值为9e-19Watt ;用同样方法选择灵敏度分析，读出3GHZ频率下读出对应电流灵敏度为1E+10 A/unit ;瞬态性能:R=46.52 Ω, C=L 25e_llF ;电流相位灵敏度为-90度。电压灵敏度为lE+12V/unit ;电压相位灵敏度为-90度。(5)优化设计
对上述运算结果记录在仿真结果汇总表，然后调整封装焊盘的部分结构参数，重复上述(I) (4)步骤进行第一次优化设计的对比验证。A、第一次优化设计
将焊盘直径调整为50um ;间距调整为SOum ;其他结构参数不变。重复上述(I) (4)步骤，其仿真结果在3GHZ下的噪声值为-0.010711dB ;串扰值为-26.81dB ;瞬态性能:R=65 Ω，C=5.98e-13F，瞬态噪声功率8.5e-19ffatt ；电流灵敏度为1E+10 A/unit ；电流相位灵敏度为-150度；电压灵敏度为lE+12V/unit ；电压相位灵敏度为-150度，将仿真结果记录在仿真结果汇总表进行分析，然后调整封装焊盘的部分结构参数，重复上述(I) (4)步骤进行第二次优化设计的对比验证。B、第二次优化设计
将焊盘直径调整为50um ;间距调整为40um ;其他结构参数不变。重复上述(I) (4)步骤，其仿真结果在3GHZ下的噪声值为-0.065dB ;串扰值为_18dB ;瞬态性能:R=44.46 Ω，C=5E-12F，瞬态噪声功率5e-19Watt ;电流灵敏度为5E+19A/unit ;电流相位灵敏度为-240度；电压灵敏度为5E+llV/unit，电压相位灵敏度为-240度，将仿真结果记录在仿真结果汇总表进行分析，然后调整封装焊盘的部分结构参数，重复上述(I) (4)步骤进行第三次优化设计的对比验证。C、第三次优化设计
将焊盘直径调整为IOOum;间距调整为SOum ;其他结构参数不变。重复上述(I)
(4)步骤，其仿真结果在3GHZ下的噪声值为-0.000062dB ;串扰值为_85dB ;瞬态性能:R=33.06 Ω，C=5.13e_12F，瞬态噪声功率2e_20Watt ；电流灵敏度为5E+9A/unit ；电流相位灵敏度为-230度；电压灵敏度为5E+llV/unit，电压相位灵敏度为-230度，将仿真结果记录在仿真结果汇总表进行分析，经过3次循环的优化设计，上述四种不同结构参数组合的仿真结果汇总如下表一，
表一:不同结构封装电性能仿真结果汇总
权利要求
1.一种光电集成封装结构的电性能优化设计方法，其特征在于该方法在进行光电器件和读出IC模块封装电性能设计时，将HFSS软件应用于封装结构的电性能模拟，通过与EWB或POWERPCB软件协同仿真，进行输入端口信号焊盘串扰和干扰进行仿真，从而优化封装结构电特性，具体优化设计步骤如下: (1)建立封装结构的三维几何模型 用HFSS软件库建立封装结构的三维几何模型，并标注焊盘直径、焊盘间距、衬底厚度、缝隙宽度和信号线宽的结构参数； (2)建立RC等效电路 将上述三维几何模型参数输入HFSS仿真软件，然后采用HFSS的有限元程序，结合封装的几何结构参数捕获该等效电路的电阻R和电容C，将电阻R和电容C与交流信号源S1组成串联电路，并将不波器S2并联到电容C两端，由此建立该封装I旲型的RC等效电路； (3)三维几何模型的仿真运算 采用HFSS仿真软件对上述建立的三维几何模型进行(T3GHZ扫频仿真，得到该频率下的噪声值和串扰值； (4)RC等效电路的仿真运算 采用EWB或POWERPCB电路仿真软件对上述建立的RC等效电路进行仿真运算，得到瞬态性能、瞬态噪声功率、电流灵敏度、电流相位灵敏度、电压灵敏度和电压相位灵敏度； (5)优化设计 分析上述仿真运算的结果，然后调整封装结构参数，重复上述(I) (4)步骤进行对比验证和总结分析，直至封装结构的电学性能指标达到最佳。
全文摘要
本发明公开了一种光电集成封装结构的电性能优化设计方法，其特点是该方法在进行光电器件和读出IC模块封装电性能设计时，将HFSS软件应用于封装结构的电性能模拟,通过与EWB或POWERPCB软件协同仿真，进行输入端口信号焊盘串扰和干扰进行仿真，从而优化封装结构电特性。本发与现有技术相比具有精度高、使用方便，省略了人工运算步骤，通过设计仿真可以较好的解决了信号端口和通道的串扰，减少封装结构的杂散电感、电容和电阻及其产生的噪声，提高封装结构的电性能，有效避免失效，降低成本。
文档编号G06F17/50GK103106310SQ20131005292
公开日2013年5月15日 申请日期2013年2月19日 优先权日2013年2月19日
发明者葛羽屏, 郭方敏, 郑正奇 申请人:华东师范大学