一种减小阻抗突变的封装引脚区域布线方法
【专利摘要】本发明公开了一种减小阻抗突变的封装引脚区域布线方法，在板卡的BGA区域中，互联传输线采用宽度变换的布线方式，在BGA过孔区域中互联传输线采用较窄的传输线进行布线，在BGA过孔区域之外的其他BGA区域，互联传输线采用较宽的传输线进行布线；这种布线方法既能避免互联传输线经过BGA过孔区域时与过孔间距过小的现象，又能减小由于互联传输线过窄引起阻抗突变的问题，使得阻抗曲线更为平滑，减小了对传输信息质量的影响。
【专利说明】—种减小阻抗突变的封装引脚区域布线方法
[0001]
【技术领域】
[0002]本发明涉及电子领域、PCB LAYOUT设计及仿真领域，具体地说是一种减小阻抗突变的封装引脚区域布线方法。
【背景技术】
[0003]随着信号的传输速度越来越快，SMI总线高达3.2Gbps，未来DDR4更会高达
4.2Gpbs。伴随着信号速率的提高，高速信号对多板传输链路上的各种要素也提出了更高的性能要求。对信号完整性的影响因素如阻抗突变、串扰、导体损耗、材料损耗等要求更为严格，需要在每个因素上尽量做到最优，为系统设计留出更多的余量。
[0004]信号质量在信号有效传输中所占的位置越来越重要，对于信号质量的设计原则是信号经过互连线时所感受到的阻抗应相同。任何一段互连线，无论线长和形状如何，也不论信号的上升时间如何，都是一个由信号路径和返回路径构成的传输线。一个信号在沿着互连线前进的每一步中，都会感受到一个瞬态阻抗。如果瞬态阻抗为常数，就像传输线具有均有的横截面一样，则其信号质量会获得奇迹般的改善。
[0005]一般芯片间及板间互连的总线，互连传输线需要进入芯片引脚区域，或者为了板级互联，进入连接器引脚区域。因为芯片引脚区域及连接器引脚区域空间狭小，为了保证生产工艺，以及使用尽可能少的布线层面，需要在进入此狭窄区域前将传输线物理宽度变细，这样会改变传输线阻抗，带来阻抗突变的问题，这对于高速信号有效传输的影响是巨大的。
【发明内容】
[0006]针对目前技术存在的不足之处，本发明提出了一种减小阻抗突变的封装引脚区域布线方法。
[0007]本发明所述一种减小阻抗突变的封装引脚区域布线方法，解决上述技术问题采用的技术方案如下:该减小阻抗突变的封装引脚区域布线方法，在板卡的BGA区域中，互联传输线采用宽度变换的布线方式，在BGA过孔区域中互联传输线采用较窄的传输线进行布线，即在过孔之间互联传输线采用较窄的传输线，在BGA过孔区域之外的其他BGA区域，互联传输线采用较宽的传输线进行布线；这样既能避免互联传输线经过BGA过孔区域时与过孔间距过小的现象，又能减小由于互联传输线过窄引起阻抗突变的问题，使得阻抗曲线更为平滑，减小了对传输信息质量的影响。
[0008]本发明所述一种减小阻抗突变的封装引脚区域布线方法具有的有益效果:
所述减小阻抗突变的封装引脚区域布线方法，在板卡的BGA区域中，互联传输线采用宽度变换的布线方式，既能避免互联传输线经过BGA过孔区域时与过孔间距过小的现象，又能减小由于互联传输线过窄引起阻抗突变的问题，使得阻抗曲线更为平滑，减小了对传输信息质量的影响，对高速传输线保证传输信号的问题上有很大的改善作用及指导意义，具有良好的实际使用价值和市场竞争力。
【专利附图】
【附图说明】
[0009]附图1为芯片A到芯片B的总线拓扑结构示意图；
附图2为6Mil传输线经过BGA区域的示意图；
附图3为3.5Μ?1传输线经过BGA区域的示意图；
附图4为传输线宽度变换的布线方式示意图；
附图5为3.5Μ?1传输线与宽度变换传输线两种布线方式阻抗突变的比较图。
【具体实施方式】
[0010]为使本发明的目的、技术方案和优点更加清楚明白，下文中将结合附图对本发明的一种减小阻抗突变的封装引脚区域布线方法进行详细说明。
[0011]在服务器系统的板卡上，互联传输线的路径上有封装焊盘、过孔、传输线物理结构改变等影响传输线阻抗的因素。在一个互联系统中含有芯片A和芯片B，附图1为芯片A到芯片B的总线拓扑结构示意图，如附图1所示，由芯片A到芯片B，通过高速单端总线互联。由于BGA区域换层过孔密布，使用焊盘为20Mil，钻孔为IOMil的过孔，过孔间距为
11.5Μ?1,因此互联传输线在经过BGA过孔区域时需要特别设置，穿过过孔之间时互联传输线设置在过孔之间的中间位置，并且互联传输线不能采用较宽的传输线，否则较宽的传输线与过孔间隙过小，如此小的传输线到过孔距离不满足现有的加工工艺，同时传输线容易连接到过孔引脚增加产品不良率；互联传输线也不能采用较窄的传输线，若采用较窄的传输线，能保证传输线与过孔之间的理想合适的间距，但是这样在进入BGA区域后互联传输线变窄会出现阻抗增大的现象，引起阻抗突变问题，严重影响传输信号质量。
[0012]在对上述技术问题的分析下，本发明提出了一种减小阻抗突变的封装引脚区域布线方法，在板卡的BGA区域中，互联传输线采用宽度变换的布线方式，在BGA过孔区域中互联传输线采用较窄的传输线进行布线，即在过孔之间互联传输线采用较窄的传输线，在BGA过孔区域之外的其他BGA区域，互联传输线采用较宽的传输线进行布线；这样既能避免互联传输线经过BGA过孔区域时与过孔间距过小的现象，又能减小由于互联传输线过窄引起阻抗突变的问题，使得阻抗曲线更为平滑，减小了对传输信息质量的影响。
[0013]互连线阻抗控制为40欧姆，根据设计的层叠结构，使用材料，40欧姆传输线宽度应为6Mil ;附图2为6Mil传输线经过BGA区域的示意图，如图2所示，但BGA区域换层过孔密布，使用焊盘为20Mil，钻孔为IOMil的过孔，过孔间距为11.5Mil。宽度6Μ?1的传输线穿过此BGA过孔区域，传输线与过孔间隙是2.75Μ?1,传输线到过孔距离如此小不满足现有的加工工艺，并且传输线按照此种线宽经过BGA过孔区域，容易连接到过孔引脚，会大大的增加产品不良率，进而增加生产成本。
[0014]通过对附图2所示6Mil传输线经过BGA区域的分析，在BGA过孔区域的互联传输线需要采用较窄的传输线；附图3为3.5Μ?1传输线经过BGA区域的示意图，如附图3所示，使用3.5Μ?1宽度传输线，能够满足传输线与过孔间距4Mil的安全距离，但是此种方法会在传输线变窄处增大阻抗，引起阻抗突变问题，从而大大降低传输信号的质量。
[0015]附图4为传输线宽度变换的布线方式示意图，如图4所示，本发明所述减小阻抗突变的封装引脚区域布线方法，提出在BGA过孔区域使用3.5Μ?1传输线，过孔之外使用6Mil走线的互联传输线布线方式；鉴于对附图2和附图3所示传输线布线方式的分析，在BGA区域单纯使用3.5Μ?1走线，阻抗明显增大，本发明所述方法采用仅改变传输线在BGA过孔区域线宽的方式，减小了阻抗突变，使阻抗曲线更为平滑，如附图5所示。对于连接器等狭窄区域布线也可以采用本发明所述方法，在高速传输链路中，此方法对阻抗突变和损耗方面改善效果较为明显。
[0016] 实施例:
下面通过一个实施例对本发明所述减小阻抗突变的封装引脚区域布线方法的优点和设计内容，进行详细说明:
本实施所述减小阻抗突变的封装引脚区域布线方法中，在刀片服务器系统中，一板卡设计有SMI总线，总线路径经过0.8毫米BGA ;互连传输线进入BGA过孔区域，进行改变传输线线宽，过孔之间使用3.5Μ?1传输线布线，过孔之外区域使用6Mil传输线布线。本实施例这种变化BGA区域传输线布线宽度的走线方式，减小阻抗突变带来的影响，提高了 3.2Gbps的SMI高速传输线的信号质量，也保证了工艺要求，因此本发明所述减小阻抗突变的封装引脚区域布线方法，对高速传输线保证传输信号的问题上有很大的改善作用及指导意义，具有良好的市场竞争力和实际使用价值。
[0017]上述【具体实施方式】仅是本发明的具体个案，本发明的专利保护范围包括但不限于上述【具体实施方式】，任何符合本发明的权利要求书的且任何所属【技术领域】的普通技术人员对其所做的适当变化或替换，皆应落入本发明的专利保护范围。
【权利要求】
1.一种减小阻抗突变的封装引脚区域布线方法，其特征在于，该减小阻抗突变的封装引脚区域布线方法，在板卡的BGA区域中，互联传输线采用宽度变换的布线方式，在BGA过孔区域中互联传输线采用较窄的传输线进行布线，即在过孔之间互联传输线采用较窄的传输线，在BGA过孔区域之外的其他BGA区域，互联传输线采用较宽的传输线进行布线。
2.根据权利要求1所述的一种减小阻抗突变的封装引脚区域布线方法，其特征在于，该减小阻抗突变的封装引脚区域布线方法，在板卡的BGA区域中，互联传输线采用宽度变换的布线方式，在BGA过孔区域使用3.5Μ?1传输线，过孔之外使用6Mil走线的互联传输线进行布线。
3.根据权利要求1所述的一种减小阻抗突变的封装引脚区域布线方法，其特征在于，该减小阻抗突变的封装引脚区域布线方法，在板卡的BGA区域中，或者在刀片服务器系统中，一板卡设计有SMI总线，总线路径经过0.8毫米BGA，互连传输线进入BGA过孔区域，进行改变传输线线宽，过孔之间 使用3.5Μ?1传输线布线，过孔之外使用6Mil传输线布线。
【文档编号】G06F17/50GK103995942SQ201410251991
【公开日】2014年8月20日 申请日期:2014年6月10日 优先权日:2014年6月10日
【发明者】王素华, 胡倩倩 申请人:浪潮电子信息产业股份有限公司