用于利用非易失性存储器装置的备选引导路径支持的制作方法
【技术领域】
[0001]本发明的实施例一般涉及计算装置，并且更具体地说，涉及为计算装置提供备选引导路径。
【背景技术】
[0002]计算装置通常将串行外设接口(SPI)闪存装置用于固件映像存储；然而，随着对更快和更有效装置性能的需求增大，SPI闪存装置的性能成了限制因素。其它类型的存储器装置能够比现有SPI闪存解决方案更快和更有效地执行。需要的是一种支持用于固件映像的不同类型的非易失性存储器存储装置(即，闪存和非闪存装置)，并且对计算装置的平台硬件设计更改极小的解决方案。
【附图说明】
[0003]下面的描述包括具有作为本发明的实施例的实现的示例给出的图示的图形的讨论。图形应理解为示例而不是限制。在本文中使用时，对一个或更多个“实施例”的引用要理解为描述在本发明的至少一个实现中包括的特定特征、结构或特性。因此，本文中出现的诸如“在一个实施例中”或“在一备选实施例中”等短语描述本发明的各种实施例和实现，并且不一定全部指相同的实施例。然而，它们也一定相互排它。
[0004]图1是根据本发明的一实施例的平台系统组件的框图。
[0005]图2A-图2B是根据本发明的实施例，用于为固件映像存储支持非易失性存储器装置的流程图。
[0006]图3是根据本发明的一实施例，用于为固件映像存储支持非易失性存储器装置的系统组件的框图。
[0007]图4是根据本发明的一实施例，为非易失性存储器装置启用安全密钥和计数器操作的系统组件的框图。
[0008]图5是根据本发明的一实施例，用于利用非易失性存储装置的客户端装置的框图。
[0009]下面是某些细节和实现的描述，包括可示出下面描述的一些或所有实施例的图形的描述以及讨论本文中所述发明性概念的其它可能实施例或实现。下面提供本发明的实施例的概述，之后是参照图形的更详细描述。
【具体实施方式】
[0010]本发明的实施例描述用于为非易失性(S卩，持久性)存储器装置提供备选引导路径支持的设备、系统和方法。在本发明的实施例中，默认情况下为持久性存储器装置控制器上电以便允许在外设组件互连快速(PCIe)枚举或通用串行总线(USB)枚举前定向到一个或更多个持久性存储器装置的存储器操作。所述持久性存储器装置包括非易失性存储器，如NAND闪存存储器和NOR闪存存储器；在一些实施例中，所述持久性存储器装置包括与闪存相比带有改进操作速度和预期寿命的其它类型的存储器，如相变存储器(PCM)，包括相变存储器单兀和开关(PCMS)的PCM、基于娃纳米线的非易失性存储器单兀和铁电晶体管随机存取存储器(FeTRAM)(即，带有在应用电场时交换极性的材料即“铁电”聚合物的硅纳米线)。
[0011]系统串行外设接口(SPI) SPI控制器(或备选，所述SPI控制器外的逻辑)接收访问SPI闪存装置以便从主机处理器执行固件映像指令的请求；然而，本发明的实施例不包括或不利用SPI闪存装置。主机SPI控制器将此请求重定向到非易失性存储器控制器，例如，PCIe/可扩展主机控制器接口(XHCI)/PCMS控制器子系统，而不是通知SPI闪存装置。PCIe/XHCI/PCMS控制器访问一个或更多个PCMS装置以允许主机处理器执行固件映像指令。
[0012]本发明的实施例修改初始化代码，使得所述PCIe/XHCI/PCMS控制器最初主要执行读取(例如，引导路径操作)。
[0013]此外，本发明的实施例也可支持从例如平台控制器集线器(PCH)的主机控制器启动的到PCMS装置的存储操作的保护而防止硬件攻击。一些实施例利用在由PCIe/XHCI/PCMS控制器支持的PCIe接口上添加的供应商定义的命令和在PCMS装置接口上的新命令以提供端对端安全性而无间隙。所述命令例如可包括将引导密钥编程，更新基于哈希的消息鉴权码(HMAC)密钥的命令、读取安全单调计数器的命令、增大安全单调计数器的命令、存储器读取/写入/擦除及经鉴权的存储器块写入/读取/擦除命令。
[0014]在一些实施例中，标准PCMS装置将作为PCIe装置可由CPU软件访问。在此类实施例中，所述标准PCMS装置访问由PCIe控制器管理。PCIe控制器又可使用常规访问机制与PCMS控制器进行通信。
[0015]在其它实施例中，标准PCMS装置将作为USB装置可由CPU软件访问。在此类实施例中，此类标准PCMS装置访问由XHCI控制器管理。XHCI控制器又可使用普通访问机制与PCMS控制器进行通信。
[0016]在下面的说明中，为提供实施例的详尽理解陈述了多个特定的细节。然而，相关领域技术人员将认识到，本文中所述技术能够在不存在特定细节的一项或更多项的情况下实践，或者通过其它方法、组件、材料等实践。在其它实例中，熟知的结构、材料或操作未详细示出或描述，以免不混淆某些方面。
[0017]此说明书通篇对“一个实施例”或“一实施例”的引用指结合该实施例描述的特定特征、结构或特性包括在本发明的至少一个实施例中。因此，在说明书通篇各个位置出现的“在一个实施例”或“在实施例中”短语不一定全部指同一实施例。此外，特定的特征、结构或特性可在一个或多个实施例中以任何适合的方式组合。
[0018]图1是根据本发明的一实施例的平台系统组件的框图。在此实施例中，系统100示为包括主机控制器(在此实施例中，PCH 110)，主机控制器具有SPI控制器102、解码器和电源管理逻辑104、PCIe控制器106 (例如，符合例如2010年11月18日公布的PCI特别兴趣小组的PCI快速基础规范，修订3.0的控制器)及XHCI控制器107 (例如，符合2011年5月I日公布的USB特别兴趣小组的USB 3.0基础规范，修订3.0的控制器)。PCH 110示为以通信方式耦合到非易失性存储器电源管理集成电路(PMIC) 108、非易失性存储器装置控制器112 (控制一个或更多个非易失性存储器装置114)和处理器150。所述存储器装置例如可包括NAND闪存存储器装置、NOR闪存存储器装置、PCM和PCMS装置、基于硅纳米线的装置及FeTRAM装置。
[0019]在现有技术系统中，SPI闪存组件包含用于不同执行引擎的固件映像。本发明的实施例允许平台将在平台上的SPI闪存组件替代为用于固件映像存储的非易失性存储器装置114。如下所述，本发明的实施例描述可在各种组件中实现以允许有效替代所述SPI闪存组件的模块和/或逻辑。在此示例实施例中，在PCH 110 (即，SPI控制器102 PCIe控制器106和XHCI控制器107)、非易失性存储器装置控制器112和非易失性存储器装置114中进行更改以便支持平台配置而无需SPI闪存装置。
[0020]在现有技术系统中，仅在总线枚举过程的执行后才操作基于PCIe和USB的控制器。枚举过程一般在处理器基本输入/输出系统(B1S)代码中执行。所述枚举过程通过将PCIe和USB装置映射到系统的输入/输出(I/O)端口地址空间或存储器映射的地址空间，允许PCIe和USB装置的寻址。换而言之，在枚举前，PCIe和USB装置没有指派到它们以便与平台软件(例如，操作系统(OS)、装置驱动程序)进行通信的任何地址。因此，在现有技术解决方案中，在B1S操作之前不能访问PCIe和USB装置。
[0021]在此实施例中，配置主机控制器110，以便默认情况下经“枚举前”(B卩，遗留)PCIe控制器105允许与非易失性存储器装置控制器112的操作。此外，如下所述，PCIe控制器105和非易失性存储器装置控制器112通过利用在PCMS装置接口和PCMS控制器接口上的增强协议定义，支持用于非易失性存储器装置114的硬件攻击保护。
[0022]例如，在利用PCIe装置的实施例中，为在适当PCI枚举前使非易失性存储器装置控制器112可操作并且可由处理器150访问，系统100使用默认配置，其中，B1S闪存访问指向SPI控制器102(示为请求191)。现有技术主机控制器解决方案支持遗留PCIe到遗留桥，其中，默认循环被转移到特定遗留总线。在此实施例中，类似的默认配置用于非易失性存储器装置控制器112，其中，使用PCIe命令协议，B1S闪存访问始终定向到非易失性存储器装置控制器(这是因为系统100不包括SPI闪存装置)。在一些实施例中，此配置在向PCH110和非易失性存储器装置控制器112描述平台支持“无SPI闪存”配置的自举代码中实现-即，在允许循环到SPI控制器102到PCIe控制器105，并且又到遗留PCI通道(即，接收/传送信号对)的转移的自举代码。此外，配置解码器和电源管理逻辑104，使得对PMIC 108逻辑的支持在重置后立即可操作。
[0023]因此，非易失性存储器装置控制器112配置成在PCIe枚举前接受由SPI控制器102生成的遗留循环。此外，非易失性存储器装置控制器112可配置成支持用于固件存储以便读取和写入的4 MB,8 MB或更多兆字节(MB)的专用存储器空间，包括直接存储器映射的接口以在供应B1S或可管理性引擎(ME)固件内容时支持直接存储器读取和写入，以及将对SPI区域的读取映射到允许直接读取的只读存储器基址寄存器(R0MBAR，即，选项只读存储器(orom))存储器映射的1/0 (MM1)空间。在一些实施例中，如果PCMS控制器112不能在本地支持读取-修改-写入操作，则在PCH 110的组件中添加该能力。在枚举后，基于PCIe的访问由处理器150经PCIe控制器106执行，示为请求192 (而运行时SPI闪存访问仍经PCIe控制器105重定向)。为示范目的，所述PCIe控制器105和106示为单独的逻