专利名称：多层滚动码加密电路的制作方法
技术领域：
本实用新型涉及一种滚动码加密电路，具体为一种多层滚动码加 密电路。
背景技术：
现有基于KEEL0Q非线性滚动码加解密技术的滚动码加密电路的 不足是仅由厂家密钥提供加密保护，而不能写入用户的私人信息， 由此产生了使用不方便、应用范围小和存在技术安全漏洞等不足。特 别是，厂家密钥一旦泄漏，就可能造成整个加解密系统崩溃，存在巨 大的安全隐患。另外，还存在利用它的漏洞攻破它的安全密钥的可能。 近年来，国内相继发生多起利用高科技手段攻破某一高档车型的门禁 系统的盗车案件，就说明了这个问题的严重性。
实用新型内容
本实用新型的目的就是要克服上述不足，提供一种能后续写入私 密，并能够灵活方便地修改私密，能把两种密钥在底层和顶层进行多 层嵌套滚动码加密处理、保密性强、集成度高的多层滚动码加密电路。
为达到上述目的，本实用新型的技术方案是，该多层滚动码加密 电路包括输入电路、存贮器、滚动码加密电路、注册电路、新密钥生 成电路、时基电路和输出发送电路，所述滚动码加密电路包括滚动码
3加密电路1和滚动码加密电路2，所述输入电路与滚动码加密电路1 联接，该滚动码加密电路l分别与存贮器、新密钥生成电路联接，所 述存贮器分别与注册电路、滚动码加密电路2联接，所述新密钥生成 电路联接在滚动码加密电路1和滚动码加密电路2之间，所述注册电
路、滚动码加密电路2分别与输出发送电路联接，所述滚动码加密电 路l、新密钥生成电路、滚动码加密电路2、输出发送电路分别与时
基电路联接。
所述存贮器可存贮系统中所使用的密钥、序列号、同步计数值1、
同步计数值2等。
所有电路集成于一块CPLD芯片内。
本实用新型具有2个滚动码加密电路，即滚动码加密电路l (顶 层加密电路)、滚动码加密电路2 (底层加密电路)。当电路被激活进 入工作状态时，输入电路把私密和功能键的信息送到滚动码加密电路 1 (顶层加密电路)，与同步计数值2—起，经加密处理产生顶层滚动 码加密密文，再与密钥生成新的密钥，在滚动码加密电路2 (底层加 密电路)中，与同步计数值l再进行滚动码加密。滚动码加密电路2 (底层加密电路)具有四种不同的加密算法，电路根据某种方式每次 选择一种算法进行加密运算。
当滚动码加密电路处于注册状态时，加密电路发送经滚动码加密 处理的注册信号，用以对编码器进行注册。没有注册的编码器发送的 信号，解码器不予解码。
本实用新型能够在编码过程中，采用多层嵌套滚动码加密技术、双同歩计数值有效时间窗口匹配技术和多算法混合编码技术，较好的 解决了现有滚动码电路的不足，使本实用新型具有显著的优越性。
首先，多层滚动码加密电路可以让用户灵活方便地设置或修改私 人密码。增加了用户私密，这不仅使产品更加人性化，使用更方便， 同时，私密参与多层滚动码的加密过程，能有效防止由于公密泄漏而 引发整个系统崩溃的危害，极大地提高了系统的安全性和适用性；
其次，双同步计数值有效时间窗口匹配技术和多算法混合编码技 术的运用，使得发送重复码的时间周期延长到了上百年，大大超过现 有滚动码电路的18年时间；并实现了 "一文多密"和"一密多文"， 大大提高了系统对抗截获、复制、编码扫描以及重发机制等高技术手段的攻 击能力，有效的堵塞了技术漏洞，显著的降低了被破译的可能；
第三、每次编码的跳码率超过50%，达到了国际上同类编码器的 要求；
第四、多层滚动码加密电路可实现高度集成化。多层滚动码加密 电路采用CPLD芯片，内置式ROM存储器，所有电路集成于一块CPLD
芯片内，系统中所使用的所有密钥、序列号和其它重要数据信息，都 存放在CPLD片内设计的各类存储器中，不能通过任何外部连接对其 进行访问，可以防止任何非法窃取信息的企图。整个模块只用一片芯 片构成，外围电路简洁，工作可靠，体积小，保密性高。
该附图是本实用新型多层滚动码加密电路结构框图。
具体实施方式
如图所示，本实用新型多层滚动码加密电路包括输入电路、存贮 器、滚动码加密电路、注册电路、新密钥生成电路、时基电路和输出 发送电路，所述滚动码加密电路包括滚动码加密电路1和滚动码加密 电路2，所述输入电路与滚动码加密电路l联接，该滚动码加密电路 1分别与存贮器、新密钥生成电路联接，所述存贮器分别与注册电路、 滚动码加密电路2联接，所述新密钥生成电路联接在滚动码加密电路
1和滚动码加密电路2之间，所述注册电路、滚动码加密电路2分别 与输出发送电路联接，所述滚动码加密电路l、新密钥生成电路、滚 动码加密电路2、输出发送电路分别与时基电路联接。所述存贮器可 存贮系统中所使用的密钥、序列号、同步计数值l、同歩计数值2等。 所有电路集成于一块CPLD芯片内。
权利要求1、一种多层滚动码加密电路，包括输入电路、存贮器、滚动码加密电路、注册电路、新密钥生成电路、时基电路和输出发送电路，其特征是所述滚动码加密电路包括滚动码加密电路(1)和滚动码加密电路(2)，所述输入电路与滚动码加密电路(1)联接，该滚动码加密电路(1)分别与存贮器、新密钥生成电路联接，所述存贮器分别与注册电路、滚动码加密电路(2)联接，所述新密钥生成电路联接在滚动码加密电路(1)和滚动码加密电路(2)之间，所述注册电路、滚动码加密电路(2)分别与输出发送电路联接，所述滚动码加密电路(1)、新密钥生成电路、滚动码加密电路(2)、输出发送电路分别与时基电路联接。
专利摘要本实用新型公开了一种多层滚动码加密电路。为了克服现有滚动码加密电路存有技术安全漏洞等不足，本实用新型采用厂密和私密两层嵌套滚动码加密，输入电路与滚动码加密电路1联接，该滚动码加密电路1分别与存贮器、新密钥生成电路联接，该存贮器分别与注册电路、滚动码加密电路2联接，新密钥生成电路联接在滚动码加密电路1、2之间，注册电路、滚动码加密电路2分别与输出发送电路联接，所述滚动码加密电路1、新密钥生成电路、滚动码加密电路2、输出发送电路分别与时基电路联接，所有电路全部集成于一块CPLD芯片内。本实用新型广泛用于无钥门禁系统和各种数据保密传输领域，使用方便、安全性高，抗攻击能力强、保密性好。
文档编号G07C9/00GK201340690SQ200820159410
公开日2009年11月4日 申请日期2008年11月20日 优先权日2008年11月20日
发明者吴庆麟, 涛 张, 张乐冰, 张学斌, 张小溪 申请人:怀化学院