专利名称：磁性随机存取存储器阵列窄导体设计的制作方法
技术领域：
本发明就一般而言是关于半导体装置的制造，更特别的是关于磁性随机存取存储器〔Magnetic Random Access Memory，MRAM〕装置。
背景技术：
半导体被利用于电子应用的集成电路上，包括如随身听、电视机、手提电话以及个人计算机装置等。某一类型的半导体装置是半导体储存装置，像是利用电荷来储存数据的动态随机存取存储器〔Dynamic Random Access Memory，DRAM〕以及闪速存储器〔FlashMemory〕等。
在存储器装置发展方面，最近更新的发展是关于包含半导体技术与磁学的自旋电子学。其利用电子的自旋而不是电荷代表为「0」或「1」的出现。这样一个自旋电子装置是磁性随机存取存储器〔MagneticRandom Access Memory，MRAM〕，其包含了位在不同的金属层中彼此相互垂直的导电线路，该导电线路夹住了一个磁性堆栈。导电线路交错的位置称之为一个交叉点〔cross-point〕。一个经由导电线路流动的电流在导电线路周围产生了一磁场而且将磁极导向某一个沿着电线或导电线路的特定方向。其它导电线路上流动的电流也感应了该磁场而且可以使该磁极部分转动。「0」或「1」代表的数字数据可以用磁化状态的排列方向来储存。这些磁性组件的电阻值与磁化状态的排列方向有关。通过侦测组件的电阻值状态，储存的状态可自组件中读出。一存储器单元也许可以通过在一具有行与列的矩阵结构中置放导电线路以及交叉点来建构。
相较于传统如DRAM的半导体记忆装置，MRAM的一个优点是其为非挥发性的存储器；例如，相较于传统使用DRAM的个人计算机〔PC〕而言，一使用MRAM的个人计算机不会具有较长的开机时间。而且，MRAM不需要在开机状态连续的更新操作便具有“记住”储存数据的能力。
MRAM装置相较于传统的存储器是不同的运作，而且它们具有设计上与制造上的挑战；例如，为了造成一足够高的电流来切换存储元件的电阻状态，一高电压必须被施放在导电线路上，使得在一个电阻存储元件至相邻的电阻存储元件之间，可能会有泄漏电流的产生；因为泄漏电流不可能造成邻近的存储元件的切换，泄漏电流在于其泄漏掉的电流量会是所欲切换的存储器单元切换程序上的损失，因而泄漏电流是有问题的。除此的外，在读取操作中，邻近的电阻或是存储元件也许操作成并联的电阻，因此削弱了被读取的组件的信号。
发明内容
相较于已知的磁性随机存取存储器〔Magnetic Random AccessMemory，MRAM〕装置，本发明的较佳实施例所提供的MRAM装置中的导电线路因具有较小的宽度而更具有技术上的优点；该较窄的导电线路用以切换以及读取存储器单元内的信息。在阵列的其中一个方向中，该导电线路所具有的宽度小于该电阻存储元件的宽度，因此该电阻存储元件并不会完全被该导电线路所接触。
在本发明的一实施例中，所提供的一电阻半导体装置包含了多个第一导电线路，其彼此间互相平行并位于一第一方向；多个电阻存储元件，其位于该等第一导电线路上方；以及多个第二导电线路，位于该等电阻存储元件上方。该等第二导电线路彼此间互相平行并位于一第二方向，且该等第二导电线路部分接触到该等电阻存储元件。
在另一实施例中，所提供的一MRAM半导体装置包含了一半导体基板；多个第一导电线路，位于该基板上方，其彼此间互相平行并位于一第一方向；多个电阻存储元件，其位于该等第一导电线路上方；以及多个第二导电线路，位于该等电阻存储元件上方。该等第二导电线路彼此间互相平行并位于一第二方向，且该等第二导电线路部分接触到该等电阻存储元件。
在本发明的另一实施例中，提供了一种制造一磁性随机存取存储器〔MRAM〕半导体装置的方法，其包含了提供一半导体基板；形成多个第一导电线路于该基板上方，其彼此间互相平行并位于一第一方向；配置多个电阻存储元件于该等第一导电线路上方；以及形成多个第二导电线路于该等电阻存储元件上方。该等第二导电线路彼此间互相平行并位于一第二方向，且该等第二导电线路部分接触到该等电阻存储元件。
本发明所具有的优点包含有减少了第二导电线路与电阻存储元件间的接触区域、降低了泄漏电流、以及误差与故障数目的减少。本发明的另一项优点是，相较于已知技术中具有不同宽度字线与位线的磁性记忆装置，本发明中字线与位线因具有相同宽度，就制程而言，能够得到一较更为均匀的图刻〔Pattern〕，简化了制作过程。由于在本发明中连接至导电线路的单元数量较少，导致存储器单元的电阻值降低，更使得记忆装置的速度得以提升。
本发明的上述特征得通过实施例并配合下列图式说明，俾得以令读者更深入了解图1，为一已知的磁性随机存取存储器〔MRAM〕交叉点阵列〔Cross-point Array〕的透视图；图2，为如图1所示的一传统的MRAM阵列的俯视图；图3，为根据本发明的一实施例中的一MRAM阵列的俯视图；图4，为根据本发明的另一实施例中的一MRAM阵列的俯视图；以及图5及图6，为如图4所示的一实施例中的一MRAM阵列的剖面图。
除了其它的指示外，在不同的图式中，相应的标号与代表符号指相对应的部分；所有图式用以清楚描述本发明实施例中相关的内容，而不需表示实际的尺寸。
具体实施例方式
在此描述了一已知的磁性随机存取存储器〔MRAM〕设计，以及本发明中一些实施例与优点。
举例而言，一已知的MRAM装置10具有分别位于一第一与第二方向的导电线路12与22，并具有如铝或铜等导电性材料，如图1所示。所提供的是一典型的工作部件〔workpiece，图中未示〕，举例而言，其包含了在单晶硅上的硅氧化物；该工作部件可包含其它导电层或是其它的半导体组件，即晶体管、二极管等等；复合半导体亦可以用来取代硅，举例而言，如GeAs、InP、Si/Ge与SiC等。
一第一层间介电层〔图中未示〕配置于该工作部件上方；举例而言，该层间介电层包含了二氧化硅。举例而言，该层间介电层图刻为通道〔Via〕以及蚀刻〔etched〕；该等通道以金属填充，如铜、钨、或是其它金属等等。
一金属处理层〔即一M2层〕接着被形成；典型上，若使用铜为导电线路12，便使用一纹刻制程来形成导电线路12。一介电层〔图中未示〕配置于该层间介电层与该等通道16上方；该介电层被图刻与蚀刻，且其沟槽〔Trenches〕用导电性金属填充以在该M2层中形成导电线路12。
其次，一磁性堆栈〔Magnetic Stack〕14形成于该等导电线路12上方。典型上，该磁性堆栈14包含一第一磁性层20，其包括了多个如IrMn、FeMn、NiMn、PtMn、CoFe、Ru、Al2、O3与NiFe等材料层，该第一磁性层20通常是指一硬磁层〔Hard Layer〕；该磁性堆栈14亦包含了配置于该第一磁性层20上方的一介电层18，举例而言，其包括Al2O3，该介电层18通常是指一穿隧层〔Tunnel Layer〕；该磁性堆栈亦包含了一第二磁性层16，其包括了具有与第一磁性层20类似的材料所组成的多层结构，该第二磁性层16通常为一软磁层〔SoftLayer〕。该第一磁性层20、介电层18、与第二磁性层16被图刻而形成了该磁性堆栈14。
导电线路22形成于该磁性堆栈14的上方，而且是在一个与导电线路12不同的方向上，举例而言，导电线路22形成于一M3层中；典型上，若使用铜为导电线路22，便使用一纹刻制程来形成导电线路22。一介电层〔图中未示〕配置于该磁性堆栈14与该导电线路22上方；该介电层被图刻与蚀刻，且具有用导电性金属填充的沟槽以形成导电线路22。一非纹刻制程可选择来形成导电线路12与导电线路22，导电线路12与导电线路22作用为记忆阵列10的字线与位线。
磁性堆栈14中各层的顺序亦可相反，意即该硬磁层20可在顶部，而该软磁层16可在绝缘层18的底部；类似地，举例而言，字线12与位线22可在该磁性堆栈14的上方或下方。
如图1中的MRAM设计类型通常被称为是一种交叉点〔Cross-point〕设计，其包含了位于导电线路12与导电线路22的交叉点上、由磁性位或磁性堆栈14所组成的一阵列，而信息是储存在该磁性堆栈14所具有的软磁层16中；为了储存该等信息，需要一磁场，该磁场通过一分别通过导电线路12与导电线路22的字线电流与位线电流所提供。信息是透过一铁磁层〔信息层〕的磁化状态的排列情形而被储存于位14中，其排列情形可为平行于或是非平行于一第二磁性层〔参考层〕；由于平行排列与非平行排列时所呈现的电阻并不一样，因此该等信息便得以被侦测。
通入电流于导电线路12与导电线路22可将磁化状态的排列情形从平行状态切换到非平行状态、或是从非平行状态切换到平行状态，该电流能够在位14的位置上感应出一个足以改变信息层的磁化状态排列情形的磁场。为了达到一足以切换该存储元件14的电阻状态的电流〔大约几毫安，如5mA或是足以感应出磁场大小为100 Oe的电流〕，一个相对高的电压必须置于该等导电线路12/22，这将使得一电阻存储元件14至另一邻近的电阻存储元件14之间产生一泄漏电流〔Leakage Currents〕，导致在切换的过程中，存储器单元的部分切换电流泄漏，以及因此而散失。更或甚者，在读取操作中，邻近的电阻器或是存储元件14将作用成为并联的电阻器，而削弱了组件14的读取信号。
通常，为了定义出较好的两种切换状态，位或是组件14的形状需要选择一不是正方形的单元；而是一较长的矩形或是椭圆形状，举例而言，最好其长短轴比约为3∶1，如图1所示。典型上，最好使用一长型的电阻存储元件14，因其可将磁化状态固定于一特定方向，意即该磁化状态将沿着长轴的方向。典型上，一传统的交叉点MRAM阵列10包含一在垂直于长轴方向具有宽导电线路12的8F2单元〔8F2-cell〕14，其中F是指最小特征尺寸，如图2俯视图所示。
在本发明的实施例中，利用长形的、椭圆形的、或本质上为矩形的电阻存储器单元来达到技术上的优点，并利用一新颖的方式加以存取；其通过使用比已知MRAM设计所具有的导电线路宽度为窄的第二导电线路，来切换与读取该电阻存储器单元的信息。
在如图3所示的MRAM装置100的一实施例中，电阻存储元件或单元114位于一具有多个行与列的网栅〔Grid〕或阵列的第一与第二导电线路122/128的交叉点上；该电阻存储元件114的读取最好是藉该电阻存储元件114的中心部分发生，意即该等第二导电线路128与该电阻存储元件114的一中央部分接触，如图中所示。
在图3所示的一实施例中，该电阻存储元件114在本质上为一矩形，在其它例子中，该电阻存储元件114亦可选择为一椭圆形。该第一导电线路122与该第二导电线路128本质上最好具有相同尺度的宽度，意即在100至500奈米之间，且最好是大约在300奈米之间；举例而言，该第一导电线路122与该第二导电线路128所具有的宽度可同样为最小特征尺寸F。最好该第二导电线路128与该矩形的电阻存储元件114的一中央部分接触，且最好是该第二导电线路128仅与该电阻存储元件114部分接触；意即根据本发明的实施例，该第二导电线路128的宽度最好小于该电阻存储元件114的宽度。
如图3所示的一较佳实施例中，该等第二导电线路128的间距130比该等第一导电线路122间距123更大；根据本发明的实施例，通过增加该等第二导电线路128的间距130的方式，可达成第二导电线路128较窄接触的设计的目的。
本发明的另一实施例如图4的俯视图所示，其中MRAM装置200的电阻存储元件214是交错的〔staggered〕或偏移的〔offset〕，其具有的第一与第二导电线路22/228是以晶格结构〔Lattice Configuration〕方式配置的。相邻列间的电阻存储元件214最好是交错的，意即沿着第一导电线路222a的电阻存储元件214与沿着第一导电线路222b的电阻存储元件214呈交错排列〔非垂直排列〕。同样地，相邻行间的电阻存储元件214最好是交错的，意即沿着第二导电线路228a的电阻存储元件214与沿着第二导电线路228b的电阻存储元件214呈交错排列〔非垂直排列〕。
如图4所示的晶格结构中，在行中，各第一导电线路222a、222b、222c、与222d皆与该电阻存储元件214接触，意即若不是在交叉点228a、228c与228e上，就是在228b与228d上。然而，在垂直方向上，各第二导电线路228a、228b、228c、228d与228e与各其它的电阻存储元件214接触，意即若不是在接合〔Junction〕222a与222c上，就是在222b与222d上。
在此实施例中，该MRAM记忆阵列200包含了在各其它第一导电线路222上偏移或是交错的电阻存储元件214，使得第二导电线路228得以一在各其它第一导电线路222上仅与电阻存储元件214部分接触的方式设计，并使该存储器单元214得以于该等电阻存储器单元214间，在该其它第一导电线路222传递，如图4所示。使用具有较小宽度的第二导电线路228以及交错的电阻存储元件214可使得在每一第二导电线路228上所具有的电阻存储元件214的数量减少两倍，意即导致沿第二导电线路228方向上所需要的电压降较小，或是相较于已知的MRAM设计，可能的阵列尺寸得以加倍。
该电阻存储元件214最好是长形的，意即具有长短轴比近似于3∶1、本质上为一矩形或是例如一椭圆形。根据本发明的此一实施例，接触区的数量可通过偏移该电阻存储元件214的方式而减少，且采用了连接至在晶格结构中的各其它单元的另一组导电线路，意即第二导电线路228a于交叉点222a与222c上耦合至两单元214，而不于交叉点222b与222d上耦合至该等单元214；由于仅耦合至半数的单元214，降低了泄漏电流，亦简化了第二导电线路228的操作。
如图3所示的实施例中，该等第二导电线路228最好是仅与该等电阻存储元件214部分接触，意即该等第二导电线路228的宽度最好是小于该等电阻存储元件214的接触区宽度。
在另一实施例中，该第一导电线路122/222与该第二导电线路128/228皆与该电阻存储元件114/214部分接触〔未示于图4与图5中〕；举例而言，该第一导电线路122/222与该第二导电线路128/228所具有的宽度比该电阻存储元件114/214的宽度为小，更能够降低泄漏电流。
图5表示根据图4中实施例中5-5剖线的MRAM装置200的剖面图。一工作部件或基板211被提供，且第一导电线路22d形成于该基板211的上方；电阻存储元件214形成于该第一导电线路222d上方，并具有一绝缘层213于其内。电阻存储元件214包含了一下接触区242与一上接触区240。第二导电线路228a、228b、228c、228d与228e配置于电阻存储元件214上方，并具有一绝缘层227于其内，如图中所示。该电阻存储元件上接触区240最好是不完全被该第二导电线路228b与228d完全覆盖，如图中所示。
该电阻存储元件214包含了各具有一穿隧接合〔Tunnel Junction〕的磁性堆栈，一逻辑状态可储存于各该磁性堆栈内。根据本发明的实施例，磁性转换场最好被非对称性地施加，以切换该电阻存储元件114/214的逻辑状态。
在本质上，该第一导电线路122/222与该第二导电线路128/228最好具有相同宽度，意即100至300奈米宽；本发明实施例的此一特征具有简化导电线路图刻因而使得该MRAM装置100/200的制程更为简单的优点。
本发明的实施例亦包含如图3至图5所示的MRAM半导体装置的制造方法。
本发明的实施例解决了已知技术中单元与单元间泄漏电流的问题，所达成的MRAM具有技术上的优点。
在一实施例中，电阻存储元件114的数量沿一导电线路128层而减少，使得阵列100的尺寸增加，减少了在写入与读取期间沿着第一导电线路122与第二导电线路128所出现的电压降。
根据本发明的实施例，相较于已知的交叉点MRAM装置，由于电阻存储元件114/214的电阻值减少，使得阵列100/200的速度得以提升，并降低了存储元件与组件114/214间的泄漏电流。泄漏电流的降低可减少MRAM装置100/200误差与故障的数量；并且由于连接至导电线路的单元数量较少，记忆装置的速度可因此而增加。
在另一实施例中，由于MRAM装置200的尺寸增加了，使得在一给定的面积中，电阻存储元件214的数量得以增加；举例而言，阵列200可做成已知MRAM的两倍大。
本发明的实施例所具有的另一项优点包括提供了一均匀的图刻因子〔Pattern Factor〕给两金属层，意即第一导电线路122/222与第二导电线路128/228；由于两金属层具有相同的图刻因子，因而可利用相同的简单制程制作第一导电线路122/222与第二导电线路128/228。
以上所叙述的本发明实施例针对一个交叉点MRAM单元100/200的特定应用加以说明，然而，本发明的实施例也具有在其它电阻半导体装置的应用；特别是有利于在一个使用场效晶体管FET来选择被读取的存储器单元的MRAM装置中，针对两个金属层〔如第一导电线路122/222与第二导电线路128/228〕都提供了一均匀图刻因子，在这里电流的泄漏通常不是最重要的。
本发明已参照图示的实施例加以说明，然而本发明的范畴并不限于上述的特定的具体实施例；因此上述的具体实施例内容为叙述的用而非能以其对本发明加以限制，且本发明得由熟悉技艺的人任施匠思而为诸般修饰，然不脱如附申请专利范围所欲保护者；关于制程步骤上的顺序亦得由熟习本领域的技术人士加以重新安排，下述各权利要求的特征更可根据本发明而加以组合应用。此外，本发明所欲保护的范畴并不限于在说明书中所描述的特定制程、装置、制造、物质组成、方法与步骤等实施例；因此下述的权利要求包含了其制程、装置、制造、物质组成、方法与步骤等的范畴。
权利要求
1.一种电阻半导体装置，包括多个第一导电线路，其彼此间互相平行并位于一第一方向；多个电阻存储元件，其位于所述第一导电线路上方；以及多个第二导电线路，位于所述电阻存储元件上方，所述第二导电线路彼此间互相平行并位于一第二方向，其中所述第二导电线路部分接触到所述电阻存储元件。
2.如权利要求1所述的电阻半导体装置，其中所述电阻存储元件包含一实质上的矩形或椭圆的形状，其中所述第二导电线路位于所述电阻存储元件之一中央区域的上方。
3.如权利要求2所述的电阻半导体装置，其中所述电阻存储元件位于一半间距结构〔Half Pitch Configuration〕的方位。
4.如权利要求3所述的电阻半导体装置，其中所述第一导电线路与第二导电线路位于一晶格结构〔Lattice Configuration〕，其中各所述第一导电线路与一电阻存储元件接触，其中每相隔该第二导电线路与一电阻存储元件接触，以及其中在相邻列中的所述电阻存储元件是交错的。
5.如权利要求1所述的电阻半导体装置，其中所述电阻存储元件包含一上接触区，其中该电阻半导体装置上接触区不完全被所述第二导电线路所覆盖。
6.如权利要求5所述的电阻半导体装置，其中所述电阻存储元件包含一下接触区，其中该电阻存储元件下接触区完全被所述第一导电线路所覆盖。
7.如权利要求6所述的电阻半导体装置，其中所述电阻存储元件包含磁性堆栈〔Magnetic Stack〕，该磁性堆栈包括一穿隧接合〔Tunnel Junction〕，其中，在各磁性堆栈中所具有的一逻辑状态是可储存的。
8.如权利要求7所述的电阻半导体装置，其中磁性切换场〔Magnetic Switching Field〕被非对称地施加，以切换该电阻存储元件的该逻辑状态。
9.如权利要求1所述的电阻半导体装置，其中所述第一与第二导电线路本质上为相同宽度。
10.如权利要求1所述的电阻半导体装置，其中该装置包含一磁性随机存取存储器〔Magnetic Random Access Memory，MRAM〕装置。
11.如权利要求1所述的电阻半导体装置，其中所述第一与第二导电线路包含字符线与位线。
12.如权利要求1所述的电阻半导体装置，其中所述第一导电线路部分接触于该电阻存储元件。
13.一种磁性随机存取存储器〔MRAM〕半导体装置，包括一半导体基板；多个第一导电线路，位于该基板上方，所述第一导电线路彼此间互相平行并位于一第一方向；多个电阻存储元件，其位于所述第一导电线路上方；以及多个第二导电线路，位于所述电阻存储元件上方，且彼此间互相平行并位于一第二方向，其中所述第二导电线路部分接触到所述电阻存储元件。
14.如权利要求13所述的磁性随机存取存储器〔MRAM〕半导体装置，其中所述电阻存储元件包含一上接触区，其中该电阻存储元件上接触区不完全被所述第二导电线路所覆盖。
15.如权利要求13所述的磁性随机存取存储器〔MRAM〕半导体装置，其中所述电阻存储元件包含一下接触区，其中该电阻半导体装置下接触区完全被所述第一导电线路所覆盖。
16.如权利要求13所述的磁性随机存取存储器〔MRAM〕半导体装置，其中所述电阻存储元件包含磁性堆栈〔Magnetic Stack〕，该磁性堆栈包括一穿隧接合〔Tunnel Junction〕，其中，在各磁性堆栈中所具有的一逻辑状态是可储存的。
17.如权利要求16所述的磁性随机存取存储器〔MRAM〕半导体装置，其中磁性切换场〔Magnetic Switching Field〕被非对称地施加，以切换该电阻存储元件的该逻辑状态。
18.如权利要求13所述的磁性随机存取存储器〔MRAM〕半导体装置，其中所述电阻存储元件位于一半间距结构〔Half PitchConfiguration〕的方位。
19.如权利要求13所述的磁性随机存取存储器〔MRAM〕半导体装置，其中所述第一与第二导电线路本质上为相同宽度。
20.如权利要求13所述的磁性随机存取存储器〔MRAM〕半导体装置，其中所述电阻存储元件包含一实质上的矩形或椭圆的形状，其中所述第二导电线路位于所述电阻存储元件之一中央区域的上方。
21.如权利要求13所述的磁性随机存取存储器〔MRAM〕半导体装置，其中所述第一与第二导电线路包含字符线与位线。
22.如权利要求13所述的磁性随机存取存储器〔MRAM〕半导体装置，其中所述第一导电线路与第二导电线路位于一晶格结构〔Lattice Configuration〕，其中各该第一导电线路与一电阻存储元件接触，其中每相隔该第二导电线路与一电阻存储元件接触，以及其中在相邻列中的所述电阻存储元件是交错的。
23.如权利要求13所述的磁性随机存取存储器〔MRAM〕半导体装置，其中所述第一导电线路部分接触于该电阻存储元件。
24.一种制造一磁性随机存取存储器〔MRAM〕半导体装置的方法，包括提供一半导体基板；形成多个第一导电线路于该基板上方，且彼此间互相平行并位于一第一方向；配置多个电阻存储元件于所述第一导电线路上方；以及形成多个第二导电线路于所述电阻存储元件上方，所述第二导电线路彼此间互相平行并位于一第二方向，其中所述第二导电线路部分接触到所述电阻存储元件。
25.如权利要求24所述的方法，其中配置所述电阻存储元件包含了配置包括有一实质上的矩形或椭圆的形状的组件，其中形成所述第二导电线路包含了形成所述第二导电线路于所述电阻存储元件之一中央区域的上方。
26.如权利要求24所述的方法，其中配置所述电阻存储元件包含了将所述电阻存储元件定向于一半间距结构〔Half PitchConfiguration〕的方位上。
27.如权利要求24所述的方法，其中还包含将所述第一导电线路与第二导电线路定位于一晶格结构〔Lattice Configuration〕内，其中各所述第一导电线路与一电阻存储元件接触，其中每相隔该第二第二导电线路与一电阻存储元件接触；以及将在相邻列中的所述电阻存储元件交错配置。
28.如权利要求24所述的方法，其中所述电阻存储元件包含一上接触区，其中该电阻存储元件上接触区不完全被所述第二导电线路所覆盖。
29.如权利要求24所述的方法，其中所述电阻存储元件包含一下接触区，其中该电阻存储元件下接触区完全被所述第一导电线路所覆盖。
30.如权利要求24所述的方法，其中所述电阻存储元件包含磁性堆栈〔Magnetic Stack〕，该磁性堆栈包括一穿隧接合〔TunnelJunction〕，其中，在各磁性堆栈中所具有的一逻辑状态是可储存的。
31.如权利要求30所述的方法，其中磁性切换场〔MagneticSwitching Field〕被非对称地施加，以切换该电阻存储元件的该逻辑状态。
32.如权利要求24所述的方法，其中所述第一与第二导电线路本质上为相同宽度。
33.如权利要求24所述的方法，其中该装置包含一磁性随机存取存储器〔Magnetic Random Access Memory，MRAM〕装置。
34.如权利要求24所述的方法，其中所述第一导电线路部分接触于该电阻存储元件。
全文摘要
本发明涉及磁性随机存取存储器阵列窄导体设计。一种具有窄宽度第二导电线路(228)的磁性随机存取存储器(MRAM)装置(200)及其制造方法。该第二导电线路(228)与电阻存储元件(214)部分接触，减少了邻近单元内的泄漏电流。
文档编号G11C11/15GK1639796SQ03804443
公开日2005年7月13日 申请日期2003年2月17日 优先权日2002年2月22日
发明者H·霍尼格施米德, W·拉伯格 申请人:因芬尼昂技术股份公司