专利名称：闪存以及存储器控制方法
技术领域：
本发明涉及闪存以及用于控制该闪存的操作的方法。特别地，本发明涉及一种包括存储单元阵列的闪存以及用于控制该闪存的方法，所述存储单元阵列由多个用户区域和多个标志区域组成，其中每个用户区域存储数据，每个标志区域指示每个用户区域的状态。
背景技术：
闪存是一种电可擦除(可重写)的非易失性存储器，并且安装在各种电器中。今天，已经提出各种新的速度快且功耗低的存储器，如FeRAM(铁电体随机存取存储器)、MRAM(磁阻随机存取存储器)以及OUM(双向一致存储器)。但是，从成本的角度看，闪存比其它种类的存储器更好。特别地，对于带有数字摄像机的移动电话或者数字摄像机本身，闪存基本上占用了存储装置的全部。
与前述优点相反，闪存包括以下缺点。由于闪存不能在先前写入的数据上重写数据，所以重复写入以及删除数据导致在闪存中留下分立的不必要区域。因此，闪存需要执行这样的处理，即，该处理擦除这些不必要区域并且收集被用于一组连续区域的这些区域，以增加要在其上存储数据的区域的量。这个处理被称为无用单元收集(例如，参照专利文献1)。
图18示出了当在传统的闪存中重写数据时应执行的处理的流程图。
在闪存外部安装的CPU(中央处理器)的控制下执行以下处理。
当处理开始时，首先，CPU确定该处理是用于写入数据还是用于将数据无效化的(S100)。如果它是用于写入数据的，那么CPU执行数据写入处理(S101)，而如果它是用于无效化的，那么CPU执行数据无效化处理(S102)。然后，CPU更新管理数据(S103)并且随后计算闪存的区域使用率(S104)。然后，CPU根据区域使用率的计算结果确定无用单元收集是否必要(S105)。如果必要，则CPU执行无用单元收集处理(S106)，而如果不必要，则CPU终止该处理而不进行任何处理。
但是，如上所述，在闪存中重写数据之后，在一些情况下，CPU将执行需要相当长处理时间的无用单元收集处理。因此，这个无用单元收集处理不利地使得诸如移动电话的设备的整体处理时间大大延长。
可以通过在其各自的定时执行闪存的数据重写处理和无用单元收集处理来解决这个缺点。为此，必需获得执行无用单元收集处理的合适定时。
专利文献1特开第2000-278730号公报(第 至 段，以及图1)发明内容本发明是考虑到前述方面而提出的，本发明的一个目的是提供一种闪存，该闪存被构成为向外部通知为进行无用单元收集而擦除数据的定时。
本发明的另一个目的是提供一种用于控制闪存的方法，该闪存被构成为向外部通知为进行无用单元收集而擦除数据的定时。
在实现上述目的时，提供了一种图1所示的闪存10，该闪存10包括由多个用户区域u1、u2、u3、……、un和多个标志区域f1、f2、f3、……fn组成的存储单元阵列11，每个用户区域用于存储数据，每个标志区域用于指示每个用户区域的状态，该闪存10包括状态通知信息生成部12，用于通过参照标志区域f1、f2、f3、……fn来产生状态通知信息，该状态通知信息向外部通知与用户区域u1、u2、u3、……、un的状态对应的信息；和输出部13，用于输出状态通知信息。
根据上述构成，状态通知信息生成部12通过参照标志区域f1、f2、f3、……fn来产生向外部通知与用户区域u1、u2、u3、……、un的状态对应的信息的状态通知信息，输出部13通过向外部输出该状态通知信息，来向外部通知闪存10内的状态。
结合附图阅读以下说明，本发明的上述和其它目的、特征以及优点将变得清楚，其中附图通过举例示出了本发明的优选实施例。
图1是用于解释根据本发明的闪存的原理的原理构成图。
图2是示出根据本发明第一实施例的闪存及安装在闪存外部的电路的图。
图3是示出在闪存中写入数据时的定时的图。
图4是示出从闪存无效化(或者删除)数据时的定时的图。
图5是示出向外部输出中断信号时的定时的图。
图6是示出重写比率时的定时的图。
图7是示出重写闪存中的数据时应执行处理的流程的流程图。
图8是示出数据写入处理中应执行处理的流程的流程图。
图9是示出数据无效化处理的流程图。
图10是示出用于擦除数据的处理的流程的流程图。
图11是示出当输出中断信号时在闪存中应执行的处理的流程图。
图12是示出无用单元收集处理的流程的流程图。
图13是示出根据第二实施例的闪存以及位于闪存外部的电路的电路图。
图14是示出在数据写入处理之后输出比率时的定时的图。
图15是示出在数据无效化处理之后输出比率时的定时的图。
图16是示出要在根据本发明第二实施例的构成中执行的处理的流程的流程图。
图17是示出当响应于比率指令输出比率时的定时的图。
图18是示出当在传统闪存中重写数据时应执行处理的流程的流程图。
具体实施例方式
下面，参照附图描述本发明的实施例。
图1是示出根据本发明的闪存的原理的原理构成图。
闪存10包括存储单元阵列11、状态通知信息生成部12，以及输出部13。存储单元阵列11由多个用户区域u1、u2、u3、……、un和多个标志区域f1、f2、f3、……fn组成，其中每个用户区域存储数据，每个标志区域指示对应于用户区域u1、u2、u3、……、un之一的状态。状态通知信息生成部12通过参照标志区域f1、f2、f3、……fn产生用于指示每个用户区域u1、u2、u3、……、un的状态的状态通知信息，以向外部通知所述状态。输出部13输出状态通知信息。
在以下描述中，将所述多个用户区域u1、u2、u3、……、un称为用户区域ux(x＝1、2、3、……、n)。将所述多个标志区域f1、f2、f3、……fn称为标志区域fy(y＝1、2、3、……、n)。
下面描述闪存10的操作。
在存储单元阵列11中，当在用户区域ux上重写数据时，针对用户区域ux的标志区域fy指示一有效值。当无效化数据时，标志区域fy指示一无效值。状态通知信息生成部12通过参照标志区域fy的值，产生用于指示与标志区域fy对应的用户区域ux的状态的状态通知信息，该状态通知信息将被通知到外部。该状态通知信息例如是从其无效化数据的用户区域ux的比率(下面将详细讨论)。然后，输出部13向闪存10的外部提供产生的状态通知信息。
在该操作中，位于闪存10外部的控制部(未示出)如CPU(在此执行无用单元收集)，使得能够很容易掌握闪存的状态(例如经数据无效化的用户区域ux的比率)。因此，控制部使得能够基于所掌握的闪存状态确定是否要执行无用单元收集处理。
下面，将描述本发明的实施例。
首先，将描述根据本发明第一实施例的闪存。
图2是示出根据本发明第一实施例的闪存及位于闪存外部的电路的电路图。根据第一实施例的闪存20由存储单元阵列21、比率存储部22、比较部23、时间管理部24以及控制部25组成。
如参照图1所述，存储单元阵列21由多个用户区域ux和多个标志区域fy组成。标志区域fy具有用于每个用户区域ux的2比特信息。如果标志区域fy的值为“00”，则它表示在与标志区域fy对应的用户区域ux上的数据被擦除。如果标志区域fy的值为“01”，则它表示与标志区域fy对应的用户区域ux上的数据是有效的。如果标志区域fy的值为“11”，则它表示与标志区域fy对应的用户区域ux上的数据是无效的。在使用之前的闪存20的存储单元阵列21中，在所有用户区域ux上都未写入数据。进而，在存储单元阵列21的所有标志区域fy上写入了表示数据被擦除的值“00”。
比率存储部22预先存储了预定的比率。例如，预先存储了一比率“80％”。
比较部23确定存储单元阵列21的标志区域fy的状态，计算从其无效化数据的用户区域ux的比率，然后对计算出的比率与比率存储部22中存储的比率进行比较。
时间管理部24按一定时间间隔，例如按60秒的间隔向控制部25发送信号。
控制部25控制闪存20的每个组件以与外部传输信息。控制部25通过中断信号线101和控制信号线102与CPU50相连接。而且，控制部25还与数据总线60和地址总线70相连接。
CPU50还与数据总线60和地址总线70相连接。数据总线通过RAM(随机存取存储器)80连接到地址总线70。CPU50通过使用数据总线60和地址总线70在/从闪存20和RAM80上写入/读取数据，并且执行写入RAM80中的程序。
在第一实施例中，将图1中示出的状态通知信息生成部12的功能包括在比较部23中。将输出部13的功能包括在控制部25中。
随后，将描述图1所示的操作以及根据本发明第一实施例的闪存的操作。
首先，描述写入操作。
图3是示出当在闪存中写入数据时的定时的图。这个定时图示出了在闪存中写入数据的处理中在地址总线70、控制信号线102、中断信号线101以及数据总线60上传送的信号的状态。
在将写入RAM80中的数据写入闪存20中时，CPU50将控制信号线102的信号切换为“H(高)”电平，并且通过数据总线60向控制部25发送写入指令。然后，CPU50将控制信号线102的信号返回到“L(低)”电平。此外，CPU50通过数据总线60向控制部25发送从RAM80读取的数据。CPU50通过地址总线70向控制部25发送写入目的地的地址。
当如图3所示在控制信号线102上传送的信号处于“H”电平时，闪存20的控制部25从数据总线60接收数据写入指令。然后，控制部25从数据总线60接收数据并从地址总线70接收地址，然后将数据写入到由接收地址表示的存储单元阵列21的用户区域ux上。而且，控制部25将指示数据有效的值(即，值“01”)写入到与用户区域ux对应的标志区域fy上。
接着，将描述无效化处理以及删除数据的操作。
图4是示出当无效化(或删除)闪存中存储的数据时的定时的图。
在无效化(或删除)闪存中的数据的处理中，定时图示出地址总线70、控制信号线102、中断信号线101以及数据总线60的信号状态。
在无效化(或删除)闪存20中写入的数据时，CPU50将控制信号线102的信号切换到“H”电平，并且通过数据总线60向闪存20的控制部25发送无效化数据的指令。然后，CPU50将控制信号线102的信号返回到“L”电平。此外，CPU50通过地址总线70向控制部25发送要无效化的数据的地址。
当如图4所示在控制信号线102上传送的信号处于“H”电平时，闪存20的控制部25从数据总线60接收无效化(或删除)指令。然后，控制部25在与由从地址总线70接收到的地址表示的存储单元阵列21的用户区域ux对应的标志区域fy中写入值“11”，该值表示数据是无效的。在删除数据时，控制部25从由接收到的地址表示的存储单元阵列21的用户区域ux删除数据，并且接着在与从其删除数据的用户区域ux对应的标志区域上写入值“00”，该值表示数据被擦除。
随后，将描述这个实施例的特征组件的操作。
在闪存20中，如上所述，时间管理部24按一定时间间隔，例如按60秒的一定间隔，向控制部25发送信号。在从时间管理部24接收到信号时，控制部25读取标志区域fy的数据，然后将读取的数据发送给比较部23。在接收到标志区域fy的数据时，比较部23对由标志区域fy的数据指定为无效的数据单元的数量进行计数，以导出具有无效数据的用户区域ux的比率。进而，比较部23比较该导出比率与预先存储在比率存储部22中的比率，例如“80％”。作为比较的结果，如果导出比率比预先存储的比率大，则比较部23向控制部25发送信号。
在从比较部23接收到信号时，控制部25通过中断信号线101向CPU50发送中断信号。
图5是示出向外部输出中断信号时的定时的图。
这个定时图示出了地址总线70、控制信号线102、中断信号线101以及数据总线60的信号电平。
在图5中，当向CPU50发送中断信号时，在中断信号线101上传送的信号上升到“H”电平。这个中断信号向外部指示闪存20必需无用单元收集处理。
在接收到中断信号时，CPU50执行一用于执行无用单元收集的程序，该程序存储在RAM80中。执行这个程序，来进行从闪存20擦除不必要数据的无用单元收集，从而增加空闲区域。
另外，可以重写比率存储部22中预先存储的比率。
图6是示出重写比率时的定时的图。
该定时图示出了地址总线70、控制信号线102、中断信号线101以及数据总线60在重写比率的处理中呈现的信号电平。
在重写存储在闪存20的比率存储部22中的比率时，如图6所示，首先，CPU50将在控制信号线102上传送的信号切换到“H”电平，并同时通过数据总线60向闪存20的控制部25发送比率存储指令。然后，CPU50将控制信号线102的信号电平返回到“L”电平。然后，将存储在RAM80的中重写用比率的数据发送到控制部25。
当在控制信号线102上传送的信号处于“H”电平时，通过数据总线60向控制部25输入了比率存储指令，然后还通过数据总线60向控制部25输入了重写比率的数据。
将第一实施例的操作的前述流程概括在流程图中。
图7是示出在重写闪存数据中应执行处理的流程的流程图。
S10确定是否要写入或者无效化数据的处理当处理开始时，CPU50确定要执行的处理是数据写入处理还是数据无效化处理。如果是数据写入处理，则处理转到S11，而如果是数据无效化处理，则该处理转到S12。
S11数据写入处理在步骤S10中，确定要执行的处理是写入数据的处理。因此，开始写入数据的处理。
S12数据无效化处理在步骤S10中，确定要执行的处理是数据无效化处理。因此，开始数据无效化处理。
在终止步骤S11或S12的处理时，CPU50终止重写闪存20中存储的数据的处理。
图8是示出在数据写入操作中要执行的处理的流程图。
S20在用户区域上写入数据的处理当数据写入处理开始时，闪存20的控制部25在如图3所示的定时，在存储单元阵列21的用户区域ux的指定地址处写入数据。
S21在标志区域上写入数据“01”的处理当在步骤S20中执行了在用户区域ux上写入数据的处理时，控制部25将指示数据有效的值“01”写入到与写入了数据的用户区域ux对应的标志区域fy上。
图9是示出数据无效化处理的流程图。
S30将值“11”写入到标志区域上的处理当无效化处理开始时，闪存20的控制部25在图4所示的定时将指示数据无效的值“11”写入到存储单元阵列21中包括的与要被无效化的用户区域ux对应的标志区域fy上。然后，无效化处理终止。
图10是示出数据擦除处理的流程的流程图。
S40从用户区域擦除数据的处理当数据擦除处理开始时，闪存20的控制部25在图4所示的定时擦除位于包括在存储单元阵列21中的用户区域ux的指定地址处的数据。
S41向标志区域上写入值“00”的处理控制部25将表示数据被擦除的值“00”写入到与从其擦除数据的用户区域ux对应的标志区域fy上。然后，控制部25结束数据擦除处理。
图11是示出在输出中断信号处理中应在闪存中执行的处理的流程的流程图。
S50确定是否经过预定时间的处理控制部25按一定间隔接收从时间管理部24输出的信号，并且确定是否经过预定时间长度(例如60秒)。如果确定已经经过预定时间长度，则处理转到步骤S51，而如果确定没有经过预定时间长度，也就是说，控制部25没有从时间管理部24接收到任何信号，则重复步骤S50的处理。
S51计算标志区域上的数据“11”的比率的处理控制部25使比较部23计算各具有值“11”的标志区域fy的比率，值“11”表示用户区域ux上的数据是无效的。
S52确定计算出的比率是否大于预定比率的处理然后，控制部25读取预先存储在比率存储部22中的预定比率，然后将该预定比率发送给比较部23。在这个比较部23中，对在步骤S51的处理中计算出的比率与预定比率进行比较。如果计算出的比率比预定比率(例如，80％)大，则处理转到步骤S53，而如果不是这样，则处理转到步骤S50。
S53中断信号输出处理由于无效化比率较大，所以控制部25向外部输出中断信号，并且要求无用单元收集。然后，控制部25重复从步骤S50起的处理。
图12是示出无用单元收集处理的流程的流程图。
S60确定是否接收到中断信号的处理CPU50确定是否接收到闪存20的控制部50请求执行无用单元收集处理的中断信号。如果确定接收到该信号，则处理转到步骤S61，而如果确定未接收到该信号，则处理转到步骤S60。
S61无用单元收集处理CPU50针对闪存20执行无用单元收集处理。
执行无用单元收集处理以从用户区域ux擦除不必要的数据，将有效区域集中为连续的区域，从而增加可用区域。
如上所述，使用第一实施例的闪存20使得CPU50可以单独执行在闪存20上重写数据的程序和执行无用单元收集的程序。第一实施例的闪存20产生要执行无用单元收集程序时的定时，以将其作为中断信号通知给外部。
接着，将描述根据本发明第二实施例的闪存。
图13是示出第二实施例的闪存以及安装在闪存外部的电路的电路图。
第二实施例的闪存30由存储单元阵列31、比率计算部32以及控制部33组成。
和第一实施例一样，存储单元阵列31由多个用户区域ux和对应的多个标志区域fy组成。
比率计算部32确定存储单元阵列31的标志区域fy的状态，计算用户区域ux处于无效的比率，然后将计算出的比率发送到控制部33。
控制部33控制闪存30的每个组件以与外部传送信息。控制部33通过控制信号线102连接到CPU50，并且还与数据总线60和地址总线70相连接。而且，控制部33接收由比率计算部32计算出的比率，并且接着紧随数据写入处理或无效化处理之后将该比率输出到外部。
安装在闪存30外部的电路的组件由与第一实施例中相同的标号来指示，由于它们与第一实施例中的相同，所以不对它们进行描述。
在第二实施例中，将图1中所示的状态通知信息生成部12的功能包括在比率计算部32中。将输出部13的功能包括在控制部33中。
第二实施例的闪存30与第一实施例的闪存20不同的方面在于，由控制部33将比率计算部32计算出的比率本身输出到外部，特别在于，去掉了时间管理部24，从而紧随数据写入处理或无效化处理之后将比率输出到外部。
下面，描述第二实施例的闪存的操作。
图14是示出当在数据写入处理之后输出比率时的定时的图。
这个定时图示出了在数据写入处理之后输出比率时出现的在地址总线70、控制信号线102以及数据总线60上传送的信号的状态。
当如图14所示在控制信号线102上传送的信号上升到“H”电平时，闪存30的控制部33接收来自数据总线60的写入指令。然后，控制部33将通过数据总线60接收到的数据写入到由从地址总线70接收到的地址指定的存储单元阵列31的用户区域ux。而且，在与用户区域对应的标志区域fy上写入表示数据有效的值“01”。然后，比率计算部32确定标志区域fy的状态并且计算具有无效数据的用户区域ux的比率。控制部33接收由比率计算部32计算的比率并将计算出的比率输出到数据总线60以将它报告给外部。
图15是示出当在数据无效化处理之后输出比率的定时的图。
这个定时图示出了当在数据无效化处理之后输出比率时出现的在地址总线70、控制信号线102以及数据总线60上传送的信号的状态。
当如图15所示在控制信号线102上传送的信号上升到“H”电平时，闪存30的控制部33从数据总线60接收无效化指令。然后，控制部33将表示数据无效的值“11”写入到与由从地址总线70接收的地址指定的存储单元阵列31的用户区域ux对应的标志区域fy上。然后，比率计算部32确定标志区域fy的状态并且计算具有无效数据的用户区域ux的比率。控制部33接收由比率计算部32计算的比率，并且将计算出的比率输出到数据总线60以将它报告给外部。
图16是示出要在第二实施例中执行的处理的流程的流程图。
S70确定操作是用于写入数据还是用于无效化数据的处理当该处理开始时，CPU50确定操作是用于写入数据还是用于无效化数据的。如果是用于写入数据的，则处理转到步骤S71，而如果是用于无效化数据的，则处理转到步骤S72。
S71数据写入处理由于在步骤S70中确定开始该数据写入处理，所以执行这个处理。
S72数据无效化处理由于在步骤S70中确定开始数据无效化处理，所以执行这个处理。
S73读取计算比率的处理紧随写入数据或无效化处理之后，CPU50通过数据总线60读取由闪存30计算并输出的比率。
S74确定计算比率是否大于预定比率的处理然后，CPU50确定计算比率是否大于预先存储在RAM80中的预定比率(例如，80％)。如果大于预定比率，则处理转到步骤S75，如果不大于预定比率，则处理终止。
S75无用单元收集处理如果由闪存30通知的比率大于预定比率时，则CPU50确定无用单元收集处理是必要的并开始该处理。
如上所述，第二实施例的闪存20被构成为紧随数据写入处理或数据无效化处理来输出比率。因此，与第一实施例不同的是，不需要中断信号线101。
下面，将描述本发明的第三实施例。
第三实施例的构成与图13所示的第二实施例的构成相同。因此，这里不再描述。
第三实施例与第二实施例不同的方面在于，CPU50向闪存20传送用于请求比率的比率输出指令。
图17是示出当响应于比率输出指令输出比率时的定时的图。
该定时图示出了在输出比率时出现的在地址总线70、控制信号线102和数据总线60上传送的信号的状态。
当如图17所示在控制信号线102上传送的信号上升到“H”电平时，闪存30的控制部33从数据总线60接收比率输出指令。响应于该指令，比率计算部32确定标志区域fy的状态并且计算具有无效数据的用户区域ux的比率。控制部33接收由比率计算部32计算的比率，并且将计算出的比率输出到数据总线60以将它报告给外部。
如上所述，当向闪存20发送了比率输出指令时，第三实施例的构成接收比率。因此，第三实施例的这个构成使得可以在任何定时获得比率。
第一实施例涉及这样一种构成，在该构成中，处理采取以下步骤按一定间隔计算具有无效数据的用户区域ux的比率；比较计算比率与预先存储在闪存20中的预定比率；以及，如果前者大于后者则输出用于请求无用单元收集处理的中断信号。另一方面，第二实施例涉及这样一种构成，在该构成中，紧随数据写入处理或数据无效化处理立即输出计算比率。但是，不限于此操作，也可以照原样输出按一定间隔计算的比率。作为另一种操作，第二实施例可以执行采取以下步骤的处理比较计算比率与预先存储的预定比率；以及如果计算比率大于预定比率，则输出用于请求无用单元收集处理的中断信号。
此外，第三实施例被构成为，响应于从外部发送的比率输出指令而输出具有无效数据的用户区域ux的比率。该第三构成可以被构成得与第一实施例相同。具体来说，第三实施例可以被构成为，当将来自外部的指令输入到闪存中时，可以输出中断信号以请求无用单元收集处理。
在前面的描述中，标志区域fy的擦除状态具有值“00”，有效状态具有值“01”，而无效状态具有值“11”。但是，实际上，这些状态不必限定为这些值。
如上所述，根据本发明，具有存储单元阵列的闪存被构成为，参照标志区域的值，产生表示用户区域的状态的状态通知信息以向外部通知状态，并且向外部输出状态通知信息，其中存储单元阵列由多个用户区域和多个标志区域组成，每个用户区域用于存储数据，每个标志区域用于指示用户区域的状态。在闪存的外部，可以容易地掌握闪存内部的状态，并且基于掌握的闪存状态确定是否需要无用单元收集处理。
前述的内容被认为仅例示了本发明的原理。此外，由于本领域技术人员可容易获悉许多修改和改变，所以不希望将本发明限于所示出和所描述的确切构造和应用，因此，所有合适的修改和等同物都可被视为落入所附权利要求及其等同物的发明范围内。
权利要求
1.一种闪存，具有由多个用户区域和多个标志区域组成的存储单元阵列，每个用户区域用于存储数据，每个标志区域用于指示所述每个用户区域的状态，该闪存包括状态通知信息生成部，用于通过参照所述每个标志区域来产生指示所述每个用户区域的状态的状态通知信息，所述状态通知信息向外部通知所述状态；和输出部，用于输出所述状态通知信息。
2.根据权利要求1的闪存，其中，所述状态通知信息生成部通过参照所述标志区域来计算所述用户区域的状态处于无效状态的比率。
3.根据权利要求2的闪存，其中，所述状态通知信息生成部对预先存储的预定比率与所述处于无效状态的比率进行比较，如果所述处于无效状态的比率大于预定比率，则产生指示需要无用单元收集处理的所述状态通知信息。
4.根据权利要求2的闪存，其中，所述输出部输出所述处于无效状态的比率，作为所述状态通知信息。
5.根据权利要求1的闪存，其中，所述输出部能够按一定时间间隔输出所述状态通知信息。
6.根据权利要求1的闪存，其中，所述输出部紧随所述数据被写入所述用户区域上或者所述数据被无效化之后，输出所述状态通知信息。
7.根据权利要求1的闪存，其中，所述输出部紧随接收到用于请求所述状态通知信息的信息请求信号之后，输出所述状态通知信息。
8.根据权利要求3的闪存，其中，所述预定比率是可重写的。
9.一种存储器控制方法，用于控制具有由多个用户区域和多个标志区域组成的存储单元阵列的闪存的操作，每个用户区域用于存储数据，每个标志区域用于指示所述每个用户区域的状态，该存储器控制方法包括以下步骤从所述闪存接收表示必需无用单元收集的信息；以及根据所述接收到的信息，针对所述闪存执行所述无用单元收集。
10.根据权利要求9的存储器控制方法，还包括请求从所述闪存通知所述信息的步骤。
11.一种存储器控制方法，用于控制具有由多个用户区域和多个标志区域组成的存储单元阵列的闪存的操作，每个用户区域用于存储数据，每个标志区域用于指示所述每个用户区域的状态，该存储器控制方法包括以下步骤从所述闪存接收指示所述用户区域处于无效状态的比率的信息；对所述处于无效状态的比率与预定比率进行比较；以及如果所述处于无效状态的比率大于所述预定比率时，则针对所述闪存执行无用单元收集。
12.根据权利要求11的存储器控制方法，还包括请求从所述闪存通知所述处于无效状态的比率的步骤。
全文摘要
将闪存内部的状态通知给外部，并支持无用单元收集。状态通知信息生成部(12)参照标志区域f1、f2、f3、……、fn，并根据用户区域u1、u2、u3、……un的状态生成用于通知外部信息的状态通知信息。输出部(13)输出状态通知信息，以将闪存(10)内的状态报告给外部。
文档编号G11C16/26GK1689116SQ0382406
公开日2005年10月26日 申请日期2003年2月28日 优先权日2003年2月28日
发明者长野修, 中岛勇 申请人:富士通株式会社