专利名称：具有冗余功能的半导体装置的制作方法
技术领域：
本发明涉及半导体装置，更详细地说，涉及具有冗余(redundancy)功能的半导体装置。
背景技术：
存储器和逻辑元件等集成在1个半导体芯片上以形成1个系统的所谓系统LSI(大规模集成电路)是公知的。在系统LSI中，在半导体芯片上设有存储电路、逻辑电路等多个功能块(芯或宏)。
在存储装置或存储块等中使用冗余电路的缺陷补救方法是公知的。即，除了存储单元阵列之外还设有冗余存储单元，用该冗余存储单元来代替因制造工序中产生的缺陷而不合格的存储单元。
图7概略地示出包括具有冗余功能的存储宏的现有半导体装置。如图7所示，在半导体芯片C内的存储块MB内，设有冗余存储单元或冗余存储单元线RC。
在半导体装置的工作测试时，使用多个由熔丝构成的程序布线部P把内部电路程序化。在实际使用时，即使输入不合格的存储单元或包含存储单元的线地址，通过该内部电路也把选择切换到冗余存储单元RC。
熔丝具有铜等金属布线，通过设置在熔丝上的开口利用激光切断该金属布线，由此把内部电路程序化。把熔丝切断或未切断的信息存储在锁存器PL中。在冗余功能工作时，通过参照该信息，访问从不合格的存储单元切换到冗余存储单元。
可是，大多是程序布线部P的熔丝和锁存器PL固定在存储块MB内，将其设置在存储块MB的周围，如图7所示。因此，连接存储块MB与逻辑电路等功能电路块B的布线L1有时必须通过熔丝之上。但是，如上所述，由于熔丝中的金属布线从开口露出，故布线L通过熔丝之上的情况成为引起短路的原因。
发明内容
本发明第1方面的半导体装置具有多个功能块，上述功能块分别配设在基板上，该半导体装置包括作为上述功能块之一的存储块，上述存储块具有记录信息的多个存储单元、以及置换上述存储单元且代替该存储单元来记录信息的至少一个冗余存储单元；作为上述功能块之一，通过布线与上述存储块连接的功能电路块；作为上述功能块之一的程序布线块，上述程序布线块具有程序布线部，该程序布线部以使其在上述基板的平面上不与上述布线相重叠的方式配设在上述基板上，且形成形成了信号路径的程序以便把不合格的上述存储单元置换成上述冗余存储单元；以及从上述程序布线块上延伸到上述存储块上，且把涉及上述程序布线部的上述程序的程序信息传送到上述存储块的数据传送部。
本发明第2方面的半导体装置具有多个功能块，上述功能块配设在基板上，该半导体装置包括分别作为上述功能块之一的第1至第n存储块，上述第1至第n存储块具有记录信息的多个存储单元、以及置换上述存储单元且代替该存储单元来记录信息的至少1个冗余存储单元，上述n为2以上的整数；作为上述功能块之一，通过布线与上述第1至第n存储块连接的功能电路块；作为上述功能块之一的程序布线块，上述程序布线块具有程序布线部，该程序布线部以使其在上述基板的平面上不与上述布线相重叠的方式配设在上述基板上，且形成形成了信号路径的程序以便把不合格的上述存储单元置换成上述冗余存储单元；从上述程序布线块上延伸到上述第1存储块上，且把涉及上述程序布线部的上述程序的程序信息传送到上述第1存储块的第1数据传送部；以及分别从第i存储块上延伸到第i+1存储块上，且分别把上述第i存储块的上述程序信息传送到上述第i+1存储块的第2至第n数据传送部，上述i是自然数。
本发明第3方面的半导体装置，包括配设在第1基板上的存储块，上述存储块具有记录信息的多个存储单元；以及置换上述存储单元且代替该存储单元来记录信息的至少1个冗余存储单元；配设在第2基板上的程序布线块，上述程序布线块具有程序布线部，该程序布线部形成形成了信号路径的程序以便把不合格的上述存储单元置换成上述冗余存储单元；以及从上述程序布线块上延伸到上述存储块上，且把涉及上述程序布线部的上述程序的程序信息传送到上述存储块的数据传送部。
图1概略地示出本发明第1实施方式的半导体装置。
图2概略地示出本发明第2实施方式的半导体装置。
图3概略地示出本发明第3实施方式的半导体装置。
图4概略地示出本发明第4实施方式的半导体装置。
图5概略地示出本发明第5实施方式的半导体装置。
图6概略地示出本发明第6实施方式的半导体装置。
图7概略地示出半导体装置的现有例。
具体实施例方式
下面，参照附图，说明本发明的实施方式。在下面的说明中，对于具有大致相同的功能和结构的构成要素标以相同的符号，只在需要的情况下才重复说明。
(第1实施方式)图1概略地示出本发明第1实施方式的半导体装置。如图1所示，该半导体装置具有存储块MB、程序布线块PB、逻辑电路等功能电路块B。这些功能块的每一个具有特定的功能，以用不形成功能块的区域包围在周围的方式设置在半导体芯片(半导体基板)C上。功能电路块8通过设置在半导体芯片C上的布线L1，与存储块MB连接。
存储单元阵列MC设置在存储块MB内。存储单元阵列MC由未图示的存储单元构成。冗余存储单元或冗余存储单元线(下面，简称为冗余存储单元)RC设置在存储块MB内。为了置换工作测试的结果被判断为不合格的存储单元或存储单元线，使用冗余存储单元RC。典型情况是，以位线或字线为单位把不合格的存储单元置换成冗余存储单元RC。
存储块MB构成为，具有基于来自外部的控制信号，把信息写入到规定地址的存储单元，或者，从存储单元读出信息的功能。典型情况是，具有例如X译码器XD、Y译码器YD、输入输出控制电路I/O等。作为存储块MB，使用例如DRAM(动态随机存取存储器)、SRAM(静态RAM)等。
以使其在半导体芯片C的平面上不与布线L1相重叠的方式将程序布线块PB设置在半导体芯片C上。通过数据传送部DT连接程序布线块PB与存储块MB。数据传送部DT从程序布线块PB上延伸到存储块MB上，具有把保存在程序布线块PB中的信息传送到存储块MB的功能。数据传送部DT由例如串联连接的多个移位寄存器SR1～4和布线L2构成。
程序布线部P设置在程序布线块PB内。程序布线部P形成形成了信号路径的内部电路的程序，以便把不合格的存储单元置换成冗余存储单元RC。即，程序布线部P形成程序，以便在输入地址的存储单元是不合格的情况下访问已置换了该存储单元的冗余存储单元RC。作为具体的方法，存在着公知的各种方法。典型情况是，程序布线部P能够利用多个熔丝或快速存储器等非易失性存储器来构成。
在程序布线块PB内设置例如锁存器PL1。锁存器PL1在冗余功能工作时，取入并保持程序布线部P的程序信息。在作为程序布线部P使用熔丝的情况下，程序信息与表示熔丝的切断或未切断的信息对应。此时，锁存器PL1例如相对于各熔丝进行设置并保存对应的熔丝的信息。
保存在锁存器PL1内的程序信息，依次存储到设置在程序中线块PB内的移位寄存器SR1中。存储在移位寄存器SR1内的程序信息根据向数据传送部DT的各移位寄存器SR1～4供给的时钟脉冲，在数据传送部DT内依次传送。通过这样做，程序布线块PB内的程序信息传送到存储块MB。在冗余功能工作时，通过参照存储块MB内的移位寄存器SR4中存储的程序信息，访问从不合格的存储单元切换到冗余存储单元RC。
按照第1实施方式，在与存储块MB独立地设置的程序布线块PB内设置冗余功能工作时使用的程序布线部P，以在半导体芯片C的平面上与连接存储块MB和其它功能电路块B的布线L1不重叠的方式来设置程序布线块PB。程序布线块PB的程序信息通过数据传送部DT传送到块MB。通过作成这样的结构，能够避免布线L1通过程序布线部P的上方的情况。从而能够排除在作为程序布线部P使用熔丝的情况下，布线L1与熔丝短路的可能性。
此外，由于独立地设置程序布线块PB，故能够提高在半导体芯片C上配置功能块时的自由度。
(第2实施方式)图2概略地示出本发明第2实施方式的半导体装置。为了简化说明，在示出第2实施方式以后的实施方式的图中，省略存储块MB内的存储单元阵列MC、冗余存储单元RC、X译码器XD、Y译码器YD、和输入输出控制电路I/O。
在第2实施方式的半导体装置中，如图2所示，设置与存储块MB内的数据传送部DT连接的数据保持部DS。数据保持部DS具有保存数据传送部DT内的数据的功能。典型情况是，数据保持部DS利用锁存器PL2～4来构成。锁存器PL2～4相对于移位寄存器SR2～4进行设置，并保存对应的移位寄存器SR2～4内的数据。
数据传送部DT具有设置在存储块MB内的选择控制部MUX。典型情况是，作为选择控制部MUX使用多路转换器。向选择控制部的1个输入端供给移位寄存器SR1的输出信号。通过数据总线DP2向其另一个输入端供给来自设置在半导体芯片外部的测试仪T的输出信号。向移位寄存器SR2供给选择控制部MUX的输出信号。
数据传送部DT内的末级移位寄存器SR4通过数据总线DP1与半导体装置外部的测仪T连接。通过数据总线DP1向测试仪T供给移位寄存器SR4的程序信息。
下面，说明上述结构的半导体装置的工作。如第1实施方式中所述的那样，在冗余功能工作时，程序布线部P的程序信息在数据传送部内依次传送，存储到移位寄存器SR4中。
另一方面，在半导体装置的工作测试时，有时想进行存储在移位寄存器SR4中的数据是否正确地反映了程序布线部P的程序信息等的判定。此时，通过向各移位寄存器SR1～SR4供给时钟脉冲，使程序信息依次移位，向测试仪T供给程序信息。然后，在测试仪T中，进行程序信息的确认。这样，由于向测试依T供给程序信息，故以前输入的程序信息已丢失。因此，在工作测试之前，利用数据保持部DS保持程序信息。
有时想在程序布线部P中实际上不形成程序而进行冗余功能是否正确地工作的测试。因此，利用选择控制部MUX把朝向移位寄存器SR2的输入切换到来自测试仪T的信号，把程序布线部P的模拟的程序信息输入到移位寄存器SR2。然后，利用测试仪T进行冗余功能工作的判定。
按照第2实施方式，半导体装置具有与存储块MB的数据传送部DT连接的数据保持部DS。在半导体装置的工作测试之前，利用数据保持部DS保存程序布线部P的程序信息。因此，即使作成从数据传送部DT的末级移位寄存器SR4向测试仪T读出程序信息，也能够避免程序布线部P的程序信息丢失的情况。
半导体装置具有设置在存储块M选择控制部MUX。向选择控制部MUX供给程序布线块PB的移位寄存器SR1的输出信号和测试仪T的输出信号。从而，通过从测试仪T供给程序布线部P的模拟的程序信息，在程序布线部P中实际上不形成程序而能进行冗余功能的工作确认。
(第3实施方式)图3概略地示出本发明第3实施方式的半导体装置。在第2实施方式中，在存储块MB内设置选择控制部MUX，向选择控制部MUX供给来自程序布线块PB的移位寄存器SR1和测试仪T的输出信号。与此不同，在第3实施方式中，向程序布线块PB的移位寄存器SR1除了供给来自锁存器PL1的信号之外，还直接供给来自测试仪T的信号。
按照第3实施方式，得到了与第2实施方式同样的效果。
(第4实施方式)图4概略地示出本发明第4实施方式的半导体装置。在第4实施方式中，在半导体芯片C上设置多个存储块。下面，说明设置例如3个存储块的例子。
如图4所示，在半导体芯片C上设置存储块MB1、MB2、和MB3。存储块MB1具有与第2实施方式中的存储块MB同样的结构。存储块MB2和MB3具有与第1实施方式中的存储块MB同样的结构。存储块MB1～MB3通过布线L1与功能电路块B连接。
程序布线块PB与存储块MB1～MB3，如下所示地串联连接。程序布线块PB的程序信息通过例如与第2实施方式同样的数据传送部DT1，传送到存储块MB1。即，向存储块MB1的选择控制部MUX供给程序布线块PB的移位寄存器SR1的输出信号、和测试仪T的输出信号。向数据传送部DT1的移位寄存器SR2供给选择控制部MUX的输出信号。
存储块MB1、MB2的移位寄存器SR4的信息通过与第1实施方式同样结构的数据传送部DT2，分别传送到存储块MB2、MB3。向测试仪T供给存储块MB3末级移位寄存器SR4的输出信号。
下面，说明上述结构的半导体装置的效果。在使用第4实施方式的半导体装置处理具有例如RGB要素的图像信号的情况下，能够把R要素、G要素、B要素分配到存储块MB1～MB3。通过这样做，能够高效率地进行逻辑电路等功能电路块和存储单元的访问。
此外，能够按用途区分使用例如MB1～MB3。此时，能够把例如1个存储块作为图像数据的缓冲器使用，把另1个块用于与CPU(中央处理单元)等的数据交换(工作RAM(随机存取存储器))中。通过把不同的功能这样分配到各存储块，能够提高半导体装置(系统LSI)的工作效率。
按照第4实施方式，除了具有第1、第2实施方式的结构之外，还具有串联连接的多个存储块MB1～MB3。通过作成这样的结构，除了得到与第1、第2实施方式同样的效果之外，还能够使存储块MB1～MB3具有不同的功能而得到提高半导体装置的工作效率的效果。
(第5实施方式)图5概略地示出本发明第5实施方式的半导体装置。在第1～第4实施方式中，存储块MB和程序布线块PB设置在1个半导体芯片上。与此不同，在第5实施方式中，存储块M和程序布线块PB分别设置在独立的半导体芯片上。
如图5所示，半导体装置具有半导体芯片C1和半导体芯片C2。在半导体芯片C1上，设置与第2实施方式同样结构的存储块MB和功能电路块B，这些块通过布线L1连接。存储块MB通过数据总线DP1和DP2，与测试仪连接。
在半导体芯片C2上，设置与第1实施方式同样结构的程序布线块PB。程序布线块PB的程序信息通过与第2实施方式同样结构的数据传送部DT，传送到存储块MB。
按照第5实施方式，程序布线块BP和存储块在分别的半导体芯片C1、C2上分别形成。因此，得到与第1、第2实施方式同样的效果、和下面所示的效果。
由于半导体制造技术的发展，正在研究也包括功能块的半导体装置的微细化。在作为程序布线部使用熔丝的情况下，正在研究存储块的除掉熔丝的各部分的微细化，另一方面，与这些部分的微细化不同，熔丝的微细化是困难的。因此，如果存储块的熔丝与其它部分设置在1个半导体芯片上，则存储块整体的微细化就困难了。因此，通过把由除掉熔丝的部分构成的存储块MB和程序布线块PB设置在另一个半导体芯片上，就能够使存储块MB微细化而不受熔丝制造技术的约束。此外，通过MB使用通用品作为存储块，还能够降低半导体装置的制造成本。
另外，用非易失性存储器作为程序布线部P变得容易了。即，存储单元阵列及其控制电路等存储块的主要部分与快速存储器等非易失性存储器的制造工序不同。因此，通过应用第5实施方式，能够制造各自的半导体芯片C1、C2，而不受这些主要部分与非易失性存储器之间制造工序不同的约束。从而，应用第5实施方式在制造成本、微细化方面是有效的。
(第6实施方式)图6概略地示出本发明第6实施方式的半导体装置。如图6所示，在半导体芯片C上设置芯片自测试功能(内装自测试，BIST)电路BIST。BIST电路BIST与存储块MB的输入输出控制电路I/O和测试仪T连接。在BIST电路BIST中预先存储着存储块MB的工作测试中需要的程序，BIST电路BIST按照该程序自动进行存储块MB的工作测试。BIST电路BIST把工作测试的结果输出到测试仪T。
在程序布线块PB中，程序布线部P由例如快速存储器非易失性存储器或e熔丝(电熔丝)等的电可编程的程序元件构成。e熔丝是利用电信号可写入与通常熔丝同样的切断信息的元件。
程序布线块PB除了具有第1实施方式中所示的结构之外，还具有程序布线部控制部(控制电路部)PC。程序布线部控制部PC与测试仪T连接，根据来自测试仪T的信号在程序布线部P中形成程序。
按照第6实施方式，得到了与第1实施方式同样的效果。在第6实施方式中，在半导体芯片C上形成自测试功能电路，同样，程序布线部P由电可编程的程序元件构成。因此，通过布线部控制部PC根据来自测试仪T的信号，由程序布线部P电形成程序。能够高效率地进行半导体装置的工作测试、和不合格存储单元与冗余单元的置换，方便性也提高了。
本领域技术人员能容易地想到其它优点和修改。因此，本发明在其更广泛的方面不限定于此处示出和描述的特定细节和有代表性的实施例。所以，在不偏离所附权利要求及其等价物所限定的本发明的总的发明构思的精神或范围的情况下，可以作出各种修改。
权利要求
1.一种半导体装置，具有多个功能块，上述功能块分别配设在基板上，该半导体装置包括作为上述功能块之一的存储块，上述存储块具有记录信息的多个存储单元、以及置换上述存储单元且代替该存储单元来记录信息的至少一个冗余存储单元；作为上述功能块之一，通过布线与上述存储块连接的功能电路块；作为上述功能块之一的程序布线块，上述程序布线块具有程序布线部，该程序布线部以使其在上述基板的平面上不与上述布线相重叠的方式配设在上述基板上，且形成形成了信号路径的程序以便把不合格的上述存储单元置换成上述冗余存储单元；以及从上述程序布线块上延伸到上述存储块上，且把涉及上述程序布线部的上述程序的程序信息传送到上述存储块的数据传送部。
2.根据权利要求1的装置，其特征在于上述存储块具有用于把信息写入到与地址信号对应的上述存储单元，且从该存储单元读出信息的功能。
3.根据权利要求1的装置，其特征在于上述程序布线部具有从由熔丝和非易失性存储器构成的组中选择的元件。
4.根据权利要求1的装置，其特征在于上述数据传送部具有串联连接的多个移位寄存器。
5.根据权利要求4的装置，其特征在于还具有与上述多个移位寄存器的末级连接，且把上述程序信息输出到上述存储块外部的数据总线。
6.根据权利要求1的装置，其特征在于还具有与上述数据传送部连接，且保持上述数据传送部的上述程序的数据保持部。
7.根据权利要求1的装置，其特征在于上述数据传送部还具有选择控制部，该选择控制部串联连接在上述多个移位寄存器的相互之间，且有选择地输出由上述程序布线块供给的上述程序信息和由外部供给的外部程序信息。
8.根据权利要求1的装置，其特征在于上述程序布线部具有可以电编程的程序元件，上述半导体装置还具有控制电路部，该控制电路部配设在上述基板上，且根据控制信号在上述程序元件中形成上述程序。
9.根据权利要求8的装置，其特征在于还具有测试电路，该测试电路配设在上述基板上，且具有进行上述存储块的上述存储单元的工作测试的功能，上述控制电路部还具有根据上述工作测试的结果在上述程序布线部中形成上述程序的功能。
10.一种半导体装置，具有多个功能块，上述功能块分别配设在基板上，该半导体装置包括分别作为上述功能块之一的第1至第n存储块，上述第1至第n存储块具有记录信息的多个存储单元、以及置换上述存储单元且代替该存储单元来记录信息的至少1个冗余存储单元，上述n为2以上的整数；作为上述功能块之一，通过布线与上述第1至第n存储块连接的功能电路块；作为上述功能块之一的程序布线块，上述程序布线块具有程序布线部，该程序布线部以使其在上述基板的平面上不与上述布线相重叠的方式配设在上述基板上，且形成形成了信号路径的程序以便把不合格的上述存储单元置换成上述冗余存储单元；从上述程序布线块上延伸到上述第1存储块上，且把涉及上述程序布线部的上述程序的程序信息传送到上述第1存储块的第1数据传送部；以及分别从第i存储块上延伸到第i+1存储块上，且分别把上述第i存储块的上述程序信息传送到上述第i+1存储块的第2至第n数据传送部，上述i是自然数。
11.根据权利要求10的装置，其特征在于上述第1至第n存储块具有用于把信息写入到与地址信号对应的上述存储单元，且从该存储单元读出信息的功能。
12.根据权利要求10的装置，其特征在于上述程序布线部具有从由熔丝和非易失性存储器构成的组中选择的元件。
13.根据权利要求10的装置，其特征在于上述第1至第n数据传送部具有串联连接的多个移位寄存器。
14.根据权利要求13的装置，其特征在于还具有与上述第n数据传送部的上述多个移位寄存器的末级连接，且把上述程序信息输出到上述第n存储块外部的数据总线。
15.根据权利要求10的装置，其特征在于还具有与上述第1至第n数据传送部分别连接，且保持上述第1至第n数据传送部的上述程序的第1至第n数据保持部。
16.根据权利要求10的装置，其特征在于上述第1数据传送部还具有选择控制部，该选择控制部串联连接到上述多个移位寄存器的相互间，且有选择地输出由上述程序布线块供给的上述程序信息和由外部供给的外部程序信息。
17.一种半导体装置，包括配设在第1基板上的存储块，上述存储块具有记录信息的多个存储单元；以及置换上述存储单元且代替该存储单元来记录信息的至少1个冗余存储单元；配设在第2基板上的程序布线块，上述程序布线块具有程序布线部，该程序布线部形成形成了信号路径的程序以便把不合格的上述存储单元置换成上述冗余存储单元；以及从上述程序布线块上延伸到上述存储块上，且把涉及上述程序布线部的上述程序的程序信息传送到上述存储块的数据传送部。
18.根据权利要求17的装置，其特征在于上述存储块具有用于把信息写入到与地址信号对应的上述存储单元，且从该存储单元读出信息的功能。
19.根据权利要求17的装置，其特征在于上述程序布线部具有从由熔丝和非易失性存储器构成的组中选择的元件。
20.根据权利要求17的装置，其特征在于上述数据传送部具有串联连接的多个移位寄存器。
21.根据权利要求20的装置，其特征在于还具有与上述多个移位寄存器的末级连接，且把上述程序信息输出到上述存储块外部的数据总线。
22.根据权利要求17的装置，其特征在于还具有与上述数据传送部连接，且保持上述数据传送部的上述程序的数据保持部。
23.根据权利要求17的装置，其特征在于上述数据传送部还具有选择控制部，该选择控制部串联连接到上述多个移位寄存器的相互之间，且有选择地输出由上述程序布线块供给的上述程序信息和由外部供给的外部程序信息。
全文摘要
提供一种具有冗余功能的半导体装置，该半导体装置具有多个功能块，各功能块分别配设在基板上。作为功能块之一的存储块具有记录信息的多个存储单元；以及置换存储单元且代替该存储单元以记录信息的至少一个冗余存储单元。作为功能块之一的功能电路块，通过布线与存储块连接。作为功能块之一的程序布线块包含程序布线部，该程序布线部以使其在基板的平面上不与布线相重叠的方式将该程序布线部配设在基板上，且形成形成了信号路径的程序以便把不合格的存储单元置换成冗余存储单元。数据传送部，从程序布线块上延伸到存储块上，且把涉及程序布线部的程序的程序信息传送到存储块。
文档编号G11C11/401GK1510752SQ20031012375
公开日2004年7月7日 申请日期2003年12月24日 优先权日2002年12月24日
发明者北城岳彥, 德重芳, 北城岳 申请人:株式会社东芝