专利名称：随机存取存储器初始化的制作方法
技术领域：
本发明涉及随机存取存储器(RAM)的初始化。
背景技术：
在基于分组的通信系统中，启动方向目标设备发送读请求分组。目标设备在一段时间之后返回响应数据分组。为了分组的有效发送，该设备应该能够在从目标设备接收响应分组之前发送许多读请求分组。为了支持这点，启动方对每个读请求分组分配一个标记/标志。这样，启动方能够识别和处理响应分组。目标设备在响应分组中应使用该相同标记/标记。一旦这种双向事务完成，便释放该标记并可以重新使用该标记。对于每一未完成的标记，启动方需要记住读请求分组的属性，如地址、数据长度等，直到接收到响应分组。
在会话的开始时，所有标记都是可用的并可以以任何顺序发出。然而，一旦用尽了所有标记，只有在接收到一个响应分组释放了相关标记之后才能形成新的读请求分组。这一情形在基于分组通信系统之外的其他存储元件的应用中也会发生。
一般，通信系统会具有1024或更多个标记，并且相对于每一标记，存储关于读请求分组的信息(例如32位地址、12位数据长度等)。这样，迫使电路设计人员利用SRAM/寄存器阵列而不是触发器来存储这一信息并节省芯片区域。
图1示出了存储一组标记信息12、按0000到1023编址的存储器10。最高有效位(MSB)14用于指示标记状态；逻辑“1”指示标记处于使用中，而逻辑“0”指示标记空闲。标记信息由读端口22输出，以产生各自的标记24。为了产生新标记，存储器控制器首先需要检查状态位以确定该标记地址是否已经在使用中还是未使用。
当在SRAM中实现存储器时，所产生的问题是不能预知各SRAM单元的初始(加电)值。因此，在加电、或软复位时，需要存储器地址的不连续“调零任务”，以便可以按顺序方式发生标记分配。
由于一次只能访问一个单元，所以在这一示例中初始化需要1024个时钟周期。随着阵列大小的增加，初始化RAM所需的时间也增加，从而需要相关系统的其他部分等待直到初始化完成。这可能引起相当大的性能降级。
图2示出了进一步的实现，其中地址发生器(二进制计数器)30用于在初始化期间访问RAM 10的所有单元。通过经由写地址端口18对整个地址集进行计数，经由写端口20以已知逻辑值“0”对所有状态位单元14进行初始化。
一旦地址计数器到达第1023号地址，便产生溢出条件，并且RS触发器32使得逻辑复用器34将标记发生器36连接到写地址端口18。
发明内容
通过在第一轮标记分配期间禁用状态位检查，可以避免每一标记地址空间的状态位的完全复位。然后，这些地址可以重写为需要被分配的标记。一旦使用整个地址集，状态位检查变为有效。
存储器具有标记数据被写入或从其读出的地址空间集。每一地址空间具有标记状态位。标记发生器将标记数据分配到存储器地址空间。在发生复位时，逻辑电路向标记发生器提供逻辑“0”，以指示当前标记未使用。新标记数据被顺序分配到地址空间，且各状态位被更新为或维持为逻辑“1”。当分配了所有地址空间，逻辑电路向标记发生器提供状态位的实际状态以控制随后的分配。
这一结构有助于避免存储器中状态位的全部复位从而节省初始化这些状态位所需的时钟周期。
图1是已知存储器电路；图2是具有复位逻辑的已知存储器结构；图3是体现本发明的存储器结构；图4是涉及图3的结构的流程图。
具体实施例方式
图3显示了体现本发明的存储器结构，其应该结合图4的流程图来阅读。
在复位事件发生时(步骤50)，逻辑信号被时钟控制输入到标记发生器36的复位输入端，并被时钟控制输入到RS触发器32的S端。这样，触发器32的Q输出端被设置为逻辑“1”，以指示初始化阶段(步骤52)。在逻辑复用器40的S端呈现逻辑“1”，这引发在该复用器输出端O处的输出为逻辑“0”(步骤54)。这还被馈送回给标记发生器36，以指示所有标记可以自由使用，并可以顺序被发出(步骤56)。这样，假设标记状态为逻辑“0”，以指示没有标记处于使用中，即使一些标记可能存在于存储器地址单元中。
在这一实例中，一般地，标记发生器36经由写地址端口18自由发出标记并更新地址空间12，从地址000开始而进行到地址1023。任何现有标记被重写。在每一标记数据被写入到地址12时，以逻辑“1”来更新或保持各状态位14(步骤60)。
标记发生器36确定是否所有地址空间均已被使用(步骤62)，且如果是这样，则确定初始化阶段结束(步骤64)，并且在标记发生器36至触发器32的R输入端的溢出输出端处呈现逻辑“1”。这迫使触发器32的Q输出为逻辑“0”，这继而将复用器40的输出设置为出现在其“0”输入端的值。复用器40的“0”输入端接收已指向的标记数据24的最高有效位，其继而由复用器40的输出端“O”提供给标记发生器36。这样，标记发生器36指向一个地址，并且接收基于标记各自的状态位14，有关标记是否可以被发出及相应存储单元是否可以被写入的指示(步骤66)。现在，可以将标记数据写入到可用地址空间，以使它们变得在存储器10的操作的使用过程中可用(步骤68)。
在参照图2的示例描述的常规方法中，初始化RAM的状态位至少需要1024个时钟周期。在所描述的本实施例中，无需等待RAM 10中状态位14的初始化。在复位之后，可以立即发出各标记。实际上，在所有标记第一次被发出的背景下，完成了初始化。
应该理解，具有1024个地址单元的存储器只是示例性的。可以对这里描述的技术和结构安排做出各种变换和修改，如对于本领域的技术人员将是显而易见的那样。
权利要求
1.一种用于对随机存取存储器(RAM)进行初始化的方法，其中该随机存取存储器具有一地址空间集，该方法包括以下步骤检测复位事件；禁用所述地址集的状态位；当顺序将标记数据分配到所述地址空间时，重写这些标记数据，并在每一写入事件时更新各自的状态位；以及当所有所述地址空间均被占用时，在地址标记被从所述RAM读出并被写入到所述RAM时将所述状态位启用为有效。
2.一种用于对随机存取存储器(RAM)进行初始化的方法，其中该随机存取存储器具有用于标记数据和各自状态位的地址空间集，该方法包括以下步骤检测复位事件；丢弃任何已分配的标记数据；将标记数据顺序分配到所述地址空间，并在每一次分配时设置或维持状态位为逻辑“1”；以及当所有所述地址空间均被占用时，为随后的标记数据分配回复到实际的状态位条件。
3.一种随机存取存储器初始化电路，包括存储器，具有向其写入和从中读出标记数据的地址空间集，每一地址空间具有一指示向其分配标记数据的状态位；标记发生器，用于将标记数据分配到所述存储器地址空间；以及逻辑电路，其中在复位事件发生时，所述逻辑电路向所述标记发生器提供逻辑“0”输入，并且所述标记发生器将标记数据顺序分配到所述地址空间，并且在每一次分配时各自的存储器状态位被维持或设置为逻辑“ 1”，以及进一步地，其中，在所有所述地址空间均由分配标记数据占用时，所述逻辑电路向所述标记发生器提供所述地址空间的状态位的实际状态以控制随后的分配。
4.权利要求3的随机存取存储器初始化电路，其中所述逻辑电路包括R-S触发器，其在S输入端上接收复位信号；以及逻辑复用器，其S输入端与该触发器的Q输出端连接，迫使其“1”输入端为逻辑“0”，其“0”输入端接收编址的存储器空间的所述状态位，且其“O”输出端连接到所述标记发生器。
5.权利要求3的随机存取存储器初始化电路，其中所述标记发生器通过计数针对所述存储器中的地址空间的数量分配的标记数据的数量，来确定是否所有所述地址空间均已被占用。
全文摘要
本发明公开了一种随机存取存储器初始化方法和电路。该电路包括存储器，具有向其写入和从中读出标记数据的地址空间集，每一地址空间具有标记状态位；标记发生器，将标记数据分配到存储器地址空间。在复位发生时，该逻辑电路向标记发生器提供逻辑“0”，以禁用状态位检查控制，以便所有标记可以被顺序发出。新标记数据被顺序分配到该地址空间，且各自状态位被更新或维持为逻辑“1”。当所有地址空间均已被分配时，该逻辑电路向标记发生器提供该状态位的实际状态，以控制随后的分配。
文档编号G11C7/00GK1629976SQ200410080128
公开日2005年6月22日 申请日期2004年9月23日 优先权日2003年12月15日
发明者S·N·安比卡尔, G·G·库鲁普, A·米斯拉 申请人:国际商业机器公司