专利名称：具有减少的面积和功耗的移位寄存器的制作方法
技术领域：
本发明通常涉及一种移位寄存器，更具体地涉及在一种更高效的配置中采用锁存器的移位寄存器器件设计。
背景技术：
在数字电路设计的许多场合中会用到移位寄存器。典型现有技术的移位寄存器10如图1A和图1B所示。图1A示出包括各自配有如图1B所示的补充锁存器20、22的四个D触发器12、14、16、18的四位串联移位寄存器。每个移位寄存器10包括数据输入端D、一对时钟信号输入线CA和CB，以及数据输出端Q。触发器12、14和16的输出Q构建数据输入D，用于串联的下一级或后一级触发器14、16和18。
如图1B所示，从数据输入端D将数据传送到第一锁存器20是由晶体管传递门30控制的，并且从第一锁存器20将数据传送到第二锁存器22是由第二晶体管传递门32控制的。移位寄存器10的一对时钟信号CLK和CLKB经由时钟信号输入线CA和CB物理地连接于每个触发器的各通过门30、32。每个触发器是正边沿触发的触发器，这意味着数据在时钟信号CLKB的上升沿CLK和时钟信号的下降沿处从输入D移位到输出Q。
图2示出同时作用于每个触发器12、14、16和18的时钟信号CLK和CLKB的部分时序图。当CLK到达正(上升)沿并且CLKB到达负(下降)沿时发生下面的数据传送。数据DIN从数据输入端21被移位并锁存到触发器12的输出QA(图1)。先前存储在触发器12中的数据A被移位和锁存到触发器14的输出QB。先前存储在触发器14中的数据B被移位和锁存器到触发器16的输出QC。先前存储在触发器16中的数据C被传送和锁存器到触发器18的输出QD。先前存储在触发器18中的数据D被移出到数据输出端23。在下一CLK的正边沿和CLKB的负边沿处，数据被移位至下个后续触发器。DIN A、B、C和D表示位数据。DIN A、B、C和D表示全部相同的值、不同的值或可以是值的多种组合。
正如所说明的那样，现有技术的问题是它们占据太多的硅片空间。如果一个锁存器所需面积(典型地5个晶体管)被表示为Y，则每位具有两个锁存器的四位移位寄存器所需的硅片量为Y(面积)×2(锁存器)×4(位)＝8Y。某些现有技术的寄存器还有其它问题，即当时钟信号输入线同时将输入时钟信号提供给所有触发器时，会消耗更多的功率。
因此，本发明的一个目的是提供一种能高效地利用硅片空间的移位寄存器器件。
本发明的又一目的是提供一种能在操作中高效地利用功率的移位寄存器器件。
发明内容
这些和其它的目的是通过一种移位寄存器器件而实现的，该移位寄存器器件包括串联在数据位线上的每位仅一个的锁存器。每个锁存器在其输入侧包括晶体管传递门，该晶体管藉由来自用于另一锁存器的通过门的分离的控制信号输入线而受控。这些通过门在交错时间模式下被激活，以开始于串联的最后一个锁存器开始并向装载新数据位的第一个锁存器前进的相反顺序将数据从一个锁存器移位到下一个锁存器。由每个锁存器存储的位从一组输出端被读出，每个锁存器读出一个。
每个信号锁存器能够存储一个数据位。本发明的移位寄存器器件使用较少的硅片空间。例如，如果每个锁存器所需的面积被表示为Y。则四位移位寄存器所需的硅片量为Y(面积)×4(锁存器)＝4Y。此外，当独立的控制信号以交错方式被施加到串联的锁存器以使不是所有的数据被一次地移位时，相比现有技术的移位寄存器，所消耗的功率量减少。
在本发明的一个例子中，移位寄存器包括总共存储四位数据的四个锁存器。一旦接收到控制信号，存储在位于串联的锁存器的末端的最后一个锁存器中的数据被存储在前一个锁存器中的数据代替。一旦接收到第二控制信号，串联配置中的第三锁存器内装有从前级的第二锁存器移入的数据位。一旦接收到第三控制时钟信号，存储在第一锁存器中的数据被移入第二锁存器。一旦接收到第四控制信号，第一锁存器内通过输入端被装载新数据位。这样可存储四个数据位并使其在移位寄存器中移位。在重复施加交错的控制信号时，数据可被连续地输入而所存储的数据可从前一个锁存器开始移位到后一个锁存器。
图1A是现有技术的移位寄存器的示意图。
图1B是图1A的移位寄存器的现有技术的触发器的示意图。
图2是图1A的移位寄存器的现有技术的部分时序图。
图3是本发明移位寄存器的示意图。
图4是图3的移位寄存器的部分时序图。
具体实施例方式
如图3所示，本发明的移位寄存器30包括顺序地串联在位数据输入线34上的锁存器32a、32b、32c和32d，沿位数据输入线位数据朝向输出端42被移至和移离锁存器。在图3所示例子中具有四个锁存器。然而，如果希望的话也可使用变化数量的锁存器。锁存器32a-d被设置在输入端40和输出端42之间，它们中的每一个都能存储一位数据。每个锁存器在其输入侧连接于晶体管传递门36a、36b、36c或36d中的一个，其输入是通过来自另一锁存器的晶体管传递门的分离的控制信号输入线C1、C2、C3或C4而受控的。因此，锁存器32a-32d通过晶体管传递门C1-C4被连接到控制信号输入线。每个控制信号输入线在操作上可将控制信号提供给晶体管传递门36a-d的一个。每个控制信号S1、S2、S3或S4(图4)通过相应的控制信号输入线以交错时间模式被采用。换句话说，每次将一个控制信号施加到每个晶体管传递门36a-d。如下所述，也能反向地连续施加控制信号S1-S4。
如图3和图4所示，晶体管传递门和控制信号输入线被连续地设置，该线开始于晶体管传递门36a以控制信号输入线C1并结束于晶体管传递门36d以控制信号输入线C4。晶体管传递门36d被设置在锁存器32c和32d之间并邻接它们，并通过控制信号输入线C4接收控制信号S1，该输入线C4连接于晶体管传递门36d。晶体管传递门36d、锁存器32d和控制信号输入线C4被设置在序列的最后。控制信号输入线C4在操作上用于将第一控制信号S1提供到晶体管传递门36d。晶体管传递门36c被设置在锁存器32c和32b之间以从控制信号输入线C3接收控制信号S2，线C3连接于晶体管传递门36c。晶体管传递门36c、锁存器32c和控制信号输入线C3被连续设置在第二级至最后级。控制信号输入线C3在操作上用于将第二控制信号S2提供给晶体管传递门32c。晶体管传递门36b被设置在锁存器32b和32a之间并从控制信号输入线C2接收控制信号S3，线C2连接于晶体管传递门36b。晶体管传递门36b、锁存器32b和控制信号输入线C2被连续地设置在第三级和最后级。控制信号输入线C2在操作上将第三控制信号S3提供给晶体管传递门36b。晶体管传递门36a邻接锁存器32a并被设置在锁存器32a和输入数据端40之间并从控制信号输入线C1接收控制信号S4，线C1连接于晶体管传递门36a。晶体管传递门36a、锁存器32a和控制信号输入线C1被连续设置在第四级和最后级。控制信号输入线C1在操作上将第四输入控制信号S4提供给晶体管传递门32a。
一旦并发地接收到控制信号S1、S2、S3和S4，晶体管传递门36a-d将数据从前一个锁存器或当前锁存器外的前一个位置(例如输入端40)移动到后一个锁存器或当前锁存器外的后一个位置(例如输出端42)。可在移位寄存器的位置Q2-Q4测量每个锁存器36a-d的输出，就像下面结合图4所讨论的那样。
如图4所示，将控制信号S1-S4以交错时间模式施加到晶体管传递门36a-d以使数据DIN、A、B、C和D从锁存器序列中的最后一个锁存器开始并向锁存器序列中第一个锁存器为结束开始移位。DIN、A、B、C和D表示位数据的值，它们可以是全部相同的值、不同的值或任何其它所希望的组合。标号DIN、A、B、C和D意图表示数据的传送而不旨在限制在移位寄存器器件30中移位的特定数据值。在时轴(t)的不同的、交错的点P1-P4施加控制信号S1-S4，由此使数据以交错方式移位。在一个例子中，输入信号S1首先被提供给晶体管传递门36d，使锁存器32d中的数据D从锁存器36d移至或移向在所述锁存器外的后级位置(例如数据输出端42)，并使来自锁存器32c的数据C移入锁存器32d。图4表示当施加控制信号S1时，在位置Q4测得的输出从D变为C。在应用输入时钟信号S1后，控制信号S2被提供给晶体管传递门36c，该晶体管传递门36c使数据B从锁存器32b移入锁存器32c。图4表示一旦施加控制信号S2，在位置Q3测得的输出从C变为B。在施加控制信号S2后，控制信号S3被提供给晶体管传递门36b，使数据A从锁存器32a移入锁存器32b。图4表示在位置Q2测得的输出从B变为A。在施加控制信号S3后，控制信号S4被提供给晶体管传递门36a，晶体管传递门36a使数据DIN在锁存器32a前级和外部位置处(例如数据输入端40)移入锁存器32a。图4表示在位置Q1处测量的输出已从A变为DIN。图4还表示输入数据端40使数据DIN从它那里移位。
图4表示在控制信号S2被提供给晶体管传递门36c前、在控制信号S3被提供给晶体管传递门36b前、在控制信号S4被提供给晶体管传递门36a前，将控制信号S1提供给晶体管传递门36d。在控制信号S3被提供给晶体管传递门36b前、在控制信号S4被提供给晶体管传递门36a前，控制信号S2被提供给晶体管传递门36c。在控制信号S4被提供给晶体管传递门36a前，控制信号S3被提供给晶体管传递门36b。在已提供输入信号S1-S3后，控制信号S4被提供给晶体管传递门36a。施加一个或多个输入信号S1-S4将会重复所希望的次数。
当移位寄存器30相邻的锁存器彼此串联并且分离的时钟信号以交错方式施加以使不是所有数据一次地被移位时，相比现有技术的移位寄存器，所消耗的功率量被减少。此外，对所存储的每个数据位仅使用一个锁存器，能减少移位寄存器所需的硅片面积量。
权利要求
1.一种移位寄存器器件，包括位数据输入线，位数据沿所述位数据输入线移向输出端；沿所述位数据输入线连续串联并设置在输入端和所述输出端之间的锁存器，每个锁存器能存储一个数据位；晶体管传递门；以及连接于所述晶体管传递门的控制信号输入线，每个控制信号输入线在操作上将控制信号提供给所述晶体管传递门之一以沿所述位数据输入线将位数据移至和移离所述锁存器，其中所述控制信号以交错时间模式被施加。
2.如权利要求1所述的移位寄存器器件，其特征在于，所述位数据从前一个锁存器移至后一个锁存器。
3.如权利要求2所述的移位寄存器器件，其特征在于，所述位数据从前一个锁存器移至所述锁存器之外的位置。
4.如权利要求3所述的移位寄存器器件，其特征在于，所述位数据从所述锁存器外的位置移向后一个锁存器。
5.如权利要求1所述的移位寄存器器件，其特征在于，所述器件能存储四位的数据。
6.如权利要求1所述的移位寄存器器件，其特征在于，所述器件包括连续的四个锁存器和四个控制信号输入线。
7.如权利要求6所述的移位寄存器器件，其特征在于，设置在序列最后级的控制信号输入线在操作上提供第一控制信号给设置在序列最后级的晶体管传递门，设置在序列第二级至最后级的控制信号输入线在操作上提供第二控制信号给设置在序列第二级至最后级的晶体管传递门，设置在序列第三级至最后级的控制信号输入线在操作上提供第三控制信号给设置在序列第三级至最后级的晶体管传递门，而设置在序列第四级至最后级的控制信号输入线在操作上提供第四控制信号给设置在序列第四级至最后级的晶体管传递门。
8.如权利要求7所述的移位寄存器器件，其特征在于，所述第一控制信号在所述第二控制信号之前被提供，所述第二控制信号在所述第三控制信号之前被提供，所述第三控制信号在所述第四控制信号之前被提供。
9.如权利要求7所述的移位寄存器器件，其特征在于，设置在序列最后级的所述晶体管传递门被设置在位于序列最后级的锁存器和位于序列第二级至最后级的锁存器之间。
10.如权利要求9所述的移位寄存器器件，其特征在于，所述设置在序列第二级至最后级的晶体管传递门被设置在位于序列第二级至最后级的锁存器和位于序列第三级至最后级的锁存器之间。
11.如权利要求10所述的移位寄存器器件，其特征在于，所述设置在序列第三级至最后级的晶体管传递门被设置在位于序列第三级至最后级的锁存器和位于序列第四级至最后级的锁存器之间。
12.如权利要求11所述的移位寄存器器件，其特征在于，所述设置在序列第四级至最后级的晶体管传递门被设置在所述输入端和位于序列第四级至最后级的所述锁存器之间。
13.如权利要求1所述的移位寄存器器件，其特征在于，所述控制信号被连续地施加并从位于序列最后级的晶体管传递门开始施加。
14.一种驱动移位寄存器器件的方法，所述器件包括位数据输入线，位数据沿所述位数据输入线移向输出端；能存储一个数据位的锁存器序列；所述锁存器沿所述位数据输入线串联连接并设置在输入端和所述输出端之间，晶体管传递门序列以及时钟信号输入线序列，各所述时钟信号输入线连接于所述晶体管传递门中的一个；每个时钟信号输入线操作上将输入时钟信号提供给所述晶体管传递门中的一个，以在接收所述输入时钟信号时使位数据移位，包括步骤(a)经由设置在序列最后级的控制信号输入线将第一控制信号提供给设置在序列最后级的晶体管传递门；(b)依据提供的所述第一输入时钟信号，将位数据从位于序列最后级的锁存器向所述输出端移位；(c)依据提供的所述第一输入时钟信号，将位数据从位于序列第二至最后级的锁存器向位于序列最后级的锁存器移位；(d)经由位于序列第二级至最后级的控制信号输入线，将第二控制信号提供给设置在序列第二级至最后级的晶体管传递门；以及(e)依据提供的所述第二控制信号，将位数据从位于序列第三级至最后级的所述锁存器向位于序列第二级至最后级的所述锁存器移位，其中所述第一和第二控制信号以交错时间模式提供，而所述第一控制信号在所述第二控制信号前被提供。
15.如权利要求14所述的方法，其特征在于，还包括步骤(f)经由设置在序列第三级的控制信号输入线，将第三控制信号提供给设置在序列第三级的晶体管传递门；(g)依据提供的所述第三控制信号，将位数据从位于序列第四级至最后级的锁存器向位于第三级至最后级的所述锁存器移位；(h)经由位于序列第四级至最后级的控制信号输入线，将第四控制信号提供给位于序列第四级至最后级的晶体管传递门；以及(i)依据提供的所述第四控制信号，将输入数据向位于序列第四级至最后级的所述锁存器移位，其中所述第三和第四控制信号以交错时间模式提供，而所述第三控制信号在所述第四控制信号前被提供。
16.如权利要求14所述的方法，其特征在于，步骤(a)至(c)发生在步骤(d)和(e)之前。
17.如权利要求15所述的方法，其特征在于步骤(a)至(c)发生在步骤(d)和(e)之前，而步骤(f)和(g)发生在步骤(h)和(i)之前但发生在步骤(a)至(e)之后。
18.如权利要求15所述的方法，其特征在于，还包括重复所述步骤(a)至(i)。
19.一种移位寄存器器件，包括以序列形式出现并沿位数据输入线串联连接的多个锁存器，每个锁存器存储一个数据位；以及序列地连接于所述锁存器的控制信号输入线，每条线在操作上提供控制信号以将位数据沿所述位数据输入线进行移位，其中所述控制信号以交错时间模式并以相反顺序施加。
20.如权利要求19所述的移位寄存器器件，其特征在于，还包括连接于所述控制信号输入线的晶体管传递门，其中所述控制信号输入线通过所述晶体管传递门而工作。
21.如权利要求19所述的移位寄存器器件，其特征在于，所述器件包括四个锁存器和四个控制信号。
22.如权利要求21所述的移位寄存器器件，其特征在于，还包括四个晶体管传递门，每个晶体管传递门连接于所述控制信号输入线中的一条。
全文摘要
一种移位寄存器器件器件(30)，包括串联和沿数据位线(34)设置的晶体管传递门(36a－d)和锁存器(32a－d)，各锁存器连接于相应晶体管传递门(36)，每个晶体管传递门(36)由独立的控制信号输入线(C)控制，控制信号输入线(C)将信号(S)提供给连接于它的晶体管传递门(36)。信号(SI－S4)以交错时间模式从安置在序列最后级的锁存器(32d)开始提供，将数据从一个位置移向下一个后级位置。各锁存器(32)能存储一个数据位。移位寄存器(30)占用较少的硅片空间，同时减少工作时所消耗的功率量。
文档编号G11C19/28GK1833292SQ200480022230
公开日2006年9月13日 申请日期2004年7月21日 优先权日2003年8月4日
发明者陈毓明, 蔡明宏, 吴先良 申请人:爱特梅尔股份有限公司