专利名称：测量感测放大器偏移电压的方法及半导体存储器装置的制作方法
技术领域：
本发明是有关于一种半导体存储器装置，特别涉及一种能够立即测量感测放大器的偏移电压的半导体存储器装置。
背景技术：
在半导体存储器装置比如动态随机存取存储器DRAM中，位线感测放大器(以下称为″amp″)被用来放大每个存储器单元中存储的数据的低电压电平，从而该数据能够被读出至半导体存储器装置的外部。
图1显示了传统半导体存储器装置的核心区域中的数据读取路径及数据写入路径。
如图所示，半导体存储器装置包含单元阵列510、位线感测放大器组520、位线感测放大器(BLSA)控制器620、字线驱动器610、I/O感测放大器594、写入驱动器592、本地输入/输出线预充电器570及Y译码器630。
半导体存储器装置另外包含位线控制器650，用于控制BLSA控制器620；本地预充电器控制器530，用于控制本地输入/输出线预充电器570；写入驱动器控制器580，用于控制写入驱动器592；以及Y译码器控制器640，用于控制Y译码器630。
在传统的存储器装置中，在写入动作期间，来自输入/输出垫(pad)DQ的数据经由输入/输出驱动器598并经由全局输入/输出线GIO而传送给写入驱动器592；在读取动作期间，储存在单元阵列中的数据经过输入/输出感测放大器594，沿着全局输入/输出线GIO而转送至输入/输出驱动器598，然后经过输入/输出垫DQ而输出。
写入驱动器592及输入/输出感测放大器594经过本地输入/输出线LIO及LIOB而耦合至位线感测放大器组520，其中控制信号Yi被用来控制该连接。控制信号Yi从Y译码器630发出，即基于输入的列地址。此外，本地输入/输出线预充电器570将本地输入/输出线LIO及LIOB预先充电。
半导体存储器装置中从单元阵列至位线感测放大器组的数据处理细节，即诸如感测、放大、输入等处理的细节被省略，因为它们对于本领域技术人员而言是显而易见的。
另一方面，有各种构成BLSA控制器620的具体电路，其用以使感测放大器522激活，其中图2A显示了位线选择器622，图2B描述了位线预充电器控制器624，图2C呈现了感测放大器驱动器626。
在从位线感测放大器522的输出中，它们具有的特征在于，由于各种原因而发生某些偏移电压，例如MOS晶体管装置的阈值电压差、转移电导之差、以及位线与反向位线间之差等等。由于当储存于单元阵列510中的数据被加载至位线时，该位线的电压变动不大，所以如果感测放大器522的偏移电压较大时，可能难以保证半导体存储器装置的稳定读取动作。因此，为了确保半导体存储器装置的稳定读取动作，感测放大器的偏移电压应当加以测量。
根据现有技术，为了测量感测放大器的偏移电压，首先针对置于与单元储存节点相对的位置处的电极的偏压加以变动。接着，感测放大器根据该偏压的变动来感测从单元阵列输出的数据，作为结果，判断该数据是否错误，由此通过对其应用理论公式而计算偏移电压。
然而，在传统的方法中，由于不容易精确地测量单元阵列中单位(unit)单元的电容以及与该单位单元耦合的位线的电容，所以计算位线感测放大器的纯偏移电压一直很困难。直到现在，位线感测放大器的偏移电压仅能近似地计算，而非准确地测量，由此因为偏移电压不正确，所以半导体存储器装置的稳定操作无法得到保证。
发明内容
因此本发明的目的是提供一种能够计算位线感测放大器的单纯偏移电压的半导体存储器装置。
本发明的另一目的是提供一种半导体存储器装置，其能够通过将可控制的测试电压供应给位线感测放大器来测量偏移电压。
根据本发明的一方面，提供一种半导体存储器装置，用以测量感测放大器的偏移电压，其包含位线感测，用于放大位线与反向位线间的电压差，响应于输入的命令及地址而传递存储器单元中存储的数据；数据输入/输出线及反向数据输入/输出线，位于核心区域内，经由一个或多个开关而耦合至位线及反向位线；以及外部电压供应控制器，用以传输测试电压至数据输入/输出线及反向数据输入/输出线中，以响应一测试控制信号。
根据本发明的另一方面，提供一种测量感测放大器的偏移电压的方法，包含步骤将从与外界相连的接触垫而来的测试电压施加至核心区域中的数据输入/输出线，使得用于数据输入/输出线的均衡化信号去激活，并且切断与待测感测放大器相耦合的所有存储器单元；停止测试电压的施加；激活感测放大器；并且通过存储器装置的读取路径来读取由感测放大器放大的数据。
从与附图相结合地给出的优选实施例的如下描述中，本发明的上述和其他目的及特征将变得明显，在附图中图1是显示了传统半导体存储器装置中的数据输入/输出路径结构的方框图；图2A是代表图1所示BLSA控制器中所含的位线选择控制器的示意电路图；图2B是说明图1所示BLSA控制器中所含位线预充电器控制器的示意电路图；图2C是说明图1所示BLSA控制器中嵌入的感测放大驱动器的示意电路图；
图3是显示了根据本发明实施例的半导体存储器装置中的数据输入/输出路径结构的方框图；图4A是描述了包含于图3所示X路径控制器中的感测放大器中断器的示意电路图；图4B是描述了包含于图3所示X路径控制器中的时序控制器的方框图；图4C是描述了包含于图3所示X路径控制器之中的X译码器中断器的示意图；图4D是描述了包括在图3所示X路径控制器之中的区块控制信号产生器的示意图；图5是显示了图3所示外部电压供应指令产生器及本地线路预充电器控制器的方框图；图6是显示了图3所示写入中断器及周围结构的方框图；图7是代表图3所示半导体存储器装置中感测放大器运作的时序图；图8是显示了构成本发明半导体存储器装置的Y译码器中断电路的示范实施例的逻辑电路图；图9是显示了构成根据本发明另一实施例的半导体存储器装置的测试模式设定电路的方框图；图10是显示了构成半导体存储器装置的X路径控制器中所含的感测放大器中断器的示意电路图；图11是显示了构成半导体存储器装置的X译码器的方框图；图12是显示了构成半导体存储器装置的BLSA控制器中所含的位线选择控制器的示意电路图；图13是代表在根据本发明第二实施例的半导体存储器装置的零测试模式中测试感测放大器的偏移电压时的操作的时序图；图14是表示在半导体存储器装置的第一测试模式中测试感测放大器的偏移电压时的操作的时序图；以及图15是叙述了在半导体存储器装置的第二测试模式中测试感测放大器的偏移电压时的操作的时序图。
具体实施例方式
以下将参照附图，详细地描述根据本发明的半导体存储器装置。
图3是显示了根据本发明实施例的半导体存储器装置中数据输入/输出路径结构的方框图。
如图所示，本发明第一实施例的半导体存储器装置包含位线感测放大器区块120，具有位线感测放大器122，用以放大位线BL与反向位线BLB之间的电压差，其在读取数据时传递存储器单元阵列110中写入的数据；本地输入/输出线LIO及反向本地输入/输出线LIOB，位于核心区域之内，经由一个或多个开关而耦合至该位线及反向位线；第一外部电压供应垫162，连接至本地输入/输出线LIO；第二外部电压供应垫164，连接至反向本地输入/输出线LIOB；以及外部电压供应控制器150，用以切换本地输入/输出线LIO与第一外部电压供应垫162的连接、以及反向本地输入/输出线LIOB与第二外部电压供应垫164的连接。在上文中，外部电压供应控制器150由外部电压供应指令产生器140提供的外部电压供应指令LIO_force所控制。
在一般的DRAM装置情况中，其上储存有数据的所有单元的区域被分为数个单元的阵列区块，其中每个单元阵列区块是由数个单元阵列构成；以及位线感测放大器阵列，其位于单元阵列之间。一个单元阵列含有数个单元列，一个单元列含有连接位线对的存储器单元，一个位线感测放大器阵列是由数个位线感测放大器组成。
一个位线感测放大器阵列负责上、下单元阵列的结构被称为共享式感测放大器结构，其中共享式感测放大器结构中的一个位线感测放大器被耦合至单元列的一对位线(上位线对)，其通过上位线选择开关而属于上单元阵列；以及耦合至单元列的一对位线(下位线对)，其通过下位线选择开关而属于下单元阵列。
此外，半导体存储器装置包括X译码器210，用以根据地址X而激活所选字线；位线感测放大器(BLSA)控制器220，用以控制数据位线BL及反向位线BLB的预充电、位线感测放大器的驱动等；X路径控制器250，用以调整位线感测放大器控制器220的控制操作的时序；Y译码器230，用以控制将位线连接至本地输入/输出线的Yi开关；Y译码器控制器240，用以控制Y译码器230的驱动；以及测试模式判定器290，用以提供测试导入(conduction)指令TM_F。
另外，半导体存储器装置还包括本地线预充电组件170，用以预充电本地输入/输出线LIO、LIOB；以及本地线预充电控制器130，用以产生本地线预充电指令LIO_PSTB，以控制本地线预充电组件170。
在根据本发明的半导体存储器装置中，在写入处理期间，来自于输入/输出垫(DQ)198的数据经由输入/输出驱动器196，经过全局输入/输出线GIO而传递至写入驱动器192；在读取处理期间，储存在存储器单元中的数据经过输入/输出感测放大器194，沿着全局输入/输出线GIO而转送至输入/输出驱动器196，然后经过输入/输出垫(DQ)198而输出。上述写入驱动器192受控于写入驱动器控制器180之下。
图4A是描述了包含于图3所示X路径控制器中的感测放大器中断器的示意电路图；图4B是描述了包含于图3所示X路径控制器中的时序控制器的方框图；图4C是描述了包含于图3所示X路径控制器中的X译码器中断器的示意图；图4D是描述了包括在图3所示X路径控制器中的区块控制信号产生器的示意图。
特别地，X路径控制器250包含图4A所示感测放大器中断器260图4B所示时序控制器270、图4C所示X译码器中断器280、以及图4D所示区块控制信号产生器290。图4A所示感测放大器中断器260包含使能触发器261，用以使感测放大器使能信号saen由感测放大有效信号act_sa激活；去使能触发器262，用以使感测放大器使能信号saen由感测放大预充电信号pcg_sa去激活；锁存器265，用以保持双态(toggled)状态；以及输出控制器266，用于根据外部电压供应指令LIO_force而控制感测放大器使能信号saen的输出。输出控制器266内含NOR门及反向器，用以输入来自于锁存器265及外部电压供应指令LIO_force的输出，并且当外部电压供应指令LIO_force由逻辑高状态″H″激活时，总是允许感测放大器使能信号saen由逻辑低状态″L″去激活。
图4B所述时序控制器270在响应一低有效脉冲ratvp时，输出位线有效信号act_b1、字线有效信号act_b1以及感测放大器有效信号act_sa，并且在响应一低预充电脉冲时，输出位线预充电信号pcg_b1、字线预充电信号pcg_w1、以及感测放大器预充电信号pcg_sa。当响应这些信号中的感测放大器有效信号act_sa及感测放大器预充电信号pcg_sa时，感测放大器中断器260产生感测放大器使能信号saen。
图5是显示图3所示外部电压供应指令产生器及本地线路预充电器控制器的方框图。优选地，外部电压供应指令产生器140包含使能触发器144，用于在测试操作期间发出低有效脉冲时，使得外部电压供应指令LIO_force由逻辑高状态″H″激活；去使能触发器142，用于在发出写入cas(列地址选通)脉冲时，使得外部电压供应指令LIO_force由逻辑低状态″L″去激活；以及锁存器/延迟电路148，用于调整外部电压供应指令LIO_force的输出时序。此外，优选地，锁存器/延迟电路148包含下降沿延迟器149，用于通过去使能触发器142而延迟外部电压供应指令LIO_force的下降沿。
与通常情况中一样，响应写入cas脉冲casp_wt或读取cas脉冲casp_rd，本地线路预充电控制器130可使本地线路预充电信号LIO_RSTB由逻辑高状态″H″去激活一段时间，其中外部电压供应指令LIO_force不论激活多长时间，还被逻辑高状态″H″去激活。通过本地线路预充电信号LIO_RSTB，本地输入/输出线路对被维持在一状态下它们以一定的预充电电压来预充电，其预充电的时间是在数据因读取、写入及测试等而传递于输入/输出线上时之外的时间。
图6是显示图3所示写入中断器及周围结构的方框图。与通常情况中一样，写入驱动器控制器180产生在某一段时间内激活的写入驱动器使能信号，其是响应写入cas脉冲casp_wt的输入而执行写入动作所必需的，其中在所示结构情况下，如果测试信号TM_F是逻辑高状态″H″，则写入驱动器使能信号en由逻辑低状态″L″去激活。也就是，在本发明的感测放大器偏移电压测试情况下，其使得写入驱动器192去激活。
图7是描述了与图3所示半导体存储器装置中的感测放大器运作有关的时序图。以下将参考图7，详述第一实施例的运作。
在本发明的半导体存储器装置中，测试模式决定装置中激活的测试导入指令TM_F在测试偏移电压时被输出。基于上述，测试模式中的驱动已由X译码器中断器250、外部电压供应指令产生器140及写入驱动器控制器180进行，它们响应于测试模式信号TM_F而驱动或停止。与通常情况中一样，即使在测试模式中，根据外部有效指令，例如外部控制信号，执行数个动作。在发出有效指令时，若低有效脉冲由命令译码器(未显示)产生，则外部电压供应指令由逻辑高状态″H″激活，位线均衡化信号bleg由逻辑高状态″H″激活，字线信号WLi被正确给出，从而待测试的存储器单元基于地址X来选择(S120)。在共享式感测放大器结构中，位线选择信号bish/bis1被传送用以选择两个位线均衡化开关之一(在步骤120)。
由于根据外部电压供应指令LIO_force经过第一及第二外部电压供应垫162及164来施加外部测试电压，所以具有与外部电压相同大小的电压差被提供给位线及反向位线，其于执行步骤S120之后已被预充电电压均衡化。
根据本发明，为了测试偏移电压，预定的测试电压被输入至存储器单元。也就是，经由响应于预定测试电压的写入动作，具有预定电平的数据被启动。然后，通过检查单位单元中存储的数据的预定电平，即可测量该偏移电压。
当将测试电压写到存储器单元上时，与正常写入动作相关的多个写入指令在半导体存储器装置中被使用；然后，命令译码器产生写入cas脉冲casp_wd，其是写入指令之一。在接收该写入cas脉冲casp_wd之后，图5所示去使能触发器142通过对其作用一定的延迟时间，使外部电压供应指令LIO_force去激活。
可实施为被确定为地址Y以选择感测放大器(及位线对)的信号Yi在一段时间内可被激活，该感测放大器(及位线对)被耦合至传递测试电压的本地输入/输出对线，此时间段对应于外部电压供应指令LIO_force的激活期间。替代地，该信号可实施为在对应于写入cas脉冲casp_wd的一定延迟时间内被激活。或者在执行测试时，可实施为将地址Y定义至将受到测试电压测试的感测放大器。另外，可实施为将测试电压施加至耦合于本地输入/输出线的所有感测放大器用于测试。
图8是显示了构成本发明半导体存储器装置的Y译码器中断电路的示范实施例的逻辑电路图。
如果测试电压被完整施加于待测试的存储器单元，则将使测试电压的施加得以停止，且使感测放大器激活，因此读取所检测的数据。就此而言，首先允许外部电压供应指令LIO_force被逻辑低状态″L″去激活，由此停止外部电压供应至本地输入/输出线对(S140)。如果外部电压供应指令LIO_force被转移至逻辑低状态″L″，则图4A的感测放大器中断器260使感测放大器使能信号saen由逻辑高状态″H″激活，由此激活感测放大器(S160)。然后，感测放大器读出已放大的值(S180)，其中利用读取路径来读取数据的处理在本实施例的存储器装置中被应用。因此，即使当读取在测试模式中检测的值时，与一般的读取处理中一样，命令译码器输出一读取cas脉冲casp_rd。如果读取cas脉冲casp_rd已发出，则使信号Yi激活，还使其对应的Yi开关接通，以便选择被耦合至本地输入/输出线对的感测放大器。当施加测试电压时，数个感测放大器(位线)被连接于一对本地输入/输出线；但是当读取通过测试而检测的值时，仅一个感测放大器(位线)应当被连接至一对本地输入/输出线。
在步骤S180的读取动作中，其方式为已被感测放大器放大的位线上的数字值通过开关Yi的接通而连接至本地输入/输出线路，然后被IO感测放大器放大，由此将其经由GIO线路而输出至外部输入/输出引脚。如果从外界施加的测试电压差大于感测放大器的偏移电压，则施加的测试电压的数字值将被读出；另一方面，如果从外界施加的测试电压差小于感测放大器的偏移电压，则将无法通过引导至预充电(重置)状态来执行读取动作。根据本发明而测量的偏移电压是响应于由字线信号WLi、位线及感测放大器选择的存储器单元来产生的。
当步骤S180中的读取动作被完成之后，感测放大器使能信号saen、字线信号WLi等将被低预充电脉冲去激活，此脉冲是由命令译码器输出，其决定了当前时间点作为预充电的时间点；然后，在上、下位线选择开关被接通期间，位线对或本地输入/输出线对被预充电。
图9是显示了构成根据本发明另一实施例的半导体存储器装置的测试模式设定电路的方框图。
此外，根据本发明的半导体存储器装置能够执行测试，用以基于数个用于确定测试模式的指令来测量偏移电压。
在此情况下，半导体存储器装置的测试运作几乎等同于上面图3至图8中所述的半导体存储器装置，不同的是，测试模式判定器290′支持偏移电压测试模式的六种组合，对于应用每个测试模式则有部件的结构差异。
特别地，根据本发明的半导体存储器装置之内的测试模式判定器290′输出单个的测试导入指令TM_F及三个测试模式信号。零指令TM_0是在零测试模式中激活的信号，第一指令TM_1是在第一测试模式中激活的信号，第二指令TM_2是在第二测试模式中激活的信号。
在零测试模式下，测试电压被施加至Yi开关及X译码器所选择的存储器单元，然后读取动作响应于外部指令而执行。在第一测试模式下，单个位线被耦合至待测试的感测放大器，然后在断开所有存储器单元用于读取动作的状态下，测试电压被施加于其上。在第二测试模式下，在位线被断开的状态下，测试电压被施加于感测放大器，然后读取动作被执行。
单一测试执行指令TM_F通常在任一测试模式下可激活，当第二指令TM_2激活时第一指令TM_1将无意义。因此，可获得如下六种组合测试模式″TM_0＝on，TM_1＝off，TM_2＝off″、″TM_0＝on、TM_1＝on，TM_2＝off″、″TM_0＝on，TM_2＝on″、″TM_0＝off，TM_1＝off，TM_2＝off″，″TM_0＝off，TM_1＝on，TM_2＝off″、″TM_0＝off，TM_2＝on″。
在第一及第二测试模式下，由于没有用于储存所施加的测试电压的装置，一旦外部电压供应指令被去激活，在感测放大器使能信号即被激活之后，需要的是直接放大所施加的测试电压。首先，如果感测放大器开始放大操作，则只要感测放大器被接通，放大的数字值即被锁存。因此，在第一测试模式及/或第二测试模式的处理中，可设计为在测试电压被施加于集总地耦合至一对输入/输出线的所有感测放大器之后，依序读取每个感测放大器而执行测试。
图10是显示了构成半导体存储器装置的X路径控制器中所含的感测放大器中断器的示意电路图。感测放大器中断器260′包括内部中断器262′，具有与第3A图所示感测放大器中断器260相似的结构；使能触发器263′，用于根据外部信号In_ext而使感测放大器使能信号saen激活；去使能触发器264′，用于根据感测放大器预充电信号pcg_sa而使感测放大器使能信号saen去激活；锁存器265′，用于锁存使能触发器263′和去使能触发器264′导出的双态结果；以及输出控制器266′，用于中断感测放大器使能信号saen的输出，其是来自锁存器265′的输出。
时序控制器270、X译码器中断器280以及位线控制器290的结构与图4B至图4D所示的示范实施例是相同的。
图11是显示了构成半导体存储器装置的X译码器的方框图。X译码器210′的结构与现有技术是类似的，不同的是用于激活X译码器210′的X译码器使能信号xden并非直接输入，而是通过输入控制器212′来输入。在第一测试模式的情况下，输入控制器212′切断X译码器使能信号xden的输入，由此使得X译码器210′去激活。
图12是显示了位线选择控制器的示意电路图，其包含在构成半导体存储器装置的BLSA控制器中。位线选择开关控制器222允许所有上、下位线开关可通过在位线预充电的状态时输入逻辑低的位线控制信号blctl而接通，其中当在第二测试模式中没有位线预充电时，将使所有上、下位线开关断开。
图13是叙述了在根据本发明第二实施例的半导体存储器装置的零测试模式中测试感测放大器的偏移电压时的操作的时序图。以下将参照图13所示的信号，详细说明本发明第二实施例在零测试模式中的操作。
在半导体存储器装置的零测试模式中执行测试的情况下，首先提供在测试模式判定器中激活的测试导入指令TM_F及测试模式信号TM_0。利用这些信号，该测试模式即可由X路径中断器250、外部电压供应指令产生器140、以及写入驱动器控制器180来实施，其基于测试导入指令TM_F而驱动或停止。此外，与通常操作的情况中一样，在第二实施例的半导体存储器装置的偏移电压测试情况下，优选的是，一系列动作是根据外部有效指令(正确地说，外部控制信号的分析)而执行。在有效指令的情况下，如果低有效脉冲ratvp由命令译码器(未显示)产生，则外部电压供应指令LIO_force由逻辑高状态″H″激活，位线均衡化信号bleq由逻辑低状态″L″去激活，字线信号WLi被正确地给出，从而待测试的存储器单元基于X地址来选择(S120)。在共享式感测放大器结构中，位线选择信号bish/bisl被传递，以在步骤120中选择两个位线均衡化开关之一。
外部测试电压根据外部电压供应指令LIO_force而应用于第一及第二外部电压供应垫162及164；然后，在执行步骤S120之后，与外部电压具有相同大小的电压差被施加至位线及反向位线，其已利用预充电电压而均衡化。
在通过本发明测试偏移电压时，将一定电平的电压施加于待测试的存储器单元以测量偏移电压的操作，即写入动作，必须通过将测试电压写在存储器单元上来执行。当写入测试电压于存储器单元上时，优选地使用写入指令，与一般处理中一样；命令译码器产生写入cas脉冲casp_wd，以代表写入指令。图5所示输入写入cas脉冲casp_wd的去使能触发器142允许通过对其给予一定延时来使外部电压供应指令被去激活。
可实施为被判定作为用以选择感测放大器(及位线对)的地址Y的信号Yi能够在一段时间内被激活，该感测放大器(及位线对)被耦合于载有测试电压的本地输入/输出线对，此段时间则对应于外部电压供应指令LIO_force的激活期间。替代地，该信号可实施为其在对应于写入cas脉冲casp_wd的一定延迟时间内可被激活。另外，在执行测试时，可将其实施为将地址Y表征至待由测试电压测试的感测放大器。此外，可实施为利用图8所述Y译码控制器，将测试电压施加于耦合至本地输入/输出线对的所有感测放大器用于测试。
如果测试电压被完全施加于待测试的存储器单元，则使测试电压的施加得以停止，并使感测放大器激活，由此读取所检测的数据。为此，首先将使外部电压供应指令LIO_force由逻辑低状态″L″去激活，由此停止外部电压供应至本地输入/输出线对(S140)。
如果在外部电压供应指令LIO_force是逻辑低状态″L″的状态下，使能指令In_ext从装置外部输入，则图10的感测放大器中断器260′使感测放大器使能信号saen由逻辑高状态″H″激活，由此激活感测放大器(S160)。随后，读取由感测放大器放大的值的处理(S180)应用了利用存储器装置中的读取路径来读取数据的处理。因此，即使当读取在测试模式下检测的值，与一般的读取处理中一样，命令译码器输出读取cas脉冲casp_rd，使得信号Yi激活，还使其对应的Yi开关接通。在施加测试电压时，数个感测放大器(位线)被连接于一对本地输入/输出线；但是在读取通过测试而检测到的值时，仅一个感测放大器(位线)应当被连接于一对本地输入/输出线。
在步骤S180中的读取动作情况下，其以这样的方式来执行如果从外部施加的测试电压差大于感测放大器的偏移电压，则施加的测试电压的数字值将被读出；否则，如果从外部施加的测试电压差小于感测放大器的偏移电压，则无法通过引导至预充电(重置)状态来执行读取动作。本发明的实施例中用于测量的偏移电压是从字线信号WLi选择的存储器单元、以及从位线与感测放大器发出的。
当步骤S180中的读取动作已被完成时，感测放大器使能信号saen、字线信号WLi等被预充电脉冲去激活，该脉冲由命令译码器输出，其判定当前的时间点作为预充电的时间点；然后，在上、下位线选择开关被接通的状态下，执行本地输入/输出线对的预充电处理。
图14描述了当关于根据本发明第二实施例的半导体存储器装置而执行第一测试模式时每个信号的时序图。以下将参照图14所示的信号，详述本发明的第二实施例在第一测试模式下的动作。
在半导体存储器装置的第一测试模式下执行测试的情况下，首先，在测试模式判定器中激活的测试导入指令TM_F及测试模式信号TM_0被输出。利用这些信号，测试模式由X路径中断器250、外部电压供应指令产生器140及写入驱动器控制器180来实施，其基于测试导入指令而驱动或停止。根据有效指令，如果低有效脉冲ratvp由命令译码器(未显示)产生，则外部电压供应指令LIO_force由逻辑高状态″H″激活，位线均衡化信号bleq由逻辑低状态″L″去激活(S120)。在共享式感测放大器结构中，位线选择信号bish/bisl在步骤120中被转移，以选择两个位线均衡化开关之一。图9所示X译码器210′在步骤S120中被去激活，因为如果第一测试模式信号TM_1被施加于其上，则使能信号en由逻辑低状态″L″去激活。
由于依据外部电压供应指令LIO_force经过第一及第二外部电压供应垫162及164来施加外部测试电压，在进行步骤S120之后，与外部电压具有相同大小的电压差被释出至位线及反向位线，其已利用预充电电压而均衡化。
第一测试模式只有在没有存储器单元被耦合至连接于感测放大器的位线对的状态下才执行。因此，不需要写入动作处理；但是优选地利用写入cas脉冲casp_wd，与其它模式中一样，以与时序相协调。
图3中输入写入cas脉冲casp_wd的去使能触发器142使得外部电压供应指令LIO_force通过向其给予一定的延迟时间而去激活。
可实施为被判定作为用以选择感测放大器(以及位线对)的地址Y的信号Yi能够在一段时间内激活，该感测放大器(以及位线对)被耦合于载有测试电压的本地输入/输出线对，此段时间则对应于外部电压供应指令LIO_force的激活期间。替代地，该信号可实施为在对应于写入cas脉冲casp_wd的一定延迟时间内可将该信号激活。另一方面，在执行测试时，可将其实施为将地址Y表征至待由测试电压测试的感测放大器。此外，可实施为使用图8的Y译码控制器，将测试电压施加于耦合至本地输入/输出线对的所有感测放大器用于测试。
在从写入cas脉冲casp_wd的激活时间点起经过一定的延迟时间之后，允许外部电压供应指令LIO_force由逻辑低状态″L″去激活，由此停止外部电压供应至本地输入/输出线对(S140)。然后，在步骤S160中进行感测放大器使能信号saen的激活。也就是，在零测试模式信号TM_0的去激活情况下，图14中外部电压供应指令LIO_force的去激活造成了感测放大器使能信号saen的激活；如果TM_0信号被激活，则根据与图13中一样的分离式外部指令，感测放大器使能信号saen被激活。
随后，读取由感测放大器放大的值的处理(S180)采用了利用存储器装置中的读取路径来读取数据的处理；因此，命令译码器输出一读取cas脉冲casp_rd，与在一般的读取处理中一样，使得信号Yi激活，还使得对应的Yi开关接通。
在步骤S180的读取动作情况下，其执行方式为如果从外部施加的测试电压差大于感测放大器的偏移电压，则施加的测试电压的数字值将被读出；另一方面，如果从外部施加的测试电压差小于感测放大器的偏移电压，则将无法通过引导至预充电(重置)状态来执行读取操作。本发明实施例的测试模式中的偏移电压是从感测放大器以及一对与其相耦合的一对位线而发生的。
当步骤S180的读取动作已被完成之后，感测放大器使能信号saen由预充电脉冲去激活，该脉冲由命令译码器输出，其判定当前的时间点作为预充电的时间点；然后，在上、下位线选择开关被接通的状态下，执行位线及/或输入/输出线对的预充电处理。
图15说明了在关于根据本发明第二实施例的半导体存储器装置来执行第二测试模式时每个信号的时序图。以下参照图15所示信号，详细叙述本发明第二实施例在第二测试模式下的操作。
当在半导体存储器装置的第二测试模式下执行测试时，首先在测试模式判定器中激活的测试导入指令TM_F及测试模式信号TM_0被输出。通过这些信号，测试模式由X路径中断器250、外部电压供应指令产生器140、以及写入驱动器控制器180来实施，其基于测试导入指令TM_F而驱动或停止。根据有效指令，如果低有效脉冲ratvp由命令译码器(未显示)产生，则外部电压供应指令LIO_force由逻辑高状态″H″激活，位线均衡化信号bleg由逻辑低状态″L″去激活(S120)。在此测试模式中，该步骤(S120)使得全部两个位线均衡化开关关闭，由此将位线从待测试的感测放大器断开。
由于依据外部电压供应指令LIO_force经过第一及第二外部电压供应垫162及164来施加外部测试电压使用时，在执行步骤S120之后，与外部电压具有相同大小的电压差被释出给位线及反向位线，其已利用预充电电压而均衡化。
在第二测试模式中，也无需写入动作；但是优选地使用写入cas脉冲casp_wd，与其它模式中一样，以与时序相协调。
图3中输入写入cas脉冲casp_wd的去使能触发器142允许外部电压供应指令LIO_force通过向其赋予一定的延迟时间而去激活。
可实施为被判定作为用以选择感测放大器(以及一对位线)的地址Y的信号Yi可在一段时间内被激活，该感测放大器(以及一对位线)被耦合于一对载有测试电压的本地输入/输出线，此段时间则对应于外部电压供应指令LIO_force的激活期间。另一种实施则是在对应于写入cas脉冲casp_wd的一定延迟时间内可将该信号激活。另一方面，在执行测试时，可将其实施为将地址Y表征至待由测试电压测试的感测放大器。此外，可实施为利用图8的Y译码控制器，将测试电压施加到耦合至本地输入/输出线对的所有感测放大器用于测试。
在从写入cas脉冲casp_wd的激活时间点起过去一定的延迟时间之后，允许外部电压供应指令LIO_force由逻辑低状态″L″去激活，由此停止外部电压供应至本地输入/输出线对(S140)。然后，在步骤S160中进行感测放大器使能信号saen的激活。也就是，基于TM_0信号的逻辑状态，决定是否使用了外部指令。
随后，读取由感测放大器放大的值的处理(S180)应用了利用存储器装置中的读取路径来读取数据的处理。因此，在执行测试时，命令译码器输出一读取cas脉冲casp_rd，如同一般读取处理，即使当读取所检测的数据时，仍使得信号Yi激活，还使对应的Yi开关接通。
在步骤S180中的读取动作情况下，其执行之方式是如果从外部施加的测试电压差大于感测放大器的偏移电压，则施加的测试电压的数字值将被读出；另一方面，如果从外部施加的测试电压差小于感测放大器的偏移电压，则将无法通过引导至预充电(重置)状态来执行读取操作。本发明实施例中的偏移电压是从感测放大器以及一对与其相耦合的一对位线而发生的。
当步骤S180的读取动作已被完成之后，感测放大器使能信号saen由预充电脉冲去激活，该脉冲是由判定目前时间点作为预充电时间点的命令译码器输出的，然后在上、下位线选择开关被接通的状态下，位线及/或一对输入/输出线的预充电处理被执行。
结果，利用本发明的半导体存储器装置，位线感测放大器的偏移电压可这样来精确地测量，即判定是否通过将测试电压直接施加于位线感测放大器来进行放大，而不是通过计算而得的估计值。
此外，本发明在施加测试电压时使得位线或输入/输出线断开，由此测量数种情况下的偏移电压，还可仅测量位线感测放大器的偏移电压。
本申请包含与2004年10月30日向韩国专利局提交的韩国专利申请号2004-87670相关的主题内容，在此通过参照，援引其全部内容。
尽管已关于特定实施例描述了本发明，但是对于本领域技术人员明显的是，不脱离如所附权利要求限定的发明精神和范围，可做出各种变化和改型。
符号说明110存储器单元阵列120，520 位线感测放大器区块122位线感测放大器130本地线路预充电控制器140外部电压供应指令产生器142去使能触发器144使能触发器148锁存器/延迟电路150外部电压供应控制器180，580 写入驱动器控制器192，592 写入驱动器194，594 输入输出感测放大器196，598 输入/输出驱动器170本地线预充电组件210X译码器220，620 位线感测放大器控制器222位线选择开关控制器230，630 Y译码器240，640 Y译码器控制器250X路径中断器260感测放大器中断器261使能触发器262去使能触发器265锁存器266输出控制器270时序控制器
280X译码器中断器290测试模式判定器510单元阵列522感测放大器530本地预充电器控制器570本地输入输出线预充电器610字线驱动器622位线选择器624位线预充电器控制器626感测放大器驱动器650位线控制器。
权利要求
1.一种用以测量感测放大器的偏移电压的半导体存储器装置，包括位线感测，用以放大位线及反向位线间的电压差，并响应于输入的命令及地址，传送存储器单元中存储的数据；数据输入/输出线及反向数据输入/输出线，位于核心区域内，经由一个或多个开关而耦合至该位线及该反向位线；外部电压供应控制器，用以响应于测试控制信号，将测试电压传输至该数据输入/输出线及该反向数据输入/输出线。
2.如权利要求1所述的半导体存储器装置，还包括外部电压供应指令产生器，用以产生外部电压供应指令，以接通第一及第二开关。
3.如权利要求2所述的半导体存储器置，其中该测试电压经过供应垫分别从该半导体存储器装置的外部输入。
4.如权利要求3所述的半导体存储器装置，其中该外部电压供应控制器包含第一开关，用以基于测试控制信号，连接或断开数据输入/输出线至第一外部电压供应垫；第二开关，用以基于测试控制信号，连接或断开反向数据输入/输出线至第二外部电压供应垫。
5.如权利要求4所述的半导体存储器装置，其中该第一及该第二开关分别是单晶体管。
6.如权利要求1所述的半导体存储器装置，其中该第一及该第二外部电压供应垫是分离的垫，其不同于用于一般存储器芯片的数据输入及输出、指令或地址的外部端口连接的垫。
7.如权利要求6所述的半导体存储器装置，其中该外部电压供应指令产生器包含使能触发器，用以基于存储器装置中产生的低有效脉冲以及测试模式信号，使外部电压供应指令激活；去使能触发器，用以基于存储器装置中产生的写入cas信号，使外部电压供应指令去使能；以及时序控制器，用以调整该外部电压供应指令的输出时序。
8.如权利要求7所述的半导体存储器装置，其中该时序控制器包含下降沿延迟，其用以将该外部电压供应指令的下降沿延迟预置时间段。
9.如权利要求1所述的半导体存储器装置，还包括测试模式设定器，用以输出测试执行指令，以执行偏移电压的测试。
10.如权利要求9所述的半导体存储器装置，其中该测试模式设定器输出该测试执行指令以及数个测试模式信号，以改变用以测试偏移电压的方法。
11.如权利要求1所述的半导体存储器装置，还包括写入驱动器，用于提供在运送区域中供应的电压，作为数据输入/输出线与反向数据输入/输出线间的电压差，其中当偏移电压测试被执行时，该写入驱动器被去激活。
12.如权利要求1所述的半导体存储器装置，还包括写入驱动控制器，用以输入存储器装置中供应的写入cas信号，以输出写入驱动器使能信号，其中当偏移电压测试被执行时，该写入驱动器使能信号被去使能。
13.如权利要求1所述的半导体存储器装置，还包括感测放大器控制器，用以使感测放大器使能信号去激活，该感测放大器使能信号在该外部电压供应控制器进行连接操作时是用于该感测放大器的驱动控制信号。
14.如权利要求1所述的半导体存储器装置，还包括感测放大器控制器，用以在测试偏移电压时通过单独的外部输入信号来产生感测放大器使能信号，其是用于该感测放大器的驱动控制信号。
15.如权利要求1所述的半导体存储器装置，还包括X译码器，其中该X译码器在激活时选择待存取的存储器单元，在偏移电压的测试时则去激活。
16.如权利要求1所述的半导体存储器装置，还包括上位线选择开关，用以将具有存储器单元的上位线连接至位线感测放大器；下位线选择开关，用以将具有存储器单元的下位线连接至位线感测放大器；以及位线选择开关控制器，用于在偏移电压测试被执行时切断上和下位线选择开关。
17.一种测量感测放大器的偏移电压的方法，该方法包括步骤(a)将来自连接于外界的接触垫的测试电压施加至核心区域中的数据输入/输出线，使得用于数据输入/输出线的均衡化信号去激活，并且在与待测试的感测放大器相耦合的多个存储器单元之中选择待测试的存储器单元；(b)使测试电压的施加停止；(c)使感测放大器激活；以及(d)经由存储器装置的读取路径，读取由该感测放大器放大的数据。
18.如权利要求17所述的方法，还包括在步骤(a)之后，将待测试的感测放大器连接至数据输入/输出线的步骤(a1)。
19.如权利要求18所述的方法，其中步骤(b)包含步骤(b1)从数据输入/输出线断开感测放大器，其中该方法还包括在步骤(b)之后，为数据输入/输出线执行预充电的步骤(b2)，在步骤(c)之后，将感测放大器连接回至数据输入/输出线的步骤(c1)。
20.如权利要求19所述的方法，其中步骤(a)是根据来自外界的有效指令而执行的，步骤(d)是根据来自外界的读取指令而执行的。
21.如权利要求19所述的方法，其中步骤(c)是根据来自外界的指令而执行的。
22.如权利要求19所述的方法，其中步骤(a)还包含步骤(a2)在顶部和底部连接于感测放大器的位线之中选择一个位线，待测试的存储器单元被耦合至该位线。
23.一种测量感测放大器的偏移电压的方法，该方法包括步骤(a)将来自与外界相连接的接触垫的测试电压施加于核心区域中的数据输入/输出线，使得用于数据输入/输出线的均衡化信号去激活，并且切断与待测试的感测放大器相耦合的所有存储器单元；(b)使该测试电压的施加停止；(c)使该感测放大器激活；以及(d)通过存储器装置的读取路径，读取由感测放大器放大的数据。
24.如权利要求23所述的方法，还包括在步骤(a)之后，将待测试的感测放大器连接至数据输入/输出线的步骤(a1)。
25.如权利要求23所述的方法，其中步骤(b)包含步骤(b1)将感测放大器从数据输入/输出线断开，其中该方法还包括在步骤(b)之后，为数据输入/输出线执行预充电的步骤(b2)，以及在步骤(c)之后，将待测试的感测放大器连接回至数据输入/输出线的步骤(c1)。
26.如权利要求25所述的方法，其中步骤(a)是根据来自外界的有效指令而执行的，步骤(d)是根据来自外界的读取指令而执行的。
27.如权利要求25所述的方法，其中步骤(c)是根据来自外界的指令而执行的。
28.如权利要求25所述的方法，其中步骤(a)还包含步骤(a2)在顶部和底部连接于待测试的感测放大器的位线之中选择一个位线，待测试的存储器单元被耦合至该位线。
29.如权利要求25所述的方法，其中步骤(a)还包含步骤(a3)切断在顶部及底部连接于待测试的感测放大器的所有位线。
全文摘要
一种半导体存储器装置，精确地测量位线感测放大器的偏移电压。本发明的半导体存储器装置包含位线感测放大器，用以放大位线与一反向位线间的电压差，其在数据的读取时传递存储器单元上写入的数据；数据输入/输出线及反向数据输入/输出线，位于核心区域之内，经由一个或多个开关而耦合至位线和反向位线；连接至数据输入/输出线的第一外部电压供应垫；连接至反向数据输入/输出线的第二外部电压供应垫；以及外部电压供应控制器，用以切换数据输入/输出线与第一外部电压供应垫之间的连接、以及反向数据输入/输出线与第二外部电压供应垫之间的连接。
文档编号G11C7/06GK1767059SQ200510077138
公开日2006年5月3日 申请日期2005年6月14日 优先权日2004年10月30日
发明者都昌镐, 孙振硕 申请人:海力士半导体有限公司