专利名称：存储器单元的修复的制作方法
背景技术：
本申请要求于2004年5月20日提交的序列号为60/573,093的美国临时申请的优先权。
存储器制造商可提供存储器模块上的冗余存储器结构。在制造之后装货之前，测试存储器时，冗余结构可用来修复存储器单元阵列，允许其它有缺陷的部分被纠正和使用。这提高制造收益并降低成本。
在以前的存储器单元阵列的实施中，一整数据字节、8位、或字、16位从物理相邻的位单元的单列中读出。一单列由在访问时生成n个数据位的n个位线对组成。这种类型阵列中的缺陷修复通常包括用一备用列来替换一有缺陷的列，该备用列具有与该有缺陷的列相同数目的位线对。在这一方案中，该包含缺陷的列中的所有数据位被替换。加入到2个16位备用列元素中的32个备用位线的一组可以被用来修复达2列的缺陷。在较新的存储器实施中，n位线的每一组生成一单数据位输出，这依赖于列复用器(column multiplexer)的比率。例如，假定列复用器的比率为8∶1，那么8个物理相邻的位线对的一组产生一个数据位。8个物理相邻的位线对的下一组生成下一个数据位。存储器阵列中的缺陷有很大的随机性，且可期望对每一数据位提供2可能的修复元素，这等同于以前的方案位。然而为了这样做，需要256，8*16*2个备用位线对。为了冗余，这增加8倍的阵列开销。
发明内容
一实施方式是一种存储器设备，所述存储器设备包括至少一个具有数据列的存储器单元的子阵列和至少一个具有备用列的子阵列。使用自所述备用子阵列的一单独元素可修复所述存储器单元的子阵列中的单独元素。在一实施方式中，所述存储器单元的子阵列以及所述具有备用列的子阵列是同样的子阵列。
在一实施方式中，一种系统包括访问存储器设备的处理器，所述存储器设备包括至少一个带数据列的子阵列和至少一个具有备用列的备用子阵列。
参考附图，通过阅读本公开，本发明的实施方式可以，得到最好的理解，其中图1显示没有任何冗余的标准存储器单元阵列。
图2显示有冗余的存储器单元阵列。
图3显示存储器单元子阵列的数据映射。
图4显示备用存储器单元子阵列的数据映射。
图5显示有冗余的存储器单元阵列以前的实施方式。
图6显示有冗余的存储器单元阵列的实施方式。
图7显示有冗余的存储器单元阵列的控制部分的实施方式。
图8显示数据输出缓冲器的实施方式。
图9显示使用有修复的存储器阵列的主系统的实施方式。
具体实施例方式
图1显示了无修复的有6个子阵列的存储器阵列10的实施方式。存储器单元阵列10有一主字线100，以及6个子阵列102、104、106、108、110和112。该子阵列由本地字线114、116和118寻址。没有备份来允许修复有缺陷的列，这就是为什么称作“无修复”。
相反地，图2显示存储器阵列20的实施方式，该存储器阵列20有4个子阵列206、208、210和212和2个有备用列202和204的子阵列。这是具有与图1的实施方式相同逻辑尺寸的存储器，但其具有修复。具有备用列202和204的子阵列在这里称作备用子阵列。该存储器单元阵列有一主字线200和本地字线214、216和218，这与图1类似。
对存储器子阵列或备用子阵列的确定数量没有任何要求，图2中的例子仅仅是一个例子。而且，存储器子阵列可以是任何类型的随机存取存储器(RAM)，包括动态RAM(DRAM)或静态RAM(SRAM)。此外，备用子阵列对的位置不局限于这里所给的任何具体的例子。
图3显示了在无修复的情况下，对于存储器阵列30的一半的数据映射的实施方式。如此处所述，子阵列被安排为一对16位子阵列302和304。在该图的顶部，给予地址位A8、A9和A10的值以寻址特定数据列0-7。对于位0-7及逆、位条(bit bar)或位b(bitb)，表306中的值对应数据列0。对于位120-127及其逆，表308中的值对应数据列15。例如，数据列0用为000的地址位A8-A10来寻址，数据0的状态由位0和位b0来确定。这对于该对的两半部分是类似的。
如上所述，这里所给的例子不局限于特定宽度或大小的阵列或子阵列。例如，位图3的数据映射的实施方式可适合使用4列、8列、32列等，按需要调整数据列和寻址位。
相反，在图4中显示了一子阵列的数据映射，该子阵列具有可用于修复的冗余。存储器阵列40再次被分为两部分，16位对402和404。每一数据列例如406具有表408中所示的映射，用于数据列15的映射在表412中示出。对于第二半阵列402，数据列0 414具有表416所示映射，以及数据列15 418具有表420中所示的映射。
各“正常”数据列的映射保持与以前相同，但在每一半中，有2个附加的数据列备份0(SP0)和备份1(SP1)，如在第一半部402中的备用列422和424及在第二半部402中的备用列426和428。它们被用来作为有缺陷的列的替换。必须注意，虽然备用寄存器的位置显示在中央，但它们的位置可以在任何地方。
每一数据位列的输出由感测放大器(sense amplifier)生成，该感测放大器在读操作期间向内部数据输出总线输出一信号，ido<n>430。写电路从内部数据输入总线得到数据，idi<n>432，并在写操作期间写入所选的单元位置。与备用列有关的自感测放大器的输入和输出信号在这里被指定为sp_idi<0∶3>和sp_ido<0∶3>。为讨论方便，将范围限制在内部数据输出总线，内部数据输入总线以类似的方式操作。
参照图5，传统的列替换方案的实施方式显示在存储器体系结构50中。输入至列传送电路(transfer circuit)502和504的列信号col<0∶7>500选择期望的要输出的数据列。列传送电路502和504的输出通过本地双向数据总线dio和diob，512和514，传输到感测放大器阵列506和508。备用列传送电路514的输出也使用该总线，但只是在spcol信号516允许备用列输出时。
如果数据列之一被确定有缺陷，那么信号spcol 516激活备用列传送电路514中的列之一，以替换有缺陷的整列。该激活通常包括烧断用于每一备用列元素的许多修复熔丝和一或更多使有缺陷的列不能工作的熔丝。在传统的列子方案中，如图5所示的方案，熔丝仅定义失效列的地址并使备用列元素能够替换该整列。
在本发明的实施方式中，烧断额外的熔丝以选择分配的备用元素替换哪一数据位。图6中的电路60包括一备用列控制电路(control circuit)600，其提供信号spcol<0∶1>602来选择哪一元素。单独的感测放大器使能信号sp_en用于激活备用感测放大器。当不使用备用感测放大器时，这节约了能量。
不考虑列选择信号604，备用元素代替有缺陷元素发生于数据输出缓冲器中。这不同于当前的解决方法，其中，有缺陷的列是无效的，自备用元素的dio和diob输出通过普通感测放大器(regular sense amp)，以及进入dout路径。
图7中显示了用于控制idi和ido总线上数据的电路。在上面的例子中，实际上有16个数据位和4组选择信号。有4个二四解码器。在此显示其的仅一半，为解码器702和704以简化附图。熔丝锁存器(fuse latch)706和708提供自修复所选的已烧断熔丝的数据。此数据作为spbitn<0∶1>和sp col en<0>提供给二四解码器702，以及所得的选择信号被送至数据输出缓冲器710a-710d。类似的信号被提供给第二解码器704，从而生成两个4位的选择信号并提供给数据输出缓冲器712a-712d。数据列如数据列0，提供数据位，以及备用列，无论那一备用列被激活，提供数据位。选择信号以及备用列和数据列信号都提供给数据缓冲器，该数据缓冲器然后提供输出数据。
在此特定例子中，有一16位宽的数据字，有4个备用列元素可用。每一备用列元素修复4个数据位中的一个，以及需要2位选择熔丝以从4个选择中选一个。
存储器阵列中的缺陷可以被全部包含在单数据位列中，或者科包含两列，例如在第一组最后位线对与下一组第一位线对之间的金属短路。每一备用列元素到数据位块的简单映射不能修复此第二类缺陷。例如，将备用元素0与数据位0-3对应，备用元素1与数据位4-7对应等，不能修复数据位2和3的列之间的短路，因为修复2列需要2个备用元素而只有一个元素映射到这些位。
每一备用列元素到其能够修复的数据位的映射被选择，从而没有任何物理相临的列映射到同样的备用列元素，以提供对单个位和多个位缺陷的最大覆盖范围。此类型的映射方案被称为“分布式”映射。此类型分配的一个例子是利用元素n来修复数据位n、n+m、n+2m等等，其中m是可用的备用元素的数。此例子中的映射如下备用列元素0能修复数据位0、4、8和12。
备用列元素1能修复数据位1、5、9和13。
备用列元素2能修复数据位2、6、10和14。
备用列元素3能修复数据位3、7、11和15。
在一些例子中，4个列缺陷可以被修复，这是对现有方案的改进。在2相邻数据位之间发生的缺陷可具有2那么多的不同的修复缺陷。局限性在于使用两个独立备用元素。例如，利用全部4个备用元素，可以修正数据0和数据1之间的短路以及数据10和数据11之间的短路。而数据0和数据1之间的短路以及数据9和数据10之间的短路不能被修正，因为这需要使用一备用元素两次，该备用元素用于数据1或数据9。
在一些例子中，只有一个缺陷可以被修复。例如，数据0中的缺陷可以被修复，而数据0和数据12的缺陷不能修复，因为备用元素0能仅使用一次。相似地，在2个不同子阵列中的数据0的缺陷不能被修正。当然，这些例子是针对4个备用元素的16位宽的字。其他位宽和备用元素的结合是可能的，并且这些仅旨在作为例子。必须注意，备用子阵列选择性地修复数据字的位子集，比如一个16位数据字中的2位，而不是整个字。位子集比数据字小。
图8显示了输出缓冲器DATA OUT 12的一个例子。来自图7中备用列0 714的备用内部数据输出位0 716和内部数据输出位12 804提供给复用器806。由图7中的二四解码器702和熔丝706和708产生的选择信号确定备用数据输出位716和内部数据输出位804中的哪一个被送至缓冲器808以及最终作为数据输出810的输出。在这种方式中，来自提供数据输出位12 802的失效元素的“坏”数据可以被“好”数据代替，该“好”数据来自提供备用数据输出位0 716的替换元素。这避免了替换整列，同时也为修复提供了更多可用的备用元素。
必须注意，如上所示，备用元素显示在其自身的子阵列中而存储器单元显示在其自身的子阵列中。这只是为讨论方便。返回参照图2，整个存储器由一子阵列如202组成，该子阵列具有存储器单元的数据列和备用单元的备用列。这可称作存储器单元的子阵列及备用列的子阵列，其中子阵列是同样的子阵列。在任一实施方式中，来自备用列的备用单元用于修复各单元级别的数据列中的存储器单元。
已看到在各单元级别，利用备用子阵列，存储器如何被修复，现在可以看到修复的存储器如何被用于系统。图9显示了修复的存储器和访问该存储器的处理器的实施方式。存储器阵列900通常包括至少2个子阵列902和904以及备用子阵列906。存储器被制造后，其被测试，任何有缺陷的单元被识别。
如对于图7中的例子所示，通过使用备用子阵列906中的元素代替，必要的熔丝然后被烧断，以允许在子阵列902和904中有缺陷的列中的各元素被修复。自处理器的观察点，处理器908发送存储器的请求，或读或写，以及存储器阵列900的控制电路进行纠正以使用修复的单元。存储器修复对处理器908是透明的。存储器将所请求的数据或写确认发送回处理器，其中没有修复的指示。
这样，虽然关于这一点已描述了存储器修复的方法和设备的特定实施方式，但这并不意味着认为这样的特定参考是对本发明范围的限制。
权利要求
1.一种存储器设备，其包括存储器单元的至少一个子阵列，其具有数据列；至少一个备用子阵列，其具有备用列，使得使用自所述备用子阵列的一单独元素，可修复所述存储器单元的子阵列中的单独元素。
2.如权利要求1所述的存储器设备，所述存储器单元的至少一个子阵列和所述备用列的至少一个子阵列是同样的子阵列。
3.如权利要求1所述的存储器设备，所述一备用子阵列进一步包括一备用子阵列以使自所述备用子阵列中的单独元素有选择地修复一数据字中的位的一子集，其中所述位的子集比一整字小。
4.如权利要求1所述的存储器设备，进一步包括一列传送电路，其适用于所述存储器单元的子阵列中的所述数据列。
5.如权利要求1所述的存储器设备，进一步包括一备用列传送电路，其适用于所述备用子阵列中的所述备用列。
6.如权利要求1所述的存储器设备，进一步包括感测放大器阵列，其适用于所述存储器单元的子阵列。
7.如权利要求1所述的存储器设备，进一步包括一备用感测放大器阵列，其适用于所述备用子阵列。
8.如权利要求1所述的存储器设备，进一步包括用来控制所述存储器设备中内部总线上的数据的控制电路。
9.如权利要求8所述的存储器设备，所述控制电路进一步包括至少一个熔丝锁存器，以存储关于所述备用子阵列中所述熔丝烧断的数据。
10.如权利要求8所述的存储器设备，所述控制电路进一步包括至少一个解码器，以提供在所述数据列和所述备用列之间选择的选择信号。
11.如权利要求10所述的存储器设备，所述选择信号使用分布式映射来选择一备用列。
12.如权利要求1所述的存储器设备，所述备用子阵列有m个备用元素，从而一备用元素n能够修复在n和m的倍数加到n的位置的位。
13.一种系统，其包括一处理器；和一存储器阵列，包含存储器单元的至少一个子阵列，其具有数据列，和至少一个备用子阵列，其具有备用列，使得所述备用子阵列的单独元素可用于修复所述子阵列中的有缺陷的单元。
14.如权利要求13所述的系统，所述存储器阵列进一步包括具有数据列和备用列的一子阵列。
15.如权利要求13所述的系统，所述备用子阵列有选择地修复一数据字的数个位子集，其中一个位子集比所述数据字小。
16.如权利要求13所述的系统，所述存储器阵列进一步包括四个子阵列和两备用子阵列。
全文摘要
一种存储器设备包括至少一个具有数据列的存储器单元的子阵列(206、208、210、212)和至少一个具有备用列的备用子阵列(202、204)。在一实施方式中，存储器单元的子阵列和具有备用列的子阵列是同样的子阵列。使用自备用子阵列的一单独元素可修复存储器单元的子阵列中的单独元素。
文档编号G11C7/00GK1954390SQ200580015455
公开日2007年4月25日 申请日期2005年5月12日 优先权日2004年5月20日
发明者格里高利·P·麦科尔 申请人:美国模拟器件公司