半导体器件的制作方法

专利名称：半导体器件的制作方法
技术领域：
本发明涉及半导体器件，尤其是涉及具有单片存储器(on chip memory)的系统LSI (微型计算机等)或整体非易失性存储器这样的 半导体器件。
背景技术：
以-漆求高速、高集成度的非易失性存储器为目的，目前正在进行 相变存储器的开发。在非专利文献1和专利文献1、 2中记载了相变 存储器。
例如非专利文献l所示，在相变存储器中，利用称作硫属元素化
相变元件的改写是通过电流流经相变元件使其发热来进行的。在这样 的改写动作中存在称作复位(RESET)动作的动作和称作置位(SET)
动作的动作。复位动作是通过使相变元件保持较高温度而变为高阻抗 状态(非晶状态)的电阻。置位动作是通过使相变元件在足够长的期 间中保持较低温度而变为低阻抗状态(结晶状态)的动作。在不使相 变元件的状态变化的范围内流过电流，识别其高阻抗/低阻抗，从而进 行相变元件的读出。
此外，在专利文献1中记载着如下的方法，即首先把相变元件 保持在较高温度，然后按台阶状地下降到较低温度的状态，从而进行 置位动作。此外，在专利文献2中记载着根据外界温度来改变写入条 件和读出条件的方式。在专利文献2中，指出如下情况，即由于所 需要的置位电流和复位电流根据外界温度而发生变化，所以当将置位 电流固定在最大值时，则由于外界温度的原因，由置位电流进行误动 作的复位，将会丟失动作容限。此外，还指出了当将复位电流固定在
最大值时，由于外界温度而产生过复位。进而，指出了因为复位状态 的电阻值随外界温度而变化，所以将丢失读出判定时的动作容限。
因此，为了解决这些问题，示出使用与存储单元材料相同的硫属 元素化物电阻而构成温度传感器，据此来进行温度修正的方法。即， 在该方法中，由置于存储器阵列附近的温度传感器检测存储单元的温 度变化，生成反映了该温度变化的基准电压，使用该基准电压生成依 存于温度(反比例)的置位电流、复位电流和读出判定电流。
非专利文献1: "2002年IEEE国际固态电路会议，技术论文的 摘要(2002 IEEE International Solid-State Circuits Conference, Digest of Technical Papers ) ，， ， p.202-203
专利文献l:美国专利第6487113号说明书
专利文献2:美国专利申请公开第2004/0151023号说明书

发明内容
本发明人研究了上述相变存储器的写入技术，得知了如下情况。
首先，本发明人在本申请之前，进行相变元件的特性评价，发现 在考虑了元件等的离差时，只用温度修正无法确保动作容限。因此， 研究首先把相变元件保持在较高温度然后保持在较低温度，从而进行 复位动作的方法，改变外界温度来进行相变元件的特性评价。
其结果，发现如下情形，即把相变元件保持在较高温度的条件 采用几乎与复位时相同的写入条件是没有问题的，施加的电流也几乎 不受外界的影响，动作容限宽。可是，在保持为较低温度时，由于外 界温度而最佳的电压、电流条件发生改变。因此，如果着眼于这样的 情况进行温度修正，就能扩大动作容限。
而作为进行温度修正的方式，例如考虑专利文献2所示那样的把 相变元件作为温度传感器而加以利用的方式。这样一来就要求相变元 件的电阻值依存于温度而发生变化，所以希望是非晶状态。可是，该 状态不是稳定的状态，因此随着时间的经过，温度传感器自身的特性 发生变化，有可能动作容限因该误差而降低。
本发明是鉴于这样的问题而提出的。本发明的上述及其他目的和 新特征根据本说明书的记述和附图将会得到明确。
简单说明本申请所公开的发明中具有代表性的技术方案的概要 如下。
本发明的半导体器件包括通过置位动作而变为结晶状态，通过 复位动作而变为非晶状态的存储元件；用于对该存储元件进行置位动 作、复位动作和写入动作的各种输入输出电路。而且，在置位动作时， 对存储元件施加第一脉冲后，连续施加第二脉沖，使该第二脉冲依存 于外界的温度而发生变化。通过使用2阶段脉沖，使作为伴随着置位 动作的写入电流值(电压值)和伴随着复位动作的写入电流值(电压 值)的差的动作容限提高，进而，通过对第二脉冲施加温度修正，能 抑制该动作容限伴随着温度依存的下降。
另外，对于复位动作，温度依存性对动作容限产生的影响小，最 好是不施加这样的温度修正。据此，在MOS晶体管的耐压的确保和 电路面积的降低方面能取得优势。
此外，所述的结构更具体而言，第一脉沖和第二脉沖为电压脉冲 时，第二脉冲的电压值具有相对温度的负的温度特性。此外，代替电 压脉沖而使用电流脉沖时也是同样的。进而，代替使第二脉冲的电压 值变化，也可以使脉沖宽度变化，或者使第一脉冲的下降速度(倾斜) 变化。
在此，采用使电压脉沖的电压值变化的方式时，生成该电压值的
了 MOS晶体管的温度特性的方式等。据此，能够以高精度长时间地 稳定供给依存于温度的电压值。
此外，本发明的半导体器件与上述那样的具有置位动作、复位动 作和读出动作的结构相比，还具有校验动作。该校验动作在复位动作
后进行，为了判定伴随着复位动作的存储元件的电阻值而进行。例如 对存储元件施加电压或电流等而取得与存储元件的电阻值对应的电 压电平或电流电平，将该电平与判定基准电平进行比4交，从而进行该
校验动作。在此，在本发明中，对于该判定基准电平施加上述的温度 修正。
即，伴随着复位动作的存储元件的电阻值具有温度依存性，所以 进行具有所述温度修正的校验动作，能把在各温度不同的电阻值作为 判定基准。据此，能进行控制使得复位时的存储元件的电阻值在无论 怎样的温度下都不会低于作为复位而规定的电阻值，所以伴随着复位
动作的动作容限提高。
而读出动作与该校验动作同样进行，但最好是不对该读出动作的
判定基准电平施加温度修正。即考虑到复位时的存储元件的电阻值有 可能随时间一起变化(下降)，所以最好是确保判定复位一侧时的判 断动作容限较大。如果不根据温度使读出动作的判定基准电平恒定， 则能实现确保该判定动作容限。
对于本申请描述的发明中具有代表性的技术方案取得的效果，简
单来说，能够使相对相变元件的动作容限提高。


下面简要说明附图。
图1是表示在本发明 一个实施例的半导体器件中的存储器阵列的 结构的 一 个例子的概略图。
图2是表示在图1的半导体器件中的存储元件的结构的一个例子 的电路图，(a) 、 ( b )分别示出不同的结构例。
图3是说明对图2的存储元件的写入动作方式的一个例子的波形图。
图4是表示在图1的半导体器件的动作的一个例子的波形图。
图5是表示在图1的半导体器件中使用的各种电压的生成电路的 一个例子的电^各图。
图6是表示在图5的电路例中，其控制信号的生成电路的一个例 子的电路图。
图7是表示在图5中使用的晶体管的特性的图。
图8是表示由图5的电源电路生成的电压的图。
图9是表示在本发明的一个实施例的半导体器件中，依存于外界 温度控制渐冷模式时的各种方式的图，(a) (e)分别是表示不同 方式下的动作波形的一个例子的波形图。
图10是表示在本发明的一个实施例的半导体器件中存储元件的 各状态下的电阻值及其温度特性的 一个例子的曲线图。
图11是表示在本发明的一个实施例的半导体器件中存储器阵列 结构的另外一个例子的概略图。
图12是表示图11的半导体器件的动作的一个例子的波形图。
图13是表示图11的半导体器件中使用的各种电压的生成电路的
一个例子的电路图。
图14是表示在图13的电源电路中，各基准电压产生电路的结构 的一个例子的电^^图。
图15是表示图14中使用的晶体管的特性的图。 图16是表示由图13的电源电路生成的电压的图。 图17是在图11的半导体器件中，关于读出动作容限的说明图。 图18是把本发明的一个实施例的半导体器件应用于系统LSI (SOC)时的一个例子的配置图。
图19是表示实现图9 (a)的动作波形的存储器阵列的结构的一
个例子的概略图。
图20是表示实现图9 (b)的动作波形的存储器阵列的结构的一
个例子的概略图。
图21是表示实现图9 (c)的动作波形的存储器阵列的结构的一
个例子的概略图。
图22是表示实现图9 (e)的动作波形的存储器阵列的结构的一
个例子的概略图。
具体实施例方式
下面，使用

本发明的半导体器件的几个优选方式。构成
实施例的各功能块的电路元件虽未特别限制，但是根据众所周知的
CMOS (互补型MOS晶体管)等的集成电路技术，形成在单晶硅那 样的一个半导体衬底上。此外，在附图中，对PMOS晶体管的栅极添 加圆形的记号，使PMOS晶体管与NMOS晶体管相区别。在附图中， 虽然未特别明确记录MOS晶体管的衬底电位的连接，但只要是MOS 晶体管可正常工作的范围，则对其连接方法不做特别限定。此外，在 没有特别的中断时，信号的低电平为"L"或"0"，高电平为"H，， 或T 。
<存储器阵列结构〉
图1是表示在本发明 一 个实施例的半导体器件的存储器阵列的结 构的一个例子的概略图。图2是表示在图1的半导体器件中的存储单 元的结构的一个例子的电路图，(a) 、 (b)分别表示不同的结构例。 图3是说明对图2的存储元件的写入动作方式的一个例子的波形图。
图1的存储器阵列ARRAY作为单片存储器安装在微型计算机 上，或者安装在整体非易失性存储器中。存储单元阵列MEM一ARY 由多个字线WL和多个位线BL构成，在字线WL和位线BL的交点 连接存储单元CELL。各存储单元CELL例如用存储单元CELLOO示 出的那样，在节点Nl与字线WL连接，在节点N2与位线BL连接， 在节点N3与源极线SL (在此为接地电压)连接。
存储单元CELL如图2的(a) 、 (b)所示，分别包括N沟道型 MOS晶体管MNOO、存储元件PCMOO。图2的U)成为存储元件 PCM00的一端与节点N3 (接地电压)连接的结构，图2的(b)成 为存储元件PCM00的一端与节点N2 (位线)连4^的结构。
存储元件PCM00例如是称作相变元件的元件，例如是以在结晶 状态下为10kO的低阻抗，在非晶状态下为100kO的高阻抗为特征的 元件。存储元件PCM00能用施加在存储元件上的温度使其状态变化。 具体而言，如图3所示，通过把高温施加在存储元件以使其熔化、急 速冷却的复位动作(Reset)而变为非晶状态，通过在较长时间施加4氐 温的置位动作(Set)而变为结晶状态(把它称作电流控制模式)。另
一方面，也能通过首先把高温施加在存储元件使其熔化，然后慢慢冷 却的置位动作而形成结晶状态(把它称作渐冷模式)。
在电流控制模式中，如果置位动作时过度流过电流，就会错误置 位，而在渐冷模式中，置位动作、复位动作都暂时使存储元件熔化， 所以不需要以置位动作、复位动作使最大电流量变化。因此，具有动
作容限变大的特征。另外，通过变更在存储元件PCM00流过的电流 值和流过电流的时间，能改变施加在元件上的温度。
在N沟道型MOS晶体管MN00的栅极上通过节点Nl连接有字 线WL，控制MN00使其在WL的选择状态变为导通状态，在非选择 状态变为截止状态。此外，本实施例的存储单元根据存储元件PCM00 的电阻值来读出信息，换言之，根据从位线BL流向源极线SL的电 流值的大小来读出信息。因此，如图2 (a)所示，相变元件PCM00 的一个端子既可以通过节点N3连接在接地电压上，也可以如图2(b) 所示，PCM00的一个端子通过节点N2连接在位线上。在本说明书中， 只要未特别提到，就使用图2(b)所示的存储单元。
如图l所示，在字线WL上连接有字驱动电路。字驱动电路排列 为列状，形成字驱动阵列WD—ARY。对译码电路ADEC输入X系列 地址XADD，字驱动电路根据译码电路ADEC的输出而选择一条字 线WL。
在位线BL连接有读出用预充电电路PCR。读出用预充电电路 PCR配置为行状，构成预充电电路阵列PC—ARY。具体而言，例如， 预充电电路PCR0由P沟道型MOS晶体管MP20构成，在P沟道型 MOS晶体管MP20的漏极上连接有位线BL0，在栅极上连接有预充 电信号PCO,在源极上连接有读出用电源电位线Vread。此外，读出 用预充电电路PCR每隔一个连接在预充电信号(PC0、 PC1)上。
在位线BL上连接有列选择电路YS 。列选择电路YS配置为行状， 构成列选择电路阵列YS一ARY。具体而言，列选择电路YSO由P沟 道型MOS晶体管(MP30、 MP31 )构成，在P沟道型MOS晶体管 MP30的漏极上连接有位线BLO,在栅极上连接有控制信号YSRO,
在源极上连接有读出用i欠大电路RAMP0。此外，在P沟道型MOS 晶体管MP31的漏极上连接有位线BLO,在栅极上连接控制信号 YSWO,在源极上连接有写入用放大电路WAMP0。
列选择电路YS每隔一个连接在控制信号线(YSR0或YSR1、 YSW0或YSW1)上。因此，每隔一个地控制并行读出或写入的位线
非选择状态。据此，变为每隔一个存储单元就有一个能产生热的存储 单元，能防止局部产生热，能提高半导体器件的稳定动作。另外，基 于Y系列地址YADD通过控制电路CNTL而生成预充电信号PC和 控制信号YSR、 YSW。
读出用放大电路RAMP对位线BL的数据进行放大，将该放大后 的数据输出到数据总线RDATA。写入用放大电路WAMP接受数据总 线WDATA，对位线BL供给适当的写入电压。读出用放大电路RAMP 和写入用放大电路WAMP排列为行状，形成放大器阵列AMP一ARY。 写入用放大电路WAMP0包括把复位用电源Vreset提供给位线BL的 P沟道型MOS晶体管MP40、把置位用电压Vset提供给位线BL的P 沟道型MOS晶体管MP41、以及基于数据总线WDATAO的值控制P 沟道型MOS晶体管(MP40、 MP41 )的栅极(Creset、 Cset)的控制 电路WCON。
〈工作方式〉
图4是表示图1的半导体器件的动作的一个例子的波形图。在图 4中，为了容易观察位线BLO的电压而放大表示。在此，以对存储单 元CELLOO写入数据"1"后进行读出，再写入数据"0"并进行读出 的情形为例来进行说明。数据"1"是指把相变元件复位，使电阻值 为100kQ lMQ。数据"0"是指把相变元件置位，使电阻值为lkQ
首先，在伴随着数据"1"的写入的复位动作RESET中，输入地 址ADD和写入数据WDATAO。地址ADD划分为对译码电路ADEC 输入的X系列地址XADD、对控制电^各CNTL输入的Y系列地址
YADD。 X系列地址由译码电路ADEC译码，所选择出的一条字线 WL从"L，，转变为"H"。在此，设定为选择字线WL0。 Y系列地 址YADD由控制电路CNTL译码，成为选择列的信号(YSW、 YSR)。 在此，设定为选择写入控制信号YSW0， YSW0从"H，，转变为"L，，。
写入数据WDATA0被输入到写入用力文大电路WAMP0，写入用 放大电路WAMP0按照WDATA0是"0"还是'T，而把对应的电压 供给到位线BL0。在写入数据"1"时，MP40变为导通，对位线BLO 供给电压Vreset。在足够把存储元件PCM复位的期间(Treset)内施 加了电压Vreset后，断开字线WLO，结束写入动作。通过以上动作， 元件熔化后急速冷却，从而变为非晶状态。
接着，在来自存储单元CELLOO的读出动作READ中，根据地址 ADD而选择字线WLO和控制信号YSRO。另外，在字线WLO被选择 之前，使预充电控制信号PCO从"H"变为"L",预先把位线BLO 预充电为读出用电压Vread。 Vread是能不破坏存储元件而进行读出 的电压，所以通常是小于Vset的值。
然后，使控制信号PCO从"L"变为"H" , 4巴位线BL0的电荷 通过存储单元CELLOO向源极线SL (在此为接地电压)放电。在此， 存储单元CELLOO的存储元件PCM在复位状态下，电阻例如高达100k Q 1MQ，所以位线BLO的电压几乎不变化。读出用》文大电^各RAMP 对该位线BL的电压进行放大，对数据总线RDATAO输出"1"。
接着，在置位动作SET中，输入地址ADD和写入数据WDATAO, 选择字线WLO和控制信号YSWO。在此，因为写入"0",所以写入 用放大电路WAMPO首先对位线BLO供给电压Vreset。 Vreset因为需 要使存储元件熔化，所以通常是高于电压Vset的电压。在存储元件 熔化的充裕期间(Treset )内施加了电压后，此时对位线BLO供给Vset。 熔化了的存储元件由于该电压Vset而慢慢冷却，从而变为结晶状态。 最适于结晶化的温度根据元件的特性而不同，例如为30(TC左右。
在此，存储元件的温度依存于自身产生的电力和外界温度。例如， 外界温度为150。C时，与结晶化温度的差变为15(TC，但是外界温度
为-50。C时，与结晶化温度的差变为350°C,温度差变为2倍以上。因 此，为了变为结晶化温度所需要的电力存在2倍以上的差别。因此， 使外界温度高(TH)时的Vset低于室温(TR)时的Vset,在外界温 度低(TL)时，使Vset提高，从而维持最适于结晶的温度。在存储 元件变为结晶的充^f谷时间(Tset)内施加了电压Vset后，断开字线 WLO，结束写入动作。
另外，Vreset是用于使元件熔化的电压，与外界温度相比，熔化 温度非常高，例如为600。C,所以不需要如Vset那样依存于外界温度 来改变电压。此外，Vreset通常为高电压，所以例如4象作为以往4支术 的专利文献2那样依存于温度使该电压变动的话，则反而有可能会产 生必须强化MOS晶体管的耐压等情况。因此，最好是不对Vreset设 置温度修正。
接着，在来自存储单元CELLOO的读出动作READ中，根据地址 ADD,选择字线WLO和控制信号YSRO。另外，在选择字线WLO之 前，通过使预充电控制信号从"H"变为"L",预先把位线BLO充 电至读出用电压Vread。然后，把控制信号PCO从"L"变为"H", 使位线BLO的电荷通过存储单元CELLOO》丈电而达到接地电压。在此， 存储单元CELLOO的存储元件为置位状态，其电阻例如低至10kn lk Q,所以位线BLO的电压下降。读出用放大电路RAMPO对该电压进 行放大，并向数据总线RDATAO输出"0"。
另外，在图4中，例如Vreset是1.5V, Vset是l.OV， Vread是 0.5V。其中，根据外界温度使Vset的电压变动。此外，为了较大地 扩大动作容限，最好是对图4那样的渐冷模式的置位动作应用上述那 样的温度修正，但是使用从开始处于较低温度的图2的电流控制模式 那样的置位动作，对其应用温度修正也能取得某种程度的效果。
<电源电i 各方式〉
图5是表示在图1的半导体器件中使用的各种电压的生成电路的 一个例子的电路图。在本实施例中，电压具有 VDD〉Vreset〉Vset〉Vread的大小关系。在此，详细描述从电源电压
VDD生成复位电压Vreset和置位电压Vset的电源电路。
电源电路VGEN例如包括复位电源电路REG一RESET、置位电源 电路REG—SET、复位基准电压产生电路VRESET一REF、以及置位基 准电压产生电^各VSET一REF。复位电源电路REG_RESET由比较器 CMP0和P沟道型MOS晶体管MP52构成。而且，用比较器CMP0 对复位基准电压Vreset一ref和复位电压Vreset进行比较，根据比较结 果来控制P沟道型MOS晶体管MP52的栅极，从而供给稳定的复位 电压Vreset。置位用电源电路REG—SET也同样用比较器CMP1对设 定基准电压Vset一ref和设定电压Vset进行比较，根据比较结果，控 制P沟道型MOS晶体管MP54的栅极，从而供给稳定的设定电压 Vset。
复位基准电压产生电路VRESET—REF包括不依据温度而供给恒 定电流I1的N沟道型MOS晶体管(MN53、 MN54、 MN55 )和P沟 道型MOS晶体管MP51、使电压产生的N沟道型MOS晶体管(MN50、 MN51、 MN52)和耗尽型MOS晶体管(DMIO、 DM11、 DM12)构 成。在此，图7使出N沟道型MOS晶体管和耗尽型MOS晶体管的 漏才及电流的4册纟及电压依存性。
耗尽型MOS晶体管DMOS的阈值被设定为低于N沟道型MOS 晶体管NMOS,流过电流Il时的^f册极电压的差成为Vrl。利用该特性， 图5的VRESET—REF成为成为使该Vrl变为3倍的电路，在Vreset—ref 输出Vrl的3倍的电压。另外，在N沟道型MOS晶体管(]VIN53、 MN54、 MN55 )的柵极连接有进行控制使得电流II流过的信号VNI1, 在P沟道型MOS晶体管MP51的栅极连接有进行控制〗吏得电流II流 过的信号VPIl。
置位基准电压产生电路VSET—REF是大致与VRESET_REF同样 的电路结构，但是N沟道型MOS晶体管(MN58、 MN59)和P沟道 型MOS晶体管MP53分别由控制信号(VNI2、 VPI2 )控制使得供给 具有溫度特性的电流I2。电流I2如图7所示，被设定为高温(TH) 时的值大于低温(TL)时值。在高温(TH)时，电流I2流到N沟道
型MOS晶体管和耗尽型MOS晶体管时的栅极的电位差为Vr2，但是 在低温(TL)时，变为较大的值Vrl。其结果是，对于置位基准电压 Vset—ref，在低温(TL )输出Vrl的2倍的电压，在高温(TH )输出 Vr2的2倍的电压。
图6是表示在图5的电路例中其控制信号(VNIl、 VPIl、 VNI2、 VPI2)的生成电路的一个例子的电路图。N沟道型MOS晶体管MN60 设定栅极长度或栅极宽度以使得电流12流过，耗尽型MOS晶体管 DM15设定栅极长度或栅极宽度以使得电流II流过。12中截止电流是 主要成分，II中导通电流是主要成分。因此，12的温度依存性大(具 有正的温度特性)，Il的温度依存性小。
而且，用于把这样的电流Il流到图5的电路的控制信号(栅极 电压)VNI1和VPI1由图6的N沟道型MOS晶体管MN63和P沟道 型MOS晶体管MP63生成。同样，用于流过电流I2的控制信号(栅 极电压)VNI2和VPI2由图6的N沟道型MOS晶体管MN61和P沟 道型MOS晶体管MP61生成。
根据以上的电路结构，如图8所示，Vreset不依存于温度而变为 恒定，Vset在高温下变为较小的值。另外，在本实施例中，为了供给 稳定的Vreset而设置复位用电源电路REG—RESET,但是，Vreset不 需要进行温度修正，所以也可以使用电源电压VDD。据此，不需要 Vreset的生成电路，能降低电路面积。此外，Vreset并不特别需要如 Vset那样依存于温度的高精度的电压调整，所以也可以用带隙参考电 路那样的普通的电路来生成基准电压。
此外，关于Vset,如图5和图6说明的那样，成为利用MOS晶 体管的特性而生成具有温度特性的基准电压Vset—ref(和置位电压 Vset)的方式。如果使用该方式，则能够没有时间变化所引起的误差地 始终稳定生成具有温度依存性的高精度的电压。而且，据此，总能稳 定确保置位动作和复位动作之间的写入动作容限。而在作为现有技术 的专利文献2那样的利用相变元件的电阻值的方式中，电阻值需要温 度依存性，所以如后面描述的图IO所示那样，需要使用非晶状态(复
位状态)的相变元件。可是，预想到该状态随着时间经过而接近结晶 状态，有可能由于时间变化而导致精度下降，并且动作容限下降。 <其他实施例〉
说明在图1的结构例中为了使用渐冷模式的置位动作实现动作容
限的扩大，而如图4所示首先施加Vreset后施加Vset并对该Vset实 施温度修正的方式。在此，说明同样用于扩大渐冷模式的动作容限的 与图1等不同的方式。
图9示出在本发明的一个实施例的半导体器件中，依存于外界温 度控制渐冷模式时的各种方式，(a) (e)分别是表示不同方式下 的动作波形的 一个例子的波形图。
图9 (a)是控制位线BL的下降速度的方式，与外界温度为高温 (TH)时相比，在低温(TL)时使下降速度变慢，从而进行控制使 得不依存于外界温度而将结晶中的温度变为恒定。例如使用图19所 示的结构能实现这样的方式。图19是表示实现图9 (a)的动作波形 的存储器阵列的结构的 一个例子的概略图。
图19所示的存储器阵列ARRAY9a的写入用放大电路WAMP0 与图1的结构不同。在图19的结构例中，例如为如下结构4巴通过 初始的复位而施加的位线BL的电压(电流)在之后通过P沟道型 MOS晶体管MP99连接至接地电压，从而能使其渐渐降低的结构。 而且，该MP99的栅极电压由具有与Vset同样的温度特性的控制信号 C—Vset所控制。据此，如图9 (a)所示，越变为高温(TH)则位线 BL的电压(电流)越降低。
图9 (b)是控制字线的电压的方式，与外界温度为高温(TH) 时相比，通过在低温(TL)时提高电压，控制为结晶中的温度不依存 于外界温度而保持恒定。这样的方式例如能够使用图20所示的结构 而得以实现。图20是表示实现图9(b)的动作波形的存储器阵列的 结构的 一 个例子的概略图。
图20所示的存储器阵列ARRAY9b的字驱动阵列WD—ARY和写 入用放大电路WAMPO与图1的结构不同。在图20的结构例中，例
如为如下构成不具有向WAMP0内作用Vset的MOS晶体管， WD_ARY内的字驱动器WDO成为能产生2阶^殳的电压。即在WDO, 初始的复位阶段的字线WLO的电压通过P沟道型MOS晶体管MP 100 而施加，此后，第二阶段的字线WLO的电压通过P沟道型MOS晶体 管MP101而施加。这时，MP101的源极电压成为具有与Vset同样的 温度特性的电源电压V_Vset，据此，如图9(b)那样，越变为高温， 越施加更^f氐的电压。
图9(c)是控制源极线SL的电压的方式，与外界温度为高温(TH) 时相比，在低温(TL)时使电压降低，从而控制为不依存于外界温度 而使结晶中的温度保持恒定。例如，能使用图21所示的结构实现这 样的方式。图21是表示实现图9 (c)的动作波形的存储器阵列的结 构的一个例子的概略图。
图21所示的存储器阵列ARRAY9c的字驱动阵列WD—ARY和写 入用放大电路WAMPO与图1的结构不同。在图21的结构例中，例 如不具有向WAMPO内施加Vset的MOS晶体管，在WD—ARY内具 有由反相电路构成的字驱动器WDO和源驱动器SDO。而且，该SDO 成为将具有与图8等中描述的Vset相反的温度特性的电源电压 V一IVset向源极线SLO输出的结构。据此，如图9 (c)所示，越变为 高温，对源极线SL施加越高的电压。
图9(d)是控制流向元件的电流的方式，与外界温度为高温(TH) 时相比，通过在低温(TL)时降低控制信号Cset的电压，增加流到 位线的电流IBL,控制为不依存于外界温度而使结晶中的温度保持恒 定。能使用与图1同样的结构实现这样的方式。即在图1中，使该控 制信号Cset的电压为具有与图8等中描述的Vset相反的温度特性的 电压。
图9(e)是增加熔化时间，加热元件周围，利用其余热使熔化的元 件结晶的方式，与外界温度为高温(TH)时相比，在低温(TL)时 增加脉沖宽度，进行控制使得加热元件周围，在脉冲作用后，不依存 于外界温度而使结晶中的温度恒定。能够使用图22所示的结构实现
这样的方式。图22是表示实现图9 (e)的动作波形的存储器阵列的 结构的 一 个例子的概略图。
图22所示的存储器阵列ARRAY9e的写入用放大电路WAMP0 与图l的结构不同。在图22的结构例中，把开始通过P沟道型MOS 晶体管MP40而施加的位线BL的电压(电流)此后通过P沟道型 MOS晶体管MP99连接至接地电压，从而急速降低。然后，MP99的 栅极电压由控制电路WCON内的反相电路INV100驱动。该INV100 的输入通过P沟道型MOS晶体管MP104而输入，该MP104的栅极 由具有与Vset同样的温度特性的控制电压C2—Vset驱动。据此，在 INV100的输入中，具有正的温度特性的"H"信号被输入，所以温度 越高，INV100向"L"的转换速度越快。因此，如图9(e)所示， 温度越高，位线BL的电压(电流)降低得越快。
<考虑相变元件电阻的温度特性的读出方式>
图10是表示在本发明的一个实施例的半导体器件中，存储元件 的各状态下的电阻值和温度特性的 一个例子的曲线图。成为存储元件 的相变元件的电阻值具有温度依存性，在图IO所示的例子中复位状 态的电阻值具有1位数/10(TC的依存性。而置位状态的电阻值几乎不 具有温度依存性。在此，将复位电阻的目标值例如取为100kQ以上， 将置位电阻的目标值例如取为10kn以下。
例如，在低温(TL)(例如-20。C)进行复位的写入时，由于写 入偏移，某元件的电阻值是1MQ (R3)，其他元件的电阻值是100k Q (Rl)。无论哪种情形都达到复位电阻的目标值，但是因为元件的 温度特性，所以Rl和R3的元件如果变为高温(TH)(例如95。C) 的状态，电阻值就下降。这样一来，R3的元件变为接近100kD的R4, 它处于目标值的范围内，所以不产生问题。可是，Rl的元件变为小 于100kQ的R2，从目标值的范围脱离。
为了解决该问题，在任何温度进行写入使得电阻比R3即1MQ大 即可。据此，在高温(TH)时，也一定变为100kQ以上，能实现目 标。可是，在高温(TH)电阻为1MQ的元件，在低温(TL)电阻变
为IOMQ，与在低温(TL)为1MQ时相比，将进行明显过剩的写入。
因此，考虑新的方案。即在低温(TL)写入的电阻值的目标为 1MQ以上，在高温(TH)为100kQ的方式。如果是该方式，在低温 进行写入的元件在高温也变为100kQ以上，成为目标电阻值。在高温 (TH)写入的元件在低温(TL)时电阻进一步上升，所以变为100k Q以上，成为目标电阻值。
为了实现这样的写入，重要的是校验能否写入。在校验时，在高 温(TH)时检查电阻是否为100kQ以上，在低温(TL)时，检查电 阻是否为1MQ以上。在不达到目标时，再次改变写入条件而进行写 入。图11表示用于实现它的存储器阵列。
图U是表示在本发明一个实施例的半导体器件中，其存储器阵 列结构的另外一个例子的概略图。图11所示的存储器阵列ARRAY1 成为与图1相比详细描述读出用放大电路RAMP的一个例子的结构。 读出用放大电路RAMP0由读出放大器SA和P沟道型MOS晶体管 (MP42、 MP43)构成。P沟道型MOS晶体管MP42是在通常的读出 时对读出放大器SA供给参考电压Vref的晶体管，由控制信号CR控 制。P沟道型MOS晶体管MP43是在校验时对读出放大器SA供给参 考电压Vref—verify的晶体管，由控制信号CV控制。读出放大器激活 信号SA—EN连接在读出放大器SA上。
<工作方式>
图12是表示图11的半导体器件的动作的一个例子的波形图。复 位动作和置位动作是与图4相同的动作，所以详细说明校验动作 VERIFY和读出动作READ。在图12中，说明对存储单元CELL00 写入数据"1"，然后进行校验，再进行通常的读出的情况，再写入 数据"0"，进行通常的读出的情形。数据"1"是指把相变元件复位， 使电阻值为100kD lM。。数据"0"是指对相变元件进行置位，使 电阻^i为lkQ 10KQ。
首先，根据地址ADD,选择字线WLO和控制信号YSWO,进行 复位动作后，选择同一字线WLO和控制信号YSRO,校验写入到存储
单元CELL00的值。进行该校验时，在选择字线WL0之前把预充电 控制信号PC0从"H"变为"L"，预先把位线BLO预充电到读出用 电压Vread。然后，把控制信号PCO从"L，，变为"H，，，使位线BL0 的电荷通过存储单元CELL00向接地电压放电。
在此，存储单元CELL00的存储元件成为复位状态。因此，在高 温(TH)时，只要是100KQ以上的电阻就没有问题，把能检测该值 的参考电压Vref—verify ( TH ) 供给到读出放大器SA,根据读出放 大器激活信号SA—EN，使读出放大器SA激活。如图12所示，如果 位线BL0的电位高于参考电压Vref—verify ( TH )，则能正确进行复 位。这时，将由SA所放大的数据"1" 输出到RDATAO,根据该值 判断为校验结束。
而在低温(TL)时，需要1MQ左右的电阻，作为参考电压，比 Vref—verify ( TH )高的Vref—verify ( TL ) 一皮供给到读出i文大器SA。 虽未图示，但是如果位线BLO的电位参考电压高于Vref—verify( TL ), 则能正确进行复位。在图12中，示出位线BLO的电位低于参考电压 Vref一verify ( TL )而无法进行正确复位的情况。当无法进行正确复位 时，改变条件再次进行复位。
通过在低温时把参考电压设定得高，能实现各温度下的目标的电 阻值。而且，据此，能确保对温度的动作容限。
接着，说明通常的读出动作。在选择字线WL之前，把预充电控 制信号PCO从"H"变为"L"，预先把位线BLO预充电为读出用电 压Vread。然后，控制信号PCO从"L"变为"H"，使位线BLO的 电荷通过存储单元CELLOO向接地电压》文电。在此，存储单元CELLOO 的存储元件是复位状态。此外，作为参考电压，不依存于外界温度的 Vref被供给到读出放大器SA。这时，位线BLO的电位高于Vref，所 以对该电位差进行放大，把数据"1" 输出到RDATAO。另外，在该 读出动作中，根据所述的校验动作，预先调整电阻值，因此能够不根 据温度而取得可靠的读出数据。
接着进行置位动作SET，然后进行读出动作。在此，在选择字线
WL之前，预充电控制信号PCO从"H"变为"L，，，预先把位线BL0 预充电为读出用电压Vread。然后，控制信号PC0从"L，，变为"H，，， 使把位线BL0的电荷通过存储单元CELL00向接地电压放电。在此， 存储单元CELLOO的存储元件是置位状态，把不依存于外界温度的参 考电压Vref供给到读出放大器SA。这时，位线BLO的电压低于Vref, 因此对该电位差进行放大，将数据"0" 输出到RDATAO。另外，置 位状态的电阻值几乎不具有温度依存性，所以，即使不进行校验动作， 也能不根据温度地取得可靠的读出数据。 <电源电^各方式〉
图13是表示图11的半导体器件中使用的各种电压的生成电路的 一个例子的电路图。在本实施例中，电压具有 VDD〉Vreset〉Vset>Vread>Vref的大小关系。图13所示的电源电3各 VGEN1成为对图5的电源电路VGEN追加了读出电源电路 REG_READ 、参考电源电路REG—REF 、校验时参考电源电路 REG—REF—VERIFY、读出基准电压产生电路VREAD—REF、参考基 准电压产生电路VREF—REF 、校验时参考基准电压产生电路 VREF—VERIFY—REF的结构。
读出电源电路REG—READ由比较器CMP2和P沟道型MOS晶 体管MP72构成，根据读出基准电压Vread—ref,供给读出电压Vread。 参考电源电路REG—REF由比较器CMP3和P沟道型MOS晶体管 MP73构成，根据参考基准电压Vref—ref,供给参考电压Vref。校验 时参考电源电路REG—REF—VERIFY由比较器CMP4和P沟道型MOS 晶体管MP74构成，根据校验时参考基准电压Vref—ref,供给校验时 的参考电压Vref—verify。
图14是表示在图13的电源电路中，各基准电压产生电路的结构 的一个例子的电路图。复位基准电压产生电路VRESET一REF由供给 不依存于温度的电流Il的电流源、产生电压的N沟道型MOS晶体管 (MN50、 MN51、 MN52)和耗尽型MOS晶体管(DMIO、 DM11、 DM12)构成。图15 (a)表示N沟道型MOS晶体管和耗尽型MOS
晶体管的漏极电流的栅极电压依存性。耗尽型MOS晶体管DMOS1 的阈值被设定为低于N沟道型MOS晶体管NMOS，电流II流过时 的栅极电压的差成为Vrl。 VRESET—REF是把Vrl变为3倍的电路， 在Vreset—ref输出Vrl的3倍的电压。
设定基准电压产生电路VSET一REF由供给具有正的温度特性的 电流12的电流源、产生电压的N沟道型MOS晶体管(MN56、 MN57 ) 和耗尽型MOS晶体管(DM13、 DM14)构成。图15 (a)表示N沟 道型MOS晶体管和耗尽型MOS晶体管的漏极电流的栅极电压依存 性。耗尽型MOS晶体管DMOS1的阈值被设定为低于N沟道型MOS 晶体管NMOS，电流12流过时的栅极电压的差在低温(TL)为Vrl, 在高温(TH)变为Vr2。 VSET^REF成为把Vrl或Vr2变为2倍的电 路，对于Vset—ref，在低温(TL)输出Vrl的2倍的电压，在高温(TH) 输出Vr2的2倍的电压。
读出基准电压产生电路VREAD一REF包括供给具有正的温度特 性的电流I2的电流源、产生电压的N沟道型MOS晶体管MN70和耗 尽型MOS晶体管DM15。图15 U)表示N沟道型MOS晶体管和耗 尽型MOS晶体管的漏极电流的栅极电压依存性。耗尽型MOS晶体管 DMOS1的阈值被设定为低于N沟道型MOS晶体管NMOS,电流12 流过时的栅极电压的差在低温(TL)变为Vrl，在高温(TH)变为 Vr2 。 VREAD—REF成为把Vr 1或Vr2变为H咅的电路，对于Vread—ref, 在低温(TL)输出Vrl的1倍的电压，在高温(TH)输出V。的1 4咅的电压。
参考基准电压产生电路VREF—REF包括供给不依存于温度的电 流13的电流源、产生电压的N沟道型MOS晶体管MN"和耗尽型 MOS晶体管DM21。图15 (b)表示N沟道型MOS晶体管和耗尽型 MOS晶体管的漏极电流的栅极电压依存性。耗尽型MOS晶体管 DMOS2的阈值被设定为低于N沟道型MOS晶体管NMOS,电流13 流过时的栅极电压的差为Vr4。VREF—REF是把Vr4变为1倍的电路， 对于Vref ref，输出Vr4的1倍的电压。
校验用参考基准电压产生电路VREF—VERIFY一REF包括供给具 有正的温度特性的电流I2的电流源、产生电压的N沟道型MOS晶体 管MN72和耗尽型MOS晶体管DM22。图15( b )表示N沟道型MOS 晶体管和耗尽型MOS晶体管的漏极电流的栅极电压依存性。耗尽型 MOS晶体管DMOS2的阈值被设定为低于N沟道型MOS晶体管 NMOS,电流12流过时的栅极电压的差在低温(TL)变为Vr3,在高 温(TH)变为Vr4。 VREF—VERIFY—REF成为把Vr3或Vr4变为1 倍的电路，对于Vref—verify—ref,在低温(TL )输出Vr3的1倍的电 压，在高温(TH)输出Vr4的1倍的电压。
根据以上的电路结构，如图16所示，Vreset、 Vref不依存于温度 而变为恒定，Vset、 Vread、 Vref—verify在高温变为较小的值。另夕卜， 与图5的结构同样，不需要进行温度修正的Vreset也能使用电源电压 VDD。
此外，关于Vref，最好是不进行温度修正，据此，能确保动作容 限。图17是关于图11的半导体器件的读出动作容限的说明图。如图
n所示，伴随着图io中描述的电阻值的变化，复位状态时的读出电 压随着温度上升而下降，置位状态时的读出电压不依据温度而变为恒
定。在此，如果例如像以往技术的专利文献2那样，对Vref实施温 度修正，在图17中，读出判定电平就变为Vref—v那样，被认为是低 温(TL)和高温(TH)都使与复位状态之间的读出动作容限保持恒 定。
可是，复位状态(非晶状态)如上所述，不能说是稳定状态，所 以预想随着时间变化，该读出动作容限下降。因此，希望总能确保与 复位状态之间的较大的读出动作容限。因此，如果图17的Vref那样， 不根据温度地使读出判定电平恒定，就能确保与复位状态之间的较大 的读出动作容限，此外，不根据温度地使与设定状态之间的读出动作 容限保持恒定，因此能够进行稳定的读出动作。
另外，在本实施例中，Vread也进行温度修正。这时外界为高温， 复位元件的电阻下降，流过的电流增大，因为外界为高温，所以元件
的温度容易上升，元件结晶的可能性变大，所以越是高温，电压就越 降低。
图18是把本发明的一个实施例的半导体器件应用于系统LSI
(SOC)时的一个例子的配置图。图18例如成为进行图像处理的系 统LSI( SOC)。虽然未特别限定该结构，但是包含中央处理装置CPU、 相变存储器PCM、易失性存储器RAM、图像处理加速器ACC、图像 压缩处理部JPEG、 3D图形加速器3DC—ACC、外围电路PERI、摄像 机用数字信号处理电路DSP等，由众所周知的半导体制造技术形成 在一个半导体衬底上。
ACC和3DG_ACC进行显示图像和3D图形时的各种计算处理。 JPEG进行图像的压缩和扩展的处理。DSP进行拍摄图像时的各种数 字信号处理。另外，这样的加速器和DSP成为辅助CPU的处理的部 件。PERI进行整个芯片的控制或与外部的数据输入输出等。
PCM具有此前的^L明中所示的结构，例如与CPU相邻配置。而 且，在PCM内配置图5、图6或图13所述的具有温度修正功能的电 源电路VGEN。在此，VGEN在PCM内，酉己置在最远离CPU或加速 器等计算处理部的位置。即，这些计算处理部(尤其是CPU)由于其 功率的消耗而变为高温，而在PCM内，通过温度"f旁正，越变为高温， 置位动作的写入电流越下降。这样一来，为了避免由于过度的温度修 正而导致写入电流不足的最差的状况，最好是在能反映PCM内的存 储单元阵列的温度的位置，在其中也尽可能将VGEN配置在变为低温 之处。
以上，根据实施例，具体说明由本发明者提出的发明，但是本发 明并不局限于所述的实施例，在不脱离其要旨的范围中，当然能进行 各种变更。
例如，通过利用所述的温度修正功能，复位元件的电阻的温度梯 度根据元件而存在离差时，特別是在低温(TL )进行写入，在高温(TH ) 读出，从而能在出厂测试时，把具有预定以上的温度梯度的元件作为 不良品选出。此外，安装纠错电路，救济对温度变化产生错误的元件也是有效的。此外，使用相变元件的环境温度始终恒定时，虽然不需 要使写入动作具有温度特性，但是应用本发明也不会出现问题。 工业上的可利用性
本发明的半导体器件在例如以便携式仪器为代表的在任何温度 调节下都有可能使用的产品中，作为其中安装的系统LSI (SOC)的 单片存储器来进行应用是特别有益的技术，不限于此，对在各领域中
使用的系统LSI或微型计算机、整体存储器产品等也能广泛应用。
权利要求
1.一种半导体器件，其特征在于包括存储单元阵列，包括在第一方向延伸的多条字线、在与上述多条字线交叉的第二方向延伸的多条位线、以及配置在上述多条字线和多条位线的交点的多个存储单元；多个字驱动电路，连接在上述多条字线上；多个读出电路和多个写入电路，连接在上述多条位线上，上述多个存储单元分别具有第一节点，连接在上述多条字线中对应的一条上；第二节点，连接在上述多条位线中对应的一条上；第三节点，与上述第二节点对应设置；存储元件，通过置位动作而形成结晶状态，通过复位动作而形成非晶状态；开关元件，接受上述第一节点的控制，形成从上述第二节点经过上述存储元件到达上述第三节点的电流路径，在上述置位动作时，首先对上述存储元件输入第一脉冲，然后连续输入第二脉冲，使上述第二脉冲的大小根据外部的温度而变化。
2. 根据权利要求1所述的半导体器件，其特征在于 在上述复位动作时输入第三脉沖， 上述第三脉沖的大小为不依存于外部的温度的恒定值。
3. 根据权利要求1所述的半导体器件，其特征在于 上述第一脉沖和第二脉沖是电压脉沖，上述第二脉冲的电压值小于上述第一脉沖的电压值，外部的温度 越高则电压值越小。
4. 根据权利要求1所述的半导体器件，其特征在于 上述第 一 脉沖和上述第二脉冲是电流脉沖，上述第二脉沖的电流值小于上述第 一脉沖的电流值，外部的温度 越高则电流值越小。
5. 根据权利要求2所述的半导体器件，其特征在于 上迷第 一脉沖和上述第三脉冲相同。
6. 根据权利要求3所述的半导体器件，其特征在于 具有产生上述第二脉冲的电压值的电源电路， 上述电源电路利用MOS晶体管的温度特性生成依存于温度的电压值。
7. 根据权利要求6所述的半导体器件，其特征在于 上述电源电路包括利用MOS晶体管的截止电流的温度特性生成依存于温度的电流 的电S各；以及对漏极电流-栅极电压特性的斜率各不相同的2种MOS晶体管供 给上述生成的电流，并抽取各MOS晶体管中产生的栅极电压的差值 的电^各。
8. 根据权利要求6所述的半导体器件，其特征在于 上述电源电路配置在与上述存储单元阵列接近的位置中的温度比较低的位置。
9. 一种半导体器件，其特征在于 包括存储单元阵列，包括在第一方向延伸的多条字线、在与上述多条 字线交叉的第二方向延伸的多条位线、以及配置在上述多条字线和多 条位线的交点的多个存储单元；多个字驱动电路，连接在上述多条字线上；多个读出电路和多个写入电路，连接在上述多条位线上，上述多个存储单元分别具有第一节点，连接在上述多条字线中对应的一条上； 第二节点，连接在上述多条位线中对应的一条上； 第三节点，与上述第二节点对应设置；存储元件，通过置位动作而形成结晶状态，通过复位动作而形成 非晶状态；以及开关元件，接受上述第一节点的控制，形成从上述第二节点经过 上述存储元件到达上述第三节点的电流路径，在上述置位动作时，首先对上述存储元件输入第一脉冲，然后使 上述第一脉沖渐渐下降，温度越高，使上述第一脉沖渐渐下降时的速度越快。
10. —种半导体器件，其特征在于 包括存储单元阵列，包括在第一方向延伸的多条字线、在与上述多条 字线交叉的第二方向延伸的多条位线、以及配置在上述多条字线和多 条位线的交点的多个存储单元；多个字驱动电路，连接在上述多条字线上；以及多个读出电路和多个写入电路，连接在上述多条位线上，上述多个存储单元分别具有第一节点，连接在上述多条字线中对应的一条上；第二节点，连接在上述多条位线中对应的一条上；第三节点，与上述第二节点对应设置；存储元件，通过置位动作而形成结晶状态，通过复位动作而形成 非晶状态；以及开关元件，接受上述第一节点的控制，形成从上述第二节点经过 上述存储元件到达上述第三节点的电流路径，在上述复位动作后，使用被供给判断基准电平的上述读出电路， 比较从上述存储元件生成的电平和上述判断基准电平，从而进行判断 上述存储元件的电阻值的校验动作，使上述判断基准电平根据外部的 温度而变化。
11. 根据权利要求IO所述的半导体器件，其特征在于 在上述置位动作时，首先对上述存储元件输入第一脉沖，然后连续输入第二脉沖，在上述复位动作时，对上述存储元件输入第三脉沖，将上述复位动作时的第三脉沖不依存于外部的温度而取为恒定， 使上述置位动作时的第二脉冲的大小和上述判断基准电平根据外部 的温度而变化。
12.根据权利要求IO所述的半导体器件，其特征在于 上述读出电路为如下方式，即在读出动作和上述校验动作时，对上述位线供给电压，然后将经过一定时间后的上述位线的电压与成为上述判断基准电平的判断基准电压进行比较，将上述读出,恒定。
13.根据权利要求12所述的半导体器件，其特征在于 使在上述读出动作时和. 根据外部的温度而变化。
全文摘要
例如在使相变元件变为结晶状态的置位动作(SET)时，对相变元件首先施加为了把元件熔化所需要的电压(Vreset)的脉冲后，接着施加比电压(Vreset)还低的、用于使元件结晶所需要的电压(Vset)的脉冲。然后，使该电压(Vset)的大小依存于外界温度而变化，越变得高温(TH)则电压(Vset)的大小越小。据此，置位动作和使元件变为非晶状态的复位动作(RESET)之间的写入动作容限提高。
文档编号G11C13/00GK101180683SQ20058004986
公开日2008年5月14日 申请日期2005年9月21日 优先权日2005年9月21日
发明者北井直树, 柳泽一正, 河原尊之, 长田健一 申请人:株式会社瑞萨科技