专利名称：在存储器控制器中产生逻辑上专用的读和写通道的机制的制作方法
技术领域：
本发明涉及计算机系统；更糾而言，本发明涉及^f渚器控制器。 背景鉢
完全缓冲DMM (或FB-DIMM)动态随才;W^^賭器(DRAM)存 储器设备提供存储器解决方案，其可以用来增加存储器系统的可靠性、速 度和密度。传统上，存储器控制器的数据线与每个DRAM模块的数据线连 接。1^务賭器带宽以及存^i^增加，信号在互连部^i殳备的接口处退 化。这P艮制了狄和/或^i者器的密度。FB-DMM设备采用不同的方法来 解决该问题。
FB-DIMM结构^^器控制器与^#器4狭间包括一个预>^##器緩 沖器(AMB)。与传统DRAM的平行互连结构不同，FB-DIMM ^^f诸器 控制器和AMB间具有串行接口，并且它能够增加##器的带宽而不会将
^f诸器控制器的引脚数量增加到超出可行的程度。^f細这种结构，^f诸器 控制器不直接向存一诸器模块写入，而是通过AMB进行。
FB-DMM设备通常允许^f诸器控制器将三个賴器命令压缩到一个帧 中。 一个FB-DIMM帧的持续时间是一个DRAM命令。因》L^基于存賭器 控制器的FB-DMM中，^f诸器控制器理论上可以在一个周期中传输三个 DRAM命令。
实际上，无^H口何，因为賴器到賴器控制器(例如，或北行(NB)) FB-DMM通道的竟争，两个读列地址选通(CAS)命令不能在一个单独 FB-DMM通道中紧接着传输。例如，因为一^命令有四个脉冲时间，所 以M器控制器通常必须在两个读CAS命令之间提^"HVU喿作(NOP)帧。
插入NOP帧以,氐命令的逸变，使得对于不同的读命令数据不会重叠。 因此，NOP帧的插入限制主机不肯^一个单独FB-DIMM帧中;H树 CAS命令。由于此限制，该设计的大部分包括一个单~~^令方式，以保持 ^f渚器控制器调度器的简单。
包含一个三命令方式的设计，面临在调度之前解决命令间沖突的复杂 性问题。一^^令l"青况(scenario)中存在一个问题，其中每个写命令在NB 通道(lane)中引A^少两个空闲帧。
发明内容
根据本发明的第一方面，提供了一种包含^l器控制器的系统，所述
##器控制器通过第一专用命令时賴JM夺读命令调度到帧，并通过第二或 第三专用命令时_^^将写命#对应的数据调度到帧。
一种方法，包才舌
冲艮据本发明的第二方面，提供了一种方法，包括
存储器控制器通过专用于读命令的第 一命令时段来将第 一读命令调度 到第一帧；
賴器控制器通过第""^令时^^将第二读命令调度到第二帧；以及 ^fi者器控制器通过专用于写命令的第二命令时段或第三命令时段，来 将第 一写命#对应的数4射周度到第二帧。
根据本发明的第三方面，提供了一种^f诸器控制器，包括
命令时段，用于#—个或多^^令插入到一个帧中；
读命令调度器，用于通过第一专用命令时段来将读命令调度到帧；以
及
写命令调度器，用于通过第二或第三专用命令时賴漆将写命令和对应 的数据调度到帧。
才N居本发明的第四方面，提供了一种系统，包括 完全緩冲DIMM ^f诸器设备；以及
^f诸器控制器，与所述完全緩冲DMM ^f诸器设备连接，用于通过第 一专用命令时^^将读命令调度到帧，以及用于通过第二或第三专用命令 时^^将写命^Hp对应的数4射周度到帧，并将这些帧传彩U完全緩沖DIMM 賴器设备。
本发明通过举例来说明，而并不局限于附图的图形，其中相同的附图 标i汰示类似的部件，并且其中
图1是计#4几系统的一个实施例的框图； 图2 ^_—个传统的FB-DMM系统的时序图； 图3示出调度器的一个实施例；
图4示出FB-DMM系统的一个实施例的时序图；以及 图5是计算机系统的另一个实施例的框图。
M实施方式
描述一种在访问FB-DMM ^fi者器设备的^f诸器控制器中产生逻辑上 专用的读和写通道的才几构。在对本发明的以下详细描述中，阐述了大量具 体细节，以提供对本发明的充分理解。然而，本发明可在没有这些M细 节的条f牛下实现，这对于本领域的技术人员来说是显而易见的。在另一些 例子中，以框图形式示出乂/^口的结构和设备，而不^_进4亍详细说明，以免 使本发明不清楚。
-说明书中"一个实施例(one embodiment)"或"一实施例(an embodiment)"意思是结合该实施例描述的特定的特征、结构或特性包括 在本发明的至少一个实施例中。本说明书中不同位置出现的词"在一个实 施例中"不一定辆旨同一实施例。
图1是计#^几系统100的一个实施例的框图，计算机系统100包括一 个与互连部105连接的中央处理器(CPU) 102。在一个实施例中，CPU102 是加利福尼亚州的Santa Clara的Intel公司的Pentium处理器系列的Pentium
IV处理器。作为名-选的方案，可J^]其它CPU。例如，CPU 102可以实现 为多处理器，或多处理器核心。
在另一实施例中，芯片集107也与互连部105连接。芯片集107可包 括#^者器控制集线器(MCH) 110。 MCH110可包括与主系统存储器115 连接的^f诸器控制器112。主系统115 ^f渚数据以及由CPU 102或包含在 系统100中的^f可其它装置l^f亍的指令序列。
在一个实施例中，主系乡^f诸器115包4钐吉合FB-DMM结构的动态 随才/u4旨賭器(DRAM);然而，主系统存储器115可使用其它类型存 储器来实现。附加的设M可连接到互连部105，例如多个CPU和/或多个 系纟^f诸器。
MCH110可通过集线H4妄口连接到输A/输出控制集线器(ICH) 140。 ICH140给计算机系统100内的输7^/输出(I/O)设备提供接口。 ICH140可 支持I/O互i^Ji的标〉斜命A/输出ft^,例如夕hii部件互连(PCI)、力口速图 形接口 (AGP)、通用串行互连(USB)、低引脚计数(LPC)互连、或 4勤可其它类型的I/0互连(图中未显示)。在一个实施例中，ICH 140与无 线收发器160连接。
图5示出计算机系统100的另一个实施例。在该实施例中，，器控 制器112包含在CPU102中，因jM^賭器ll;与CPU102连接。
根据一个实施例，存储器控制器112包括一个调度器(scheduler) 118， 它对^f诸器115调yl读和写^^令。如前所述，尽管FB-DMM理论Ji^一 个周期中可以有三个DRAM命令，但通常实现单一方式命令，以减少调度 器设计的复杂度。然而，在一^h^令清况中，在NB通道中每个写命令引 M少两个空闲帧。
图2是传统FB-DMM系统的时序图，示出由于写命令，在NB通道中 如何包括空闲帧。'最初，第""i^命令,A^器控制勝狄FB-DIMM (或 南向(SB))通道。该第""^命令包括行地址选通(RAS)命^令帧和笫一 读CAS (或RD1)帧。在SB通iUi传送的下两个帧是一个RAS命令帧和 第一写命令的CAS (或WR1)帧。结果，传送第二命令的两个或多个帧。
当通过SB通道传送第三和第四帧时，通过NB通道xj^^^器控制器上 接J^于应于第""^命令的数据帧D10和D11。然而，因为对应的写帧在SB 通iiJi传送，所以NB通道上的下两个帧是空闲帧，导致对于在接"b寸应 于第二读命令的数据帧D20和D21之前的两个帧，在NB通iUi没有接收 的数据。因此，在NB通iUi接收的6个帧中，只有4个包含有用数据， 而另两个帧浪费在写命令上。
才艮据一个实施例，调度器118优化写命令，以舰因写命令导致的空 闲NB帧。如前所述，FB-DIMM设备允许^f诸器控制器在一个帧中调度最 多三个^f诸器命令。因此，在存储器控制器—处的调度可在逻辑上分为时段 (slot)A, B和C。如每个FB-DIMM示出的，时孚殳B和C可用来传送命 令或写数据。通常，只要需要，调度器负责数据复用。支^i周度器的这三 ^^令具有复用B和C时段的数据的附加复杂性。
根据一个实施例，当j铜时段B和C来写命令时，调度器118总是使 用时段A来读命令。图3是调度器118的一个实施例的逻辑说明。调度器 118包4錄序列310、写序列320、读命令调度器330和写命^H周度器340， 以n个时段(A， B和C)。
如图3所示，读命^H周度器330和写命4^i周度器340分别调度读和写 命令。读命^H周度器33(M賴命令插入到时段A中。同时，写命4^i周度器 340可将写命令插入到时段B和C中。
图4是调度器118的一个实施例的时序图。最初，包括RAS和RD1的 第4命令在SB通紅通过将第"~^命令插入到时段A中的读命4^周度 器330 ^y^[诸器控制器112传i^J'J賴器115。在SB通iUi传送的下两 个帧同时包4綠^^令和写命^令。
读和写命令在SB通iUi通过将第二读命令插Al'J时段A中的读命令 调度器330以M过将写命令插入到时段B或C中的写命4^周度器340来 传送。随后，第三读命令的两个另外的帧在SB通iUiit过将第三读命令插 入到时段A中的读命4^i周度器330来传送。
当第三和第四帧通过SB通道传送时，通过NB通it^f诸器控制器ll2 上接>^十应于第4命令的数据帧D10和Dll。 NB通iUi的下两个帧是 对应于第二读命令的数据帧D20和D21。最后，接j]t^应于第三读命令的 数据帧D30和D31。因此，在NB通iUi接收的6个帧中，只有4个包含 有用数据，而另两个帧浪费在写命今上。
根据一个实施例，在接4"于同步帧的(SYNC)信号的STATUS响应 后确认写响应。在这#~"个实施例中，若SATUS是对SYNC的响应，则 SYNC前的所有写事务都没有狄4fi吴。然而，若STATUS给出ALERT 模式，则写已经失败。结果，忽略所有数据并且重复在先前SYNC之前的 所有写命令。
在另一个实施例中，在有效的无4^吴读数据后，确认写响应。在这样 一个实施例中，在NB通3lJi接收的对应于在SB通道上与写读命令一同传 送的读命令的读数梧(例如图4中的D20和D21) ， ^##器控制器114 上没有4射吴i4l妄收，该事实保证了M賭器115上没有4射吴^l妻收写数塘。
根据一个实施例，逻辑350包含在调度器118中，用于解决已调度的 但具有一个响应挂起(pending)(例如，"浏亍中(in-flight)的^f诸器命 令")的命令与从命令序列310和320中显露的命令之间的冲突。逻辑350 将已解决的命^H赍^J)J调度器330和340中。在另一实施例中，逻辑350 在^^H贵^iiJ写命賴度器340之前，考虑当前位于时段A中的命令。
因为计算机系统中命令的20-30%是写命令，它们使一^^令FB-DIMM 调度器中的读命令带宽减少，上H明通过提供写命令的逻辑专用通道， 使读带宽能够不受写命4^f扰。
尽管对于已经阅读前面描述的本领域技术人员而言，本发明无疑明显 存在许多变化和修改，但应该理解的是，通过图解来说明和描述的任何特 定实施例不应被认为是限制性的。因此，对不同实施例的细节的提及不是 要P艮制权利要求的范围，权利要求本身只陈述被认为是本发明的本质特征 的那些特征。
权利要求
1.一种包含存储器控制器的系统，所述存储器控制器通过第一专用命令时段来将读命令调度到帧，并通过第二或第三专用命令时段来将写命令和对应的数据调度到帧。
2. 如权利要求1所述的系统，其中，将第-读命令和第一写命令调度到第一帧中。
3. 如权利要求l所述的系统，其中，所述存储器控制器包括 将读命令调度到第一专用命令时段上的读命令调度器；以及 将写命令调度到第二或第三专用命令时段上的写命令调度器。
4. 如权利要求3所述的系统，其中，所述存储器控制器还包括 耦合到读存储器器的读序列；以及 耦合到写存储器周度器的写序列。
5. 如权利要求4所述的系统，其中，所述存储器控制器还包括解决逻 辑，用于解决执行中的存储器命令与来自读和写序列的命令之间的沖突。
6. 如权利要求5所述的系统，其中，所述解决逻辑将已解决的命令转发到读命令调度器和写命令调度器中。
7. 如权利要求2所述的系统，其中，所述存储器控制器在传送包含写 命令和对应的数据的帧之后，确认写响应。
8. 如权利要求7所述的系统，其中，所述存储器控制器一接收到同步 帧的响应状态就确认写响应。
9. 如权利要求7所述的系统，其中，所述存储器控制器一接收到对应于在第一帧中与写命一起传送的读命令的数据就确认写响应。
10. —种方法，包括存储器控制器通过专用于读命令的第一命令时段来将第一读命令调度 到第一帧；存储器控制器通过第一命令时段来将第二读命令调度到第二帧；以及 存储器控制器通过专用于写命令的第二命令时段或第三命令时段，来将第一写命令和对应的数据调度到第二帧。
11. 如权利要求10所述的方法，还包括 将第一帧传送到存储器设备；以及 将第二帧传送到存储器设备。
12. 如权利要求ll所述的方法，还包括所述存储器设备接收对应于第一读命令的第一组帧；以及 在接收所述第一组帧之后，立刻从所述存储器设备接收对应于第二读命令的第二组帧。
13. —种存储器控制器，包括命令时段，用于将一个或多个命令插入到一个帧中；读命令调度器，用于通过第一专用命令时段来将读命令调度到帧；以及写命令调度器，用于通过第二或第三专用命令时段来将写命令和对应 的数据调度到帧。
14. 如权矛虔求13所述的賴器控制器，还包括耦合到读命令调度器的读序列；以及耦合到写命糊度器的写序列。
15. 如权利要求14所述的存储器控制器，还包括解决逻辑，用于解决 才似亍中的存储器命令与来自读和写序列的命令之间的冲突。
16. 如权利要求15所述的存储器控制器，其中，所述解决逻辑已解决的命令转发到读命调度器和写命令调度度器。
17. 如权矛决求13所述的存储器控制器，其中，所述存储器控制器在 传送包含写命和对应的数据的帧之后，确认写响应。
18. —种系统，包括完全緩冲DMM 存储器设备；以及存储器控制器，与所述完全緩沖DMM 存储器设备连接，用于通过第 一专用命令时,棘将读命令调度到帧，以及用于通过第二或第三专用命令时段来将写命和对应的数据调度到帧，并将这些帧传送完全緩沖DIMM存储器设备。
19. 如权利要求18所述的系统，其中，'将第1读命和第一写命令调 度到第一帧中。
20. 如权利要求18所述的系统，其中，所述賴器控制器包括 将读令调 度度到第一专用命令时锻上的读命令调度器；以及 将写命令调度到第二和第三专用命令时段上的写命令调度器。
全文摘要
本发明的名称是“在存储器控制器中产生逻辑上专用的读和写通道的机制”。根据本发明的一个实施例，公开了一种系统。该系统包括存储器控制器，用于通过第一专用命令时段来将读命令调度到帧，并通过第二或第三专用命令时段来将写命令和对应的数据调度到帧。
文档编号G11C7/22GK101202102SQ20071017016
公开日2008年6月18日 申请日期2007年9月25日 优先权日2006年9月27日
发明者A·莫汉蒂, R·苏巴什钱德拉博斯, R·阿加瓦尔 申请人:英特尔公司