专利名称：可降低存储器漏电流的方法及其相关装置的制作方法
技术领域：
本发明涉及一种可以降低存储器漏电流的方法及其相关装置，尤其是涉及一种可
以降低存储器处于待机状态时的漏电流的方法及其相关装置。
背景技术：
近年来，方便携带的电子产品在我们的日常生活中日益普及，比如移动电话、个人 数字助理以及笔记型计算机，节省电源消耗已成为这类型产品主要的设计目标。许多工程 师与设计人员在如何节省电源消耗的问题上贡献出非常多的努力。 低耗能动态随机存取存储器的一个主要设计目标是能够降低其于待机状态 时的直流电电流电平，以使其符合联合电子装置工程协会(JointElectronic Device Engineering Council, JEDEC)所制定的Idd6 (待机状态直流电电流电平)的标准。Idd6 标准非常重要，肇因于此标准与前述电子装置的待机时间的长度密切相关。如果前述电子 装置的待机时间能够延长的话，那么就可以增进使用者的便利性以及装置的可移植性。
请参考图1，图1为存储器中一字线驱动装置10的示意图。字线驱动装置10属 于一种阶层式字线结构，并且包含有一主字线驱动装置100、一区字线驱动装置102以及一 电源供应装置104的双层式字线结构。电源供应装置104通常是一个电荷泵电路(Charge Pump Circuit)，其主要功能是提供一个2. 6伏特的输出电压VPP，以及一个低于接地电压 的-O. 6伏特电压，这两个电压用来负责提供电源给主字线驱动装置100以及区字线驱动装 置102操作使用。其中，电荷泵电路是一种非常有用的电路，但是其效率较差也广为人知， 此种电流可以将内部漏电流放大成为一 比较大的外部电流。 主字线驱动装置100主要用来执行存储器列地址解码以及电压电平平移等功能， 同时，还包含有P型金属氧化物半导体场效晶体管(PM0S)MP1以及N型金属氧化物半导体 场效晶体管(NM0S)MN1，用来驱动区字线驱动装置102。驱动区字线驱动装置102，包含有P 型金属氧化物半导体场效晶体管(PM0S)MP2以及N型金属氧化物半导体场效晶体管(NMOS) MN2，用来驱动一区字线(Local Wordline)，执行存储器读取功能。在字线驱动装置10中， 只有在字线驱动电压VWLDV被拉到VPP的高电压电平，以及反相主字线电压VB丽L被拉到 V丽L的低电压电平的情况下，区字线电压VLWL才会被拉到VPP的高电压电平。为了进一步 说明区字线驱动装置102的操作方式，请参考图2，图2为相关于区字线驱动装置102的信 号操作电平的表格20的示意图。在图2中，表格20的最后一列用来指示，当变化主字线电 压VB丽L以及字线驱动电压VWLDV时，所得的区字线电压VLWL的输出电压电平。此外，表 格20的最后一行用来表示待机状态的相关信号关系。 在字线驱动装置10中，主字线驱动装置IOO所包含的N型金属氧化物半导体场效 晶体管MNl会产生漏电流，肇因于一种称为GIDL(Gate InducedDrain Leakage、栅极引发漏 极漏电)的效应。GIDL效应发生在N型金属氧化物半导体场效晶体管MN1处于关闭(OFF) 的状态时，由于栅极相对与漏极的电压较大，以及漏极相对于基底(Bulk)的电压较高所导 致。在晶体管MN1中，栅极的电压相对于漏极的电压为低，此时在栅极至漏极的重叠区域有一狭窄的空乏宽度存在。高电位差将导致栅极至漏极之间存在大的电场强度，使得电子产 生穿隧效应，由键结能带跃迁到导通能带，成为自由电子。GIDL效应在晶体管MN1中的漏极 至基底的电压差越大时，穿隧效应就越明显。最后，这种恼人的GIDL漏电流被不太有效率 的电荷泵电路放大，因而间接增加了由外部电源供应装置所供应的外部电流电平。当这样 的情况发生时，Idd6(待机状态直流电电流电平)的标准将很容易被超过，低耗能动态随机 存取存储器的设计规范将难以实现。
发明内容
因此，本发明的主要目的即在于提供一种可降低存储器漏电流的方法及其相关装置。 本发明披露一种可降低存储器漏电流的方法，包含有提供一第一电压给一主字线 驱动装置；提供高于该第一电压的一第二电压给一区字线驱动装置；以及于该区字线驱动 装置中使用一绝对阈值电压高于一特定值的一晶体管。 本发明还披露一种可降低存储器漏电流的装置，包含有一第一电压供应装置，用 来提供一第一电压给一主字线驱动装置；以及一第二电压供应装置，用来提供高于该第一 电压的一第二电压给一区字线驱动装置；其中，该区字线驱动装置中使用一绝对阈值电压 高于一特定值的一晶体管。
图1为存储器中-一字线驱动装置的示意图。图2为相关于区字线驱动装置的信号操作电平的表格的示意图。
图3为GIDL漏电流相对于漏极相对于基底的电压差的关系示意图。
图4为本发明实施例的一流程图的示意图。
图5为本发明实施例的一字线驱动装置的示意图。
图6为相关于区字线驱动装置的信号操作电平的表格的示意图。
图7为区字线驱动装置的时序信号的示意图。
附图符号说明10、50字线驱动装置100、500主字线驱动装置102、502区字线驱动装置104、504电源供应装置VB丽L反相主字线输出电压MN1、M腦型金属氧化物半导体场效晶体管MPK、MP1、MP2P型金属氧化物半导体场效晶体管VLWL区字线电压VWLDV字线驱动电压VPP、VDD1电压电平Idd6待机状态直流电电流电平
具体实施例方式
为降低图1中N型金属氧化物半导体场效晶体管MN1所引起的GIDL漏电流，本发 明提供不同的操作电压电平，分别给予主字线驱动装置100以及区字线驱动装置102，此乃 肇因于GIDL漏电流的大小对N型金属氧化物半导体场效晶体管MN1的漏极相对于基底的 电压差非常敏感。 请参考图3，图3为GIDL漏电流相对于漏极相对于基底的电压差的关系示意图。
在N型金属氧化物半导体场效晶体管MN1中，当漏极至基底的电压差为3. 2V时，单位宽度
的GIDL漏电流的大小大约为500pA/ m。如图3所示，GIDL漏电流会随漏极相对于基底的
电压差的减少而大量降低。禾U用此特性，本发明可以有效的降低GIDL漏电流。 请参考图4，图4为本发明实施例的一流程图40的示意图。流程图40用来降低因
GIDL效应所引起的漏电流，包含有 步骤400:开始。 步骤402 :提供一第一电压给主字线驱动装置100。 步骤404 :提供高于该第一电压的一第二电压给一区字线驱动装置。 步骤406 :在该区字线驱动装置中使用一绝对阈值电压高于一特定值的一晶体管。 步骤408:结束。 根据流程图40，本发明提供不同的电压值分别给主字线驱动装置100以及区字线 驱动装置102，藉此降低因为GIDL效应，而在主字线驱动装置100引起的漏电流。
请参考图5，图5为本发明实施例的一字线驱动装置50的示意图。字线驱动装置 50包含有一主字线驱动装置500、一区字线驱动装置502以及一电源供应装置504。主字线 驱动装置500以及区字线驱动装置502的架构与操作方式，相似于图1的主字线驱动装置 100以及区字线驱动装置102，只是区字线驱动装置102中的P型金属氧化物半导体场效晶 体管(PM0S)MP2已经由区字线驱动装置502中的P型金属氧化物半导体场效晶体管(PMOS) MPK所取代，而且晶体管MPK的绝对阈值电压大于一个新的特定值。至于，晶体管MPK的绝 对阈值电压须大于一特定值的原因，将在稍后陈述。电源供应装置504包含有一第一电压 供应装置506及一第二电压供应装置508。第一电压供应装置506提供一第一电压VDD1， 其中，第一电压VDD1符合联合电子装置工程协会(Joint Electronic Device Engineering Council, JEDEC)有关第二代低耗能动态随机存取存储器(LPDDR2)的外部电压电平的规 定。第二电压供应装置508提供一高于第一电压电平VDDl的第二电压VPP给区字线驱动 装置502。较佳地，第二电压供应装置508是一电荷泵电路(ChargePump Circuit)，并且可 以将输入电压VDD1，转换成一个比较高的电压VPP，其中VPP等于2. 6V。简单来说，主字线 驱动装置500的驱动电压，已经由已知技术中的2. 6V，转变成本发明中的电压VDDl，也就是 较低的1.8V。因此，在待机状态时，漏极至基底的电压差可以减少为2.4V。根据图3，当漏 极至基底的电压差为2. 4V时，单位宽度的GIDL效应漏电流成为10pA/ii m。与漏极至基底 的电压差为3. 2V时的GIDL效应漏电流比较，其中差异非常明显。 主字线驱动装置500的电压源是1. 8V。因此，主字线驱动装置的输出电压VB丽L 在处于高位时是1. 8V，而处于低位时是-0. 6V。为了证明区字线驱动装置502操作电压的 改变，不会影响其它电路的正常操作，请参考图6。图6为相关于区字线驱动装置502的信
5号操作电平的表格60的示意图。在图6中，表格60的最后一列用来指示，变化主字线电压 VB丽L以及字线驱动电压VWLDV时，区字线电压VLWL的输出电压电平。此外，表格20的最 后一行用来表示待机状态的相关信号值。值得注意的是，区字线驱动装置502仍然是使用 电荷泵电路(Charge Pump Circuit)所供应的VPP(2. 6V)去驱动区字线。当反相主字线输 出电压VB丽L处于高位1. 8V，并且字线驱动电压VWLDV也处于高位2. 6V时，位于区字线驱 动装置502上的P型金属氧化物半导体场效晶体管(PMOS)MPK没有办法完全关闭。其它型 式的漏电流将会流经晶体管MPK。为了使区字线驱动装置502上的P型金属氧化物半导体 场效晶体管MPK完全关闭，晶体管MPK的绝对阈值电压必须提高。根据本发明的实验显示， 当绝对阈值电压高于1.6V时，在上述情况下，晶体管MPK可以完全关闭。换句话说，只要晶 体管MPK的绝对阈值电压高于1. 6V，当发生反相主字线输出电压VB丽L处于高位1. 8V时， 以及字线驱动电压VWLDV处于高位2. 6V的极端情况时，区字线驱动装置502上的晶体管 MPK便可以完全关闭。经由此法，本发明的区字线驱动装置502便可以正常操作。
请参考图7，图7为区字线驱动装置502的时序信号70的示意图。图7为区字线 驱动装置502上晶体管MPK的绝对阈值电压为1. 6V(曲线A)以及0. 8V(曲线B)的延迟时 间比较。曲线A以及曲线B在时间延迟上的差别约为130ps(ps代表picosecond)。曲线A 在时间上的延迟，主要是因为此时晶体管MPK的绝对阈值电压比曲线B高出0. 8V的缘故。 然而，此项时间延迟在低耗能动态随机存取存储器的许多应用中是可以容忍的。
总而言之，GIDL效应不受欢迎，因为它会在待机状态，导致动态随机存取存储器装 置中存在可观的漏电流。因为GIDL效应对于漏极至基底的电压差非常敏感，因此，将主字 线驱动装置500的操作电压从VPP(2. 6V)改为VDD1 (1. 8V)可以降低98 %的GIDL漏电流。 区字线驱动装置502上晶体管MPK的绝对阈值电压被提升为1. 6V，以保证晶体管MPK可以 在反相主字线输出电压VB丽L处于高位1. 8V时，以及字线驱动电压VWLDV处于高位2. 6V 的极端情况下完全关闭。 本发明最主要的目的在于提供一个方法以降低GIDL漏电流，并且最终能够降低 动态随机存取存储器的待机状态电流。主字线驱动装置不再使用电荷泵电路(Charge Pump Circuit)所供应的高电压去驱动，反而直接使用一个由外部供应，并符合JEDEC/LPDDR2规 范的电压，以驱动主字线驱动装置100所包含的晶体管MN1，用来达到降低GIDL漏电流的目 的。区字线驱动装置502上晶体管MPK的绝对阈值电压被提升，以保证区字线驱动装置的 正常操作。 以上所述仅为本发明的较佳实施例 凡依本发明权利要求所做的均等变化与修 饰，都应属本发明的涵盖范围。
权利要求
一种可降低存储器漏电流的方法，包含有提供一第一电压给一主字线驱动装置；提供高于该第一电压的一第二电压给一区字线驱动装置；以及于该区字线驱动装置中使用一绝对阈值电压高于一特定值的一晶体管。
2. 如权利要求1所述的可降低存储器漏电流的方法，其中该第一电压由一外部电压源所提供。
3. 如权利要求2所述的可降低存储器漏电流的方法，其中该外部电压源符合联合电子装置工程协会有关第二代低耗能动态随机存取存储器的外部电压电平的规定。
4. 如权利要求1所述的可降低存储器漏电流的方法，其中该第二电压由存储器内的一电荷泵电路所提供。
5. 如权利要求1所述的可降低存储器漏电流的方法，其中该特定值为1. 6V。
6. 如权利要求1所述的可降低存储器漏电流的方法，其中该晶体管为一 P型金属氧化物半导体场效晶体管。
7. —种可降低存储器漏电流的装置，包含有一第一电压供应装置，用来提供一第一电压给一主字线驱动装置；以及一第二电压供应装置，用来提供高于该第一电压的一第二电压给一区字线驱动装置；其中，该区字线驱动装置中使用一绝对阈值电压高于一特定值得一晶体管。
8. 如权利要求7所述的可降低存储器漏电流的装置，其中该外部电压源符合联合电子装置工程协会有关第二代低耗能动态随机存取存储器的外部电压电平的规定。
9. 如权利要求7所述的可降低存储器漏电流的装置，其中该第二电压由存储器内的一电荷泵电路所提供。
10. 如权利要求7所述的可降低存储器漏电流的装置，其中该特定值为1.6V。
11. 如权利要求7所述的可降低存储器漏电流的装置，其中该晶体管为一P型金属氧化物半导体场效晶体管。
全文摘要
一种可降低存储器漏电流的方法及其相关装置，包含有提供一第一电压给主字线驱动装置；提供一电压值高于第一电压的第二电压给区字线驱动装置；以及于区字线驱动装置中使用一绝对阈值电压高于一特定值的一晶体管。
文档编号G11C8/08GK101714402SQ20091000735
公开日2010年5月26日 申请日期2009年2月17日 优先权日2008年10月8日
发明者裴睿其 申请人:南亚科技股份有限公司