非易失性存储装置及操作该存储装置的方法

专利名称：非易失性存储装置及操作该存储装置的方法
非易失性存储装置及操作该存储装置的方法相关申请的交叉引用要求享有2009年2月26日提交的韩国专利申请10-2009-0016320号的优先权，
将其全部公开内容通过引用合并于此。
背景技术：
本发明的实施例涉及非易失性存储装置以及操作该存储装置的方法。近些年来，对于能够被电编程和电擦除并且不要求以特定时间间隔重写数据的刷新功能的非易失性存储装置的需求日益增长。非易失性存储装置的非易失性存储单元能够被电编程和电擦除。使用该单元的阈 值电压进行编程和擦除操作，当电子被施加在该单元的薄氧化层的强电场移动时，该阈值 电压变化。该非易失性存储装置包括存储单元阵列，其中以矩阵形式布置用于存储数据的 存储单元；以及页缓冲器，分别用于将数据写入到存储单元阵列的特定存储单元中或者用 于读取存储在特定存储单元中的数据。页缓冲器包括一对位线，耦合到特定存储单元；寄 存器，被配置为临时地存储要被写入到特定存储单元中的数据或临时地存储从特定存储单 元中读取的数据；感测节点，被配置为感测特定位线或特定寄存器的电压水平；以及位线 选择单元，被配置为控制是否将特定位线耦合到感测节点。在这种非易失性存储装置的常规编程操作和验证操作中，对偶数页和奇数页顺序 地进行编程操作，并且还进行验证操作。因此，偶数页与奇数页的位线之间的耦合噪声对感 测操作的影响能够被最小化/降低。然而，随着单元尺寸的减小，变得难以使用此方法降低 位线之间的这种耦合噪声。因此，需要能够最小化/降低位线之间的耦合噪声的感测方法。

发明内容
本发明的实施例涉及一种非易失性存储装置以及操作该存储装置的方法，其能够 改进验证操作。根据本发明的一个实施例的非易失性存储装置包括第一节点；电流源，被配置 为具有根据第一节点的电压确定的电流值；以及耦合到第一节点的存储单元串，该存储单 元串包括至少一个存储单元。基于第一节点的电压确定包括在存储单元串中的存储单元是 否已被编程。根据本发明的另一个实施例的非易失性存储装置包括多个数据锁存单元；存储 单元串，包括至少一个存储单元；电流提供单元，被配置为向存储单元串提供电流；位线开 关单元，被配置为选择性地将存储单元串耦合到电流提供单元；第一感测节点和第二感测 节点；以及位线感测单元，被配置为选择性地将位线开关单元和电流提供单元已经耦合到 的第一感测节点耦合到数据锁存单元已经耦合到的第二感测节点。基于第一感测节点的电 压确定包括在存储单元串中的存储单元是否已被编程。根据本发明的又一个实施例的操作非易失性存储装置的方法包括提供非易失性存储装置，该非易失性存储装置包括存储单元串和选择性地耦合到存储单元串的电流提供 单元；将位线放电到低电平；对耦合到目标读取单元的字线提供参考电压，并对耦合到其 余单元的字线提供通过电压；将电流提供单元、位线和存储单元串耦合在一起；根据目标 读取单元的阈值电压是否大于参考电压来改变由电流提供单元提供并流过存储单元串的 电流的大小；根据由电流提供单元提供的电流的大小来确定对电流提供单元与存储单元串 之间的节点提供的电压；以及感测该节点的电压并在锁存单元中存储所感测的电压。 根据本发明的再一个实施例的操作非易失性存储装置的方法包括提供非易失性 存储装置，该非易失性存储装置包括多个页缓冲器，每个缓冲器包括第一锁存单元和第二 锁存单元；存储单元串；以及电流提供单元，根据存储在第一锁存单元中的数据选择性地 耦合到存储单元串；将位线放电到低电平；向耦合到存储单元串的目标读取单元的字线提 供参考电压，并向耦合到存储单元串的其余单元的字线提供通过电压；将电流提供单元、位 线和存储单元串耦合在一起；根据目标读取单元的阈值电压是否大于参考电压来改变由电 流提供单元提供并流过存储单元串的电流的大小；提供具有第一电压的位线感测信号，并 在第一锁存单元中存储关于具有大于参考电流的电流的大小的单元的信息；电流提供单元 根据存储在第一锁存单元中的数据选择性地提供电流；根据目标读取单元的阈值电压是否 大于参考电压来改变由电流提供单元提供并流过存储单元串的电流的大小；以及提供第二 电压的位线感测信号，并基于电流的大小在第二锁存单元中存储关于每个单元的阈值电压 的信息。


图1是适用于本发明的一个实施例的电压依赖电流源的电路图；图2是示出适用于本发明的一个实施例的非易失性存储装置中所包括的存储单 元串的图；图3A到图3C是图解通过耦合根据本发明的一个实施例的非易失性存储装置的电 流源和单元串的读取方法的构思的图；图4是根据本发明的一个实施例的非易失性存储装置的电路图；图5A和图5B是图解使用根据本发明的一个实施例的非易失性存储装置的读取方 法或验证方法的波形和曲线图；图6是根据本发明的另一个实施例的非易失性存储装置的电路图；图7是图解使用根据本发明的另一个实施例的非易失性存储装置的验证方法的 波形；图8是图解使用根据本发明的一个实施例的非易失性存储装置的快速验证方法 的波形；以及图9是图解使用非易失性存储装置的MLC编程方法的图。
具体实施例方式下面参考附图具体描述本发明的实施例。提供附图以允许本领域普通技术人员理 解本发明的实施例的范围。图1是适用于本发明的一个实施例的电压依赖电流源的电路图。
在图1中，第一电压依赖电流源100包括二极管耦合NMOS晶体管，被配置为一端 耦合到电源电压VCC。流过该NMOS晶体管的电流Isen由电源电压VCC、提供给该NMOS晶 体管另一端的电压Vsen以及阈值电压Vt确定。<formula>formula see original document page 7</formula>第二电压依赖电流源110包括一端耦合到电源电压VCC、并且栅极被提供以特定 电压Vg的NMOS晶体管。流过该NMOS晶体管的电流Isen由电源电压VCC、电压Vg以及阈 值电压Vt确定。即，<formula>formula see original document page 7</formula>在上述等式中，假设提供给NMOS晶体管的另一端的电压Vsen为参数，可以说流过 该晶体管的电流由提供给该晶体管另一端的电压Vsen确定。图2是示出适用于本发明的一个实施例的非易失性存储装置中所包括的存储单 元串的图。存储单元串200包括串联耦合的多个存储单元MCO到MCn ；漏极选择晶体管DST， 被配置为选择性地耦合位线与存储单元MCn ；以及源极选择晶体管SST，被配置为选择性地 耦合存储单元MCO与公共源极线CSL。下面描述进行验证操作或读取操作的方法。在验证操作或读取操作中，首先选择单元210，然后确定所选择的单元210的阈值 电压是否大于参考电压Vread。为此，将位线预充电到高电平。接着，将参考电压Vread提 供给耦合到所选择的单元210的字线WLm，并且将通过电压Vpass提供给耦合到其余未被选 择的单元的字线。因此，无论所选择的单元的阈值电压是多少，未被选择的单元被导通，而 将根据所选择的单元的阈值电压来确定是否将其导通。也就是，如果所选择的单元的阈值 电压大于参考电压，则所选择的单元不被导通，而如果所选择的单元的阈值电压小于参考 电压，则所选择的单元被导通。如果所选择的单元210被导通，则所有耦合到相应位线的单元被导通，并且因此 通过接地状态的公共源极线CSL将高电平的位线放电。换句话说，流过单元串的电流增大。 然而，如果所选择的单元210未被导通，则不形成通过单元串的电流路径，并且因此位线保 持在高电平。也就是，流过该单元串的电流的值几乎为0。如上所述，由所选择的单元的阈 值电压确定流过单元串的电流的值。可以说流过单元串的电流Icell等于函数f (Vt)，其中所选择的单元的阈值电压
是因变量。下面考虑将这种单元串耦合到电压依赖电流源的情况。图3A到图3C是图解通过耦合根据本发明的一个实施例的非易失性存储装置的电 流源与单元串的读取方法的构思的图。非易失性存储装置300包括电流源310和单元串320。电流源310具有与图1的电流源100相同的构造，并且它可以由电流源110替代。单元串320具有与图2的单元串200相同的构造。如参考图1和图2所描述的，由电流源310提供的电流Isen由提供给晶体管一端 的电压Vsen确定。流过单元串320的电流Icell由存储单元的阈值电压Vt确定。如果电 流源310和单元串320耦合在一起，则电流Isen变成在任意时刻与电流Icell相同。由电 压Vsen或阈值电压Vt确定此时的电流，并且因此可以说这两个电流值是相等的。因此，能够通过测量提供给单元串320与电流源310之间的节点的电压Vsen得知相应存储单元的 阈值电压Vt。下面更加具体地描述根据流过单元串320的电流Icell的大小来测量阈值电压Vt 的方法。参考图3C，假设参考电压为0V，编程状态的单元和擦除状态的单元能够彼此区 分。参考图3B，根据上述等式，流过电流源310的电流Isen与电压Vsen成反比。另 夕卜，由于流过单元串的电流Icell随着位线的电压增大而增大，因此其与电压Vsen成比例。电流Isen与电流Icell相交处的节点上的电压Vsen的值是所选择的单元的阈值 电压Vt。可以看出，如果所选择的单元在擦除状态下，则流过单元串的电流上升，并且电压 Vsen相对地下降。另外，还可以看出，如果所选择的单元在编程状态下，则流过单元串的电 流下降，并且电压Vsen也相对地上升。因此，可以确定的是，如果电压Vsen相对较高，则所选择的单元的阈值电压Vt相 对较高。也就是，可以看出电压Vsen与单元的阈值电压Vt成比例地增大。因此，可以基于 提供给电流源310和单元串320的节点的电压来确定所选择的单元的阈值电压。图4是根据本发明的一个实施例的非易失性存储装置的电路图。非易失性存储装置400包括电流提供单元410、位线开关单元420、单元串430、位 线感测单元440、感测节点预充电单元442、感测节点感测单元444、第一锁存单元450、第二 锁存单元460和第三锁存单元470。除单元串430之外其余的元件作为一个页缓冲器。该 页缓冲器耦合到每个单元串。电流提供单元410包括电流源412和电流传递单元414，电流传递单元414被配置 为将电流源412的电流提供给第一感测节点VSEN。第一感测节点VSEN形成于电流提供单 元410和位线开关单元420的节点。电流源412包括二极管耦合NMOS晶体管N412，被配置为一端耦合到电源电压Vcc 的端子。因此，由电源电压Vcc确定由电流源412提供的电流。电流传递单元414被配置为响应于使能信号SENSE_EN经由第一感测节点VSEN将 由电流源412提供的电流提供给单元串430。为此，电流传递单元414包括耦合在电流源 412与第一感测节点VSEN之间的NMOS晶体管N414，并且被配置为通过其栅极接收使能信 号 SENSE_EN。位线开关单元420被配置为预充电或放电位线BL或选择性地将电流提供单元410 耦合到单元串430。为此，位线开关单元420包括被配置为提供可变电压VIRPWR的可变电 压输入端，以及被配置为响应于放电信号DISCH而将位线BL耦合到可变电压输入端的NMOS 晶体管N422。位线开关单元420还包括NMOS晶体管N424，被配置为响应于位线选择信号 SELBL而将位线BL耦合到电流提供单元410。因此，能够响应于可变电压VIRPWR和放电信号DISCH而将位线BL预充电到高电 平或低电平。另外，能够选择性地将位线BL与电流提供单元410耦合在一起。单元串430具有与单元串320或200相同的构造。位线感测单元440包括NMOS晶体管N440，其响应于位线感测信号PBSENSE而导 通，并且耦合到第一感测节点VSEN和第二感测节点SO。第二感测节点SO形成于锁存单元450,460和470的节点。当提供位线感测信号PBSENSE时，提供给第一感测节点VSEN的电 压变成与提供给第二感测节点SO的电压相等。当进行验证操作和读取操作时，可以提供感测电压使得特定存储单元的状态被传 递到感测节点。感测节点预充电单元442被配置为响应于预充电信号PRECH_N而将高电平的电源 电压Vcc提供给第一感测节点VSEN或第二感测节点SO。为此，感测节点预充电单元442包 括耦合在电源电压端Vcc与第二感测节点SO之间的PMOS晶体管P442。因此，能够响应于 低电平的预充电信号而将高电平的电源电压Vcc提供给第二感测节点SO。感测节点感测单元444被配置为根据第二感测节点SO的电压水平向锁存单元 450、460和470中的每一个提供地电压。为此，感测节点感测单元444包括NMOS晶体管 N444，被配置为具有耦合到第二感测节点SO的栅极、并且耦合在接地端与锁存单元450、 460和470中的每一个之间。因此，能够根据第二感测节点SO的电压水平将地电压提供给 每个锁存单元。第一锁存单元450包括锁存器454，被配置为存储数据；数据设置单元456 ；以及 数据传输单元452。数据设置单元456被配置为响应于数据设置信号CRST或CSET而将从 感测节点感测单元444接收的地电压传递到锁存器454。数据传输单元452被配置为将存 储在锁存器454的第一节点QC_N中的数据传递到第二感测节点SO。锁存器454包括第一反相器IV454和第二反相器IV455。第一反相器IV454的输 出端耦合到第二反相器IV455的输入端，并且第二反相器IV455的输出端耦合到第一反相 器IV454的输入端。第一反相器IV454的输出端与第二反相器IV455的输入端之间的中间 节点称为第一节点QC_N。第二反相器IV455的输出端与第一反相器IV454的输入端的中间 节点称为第二节点QC。因此，在第一节点QC_N和第二节点QC中存储相反电平的数据。数据设置单元456包括匪OS晶体管N456和匪OS晶体管N457。匪OS晶体管N456 被配置为响应于第一数据设置信号CSET而将从感测节点感测单元444接收的地电压提供 给第一节点QC_N。NMOS晶体管N457被配置为响应于第二数据设置信号CRST而将从感测 节点感测单元444接收的地电压提供给第二节点QC。数据传输单元452包括NMOS晶体管N452，被配置为响应于数据传输信号TRANC而 将存储在锁存器454的第一节点QC_N中的数据传递到感测节点SO。因此，能够响应于数据 传输信号TRANC而将存储在第一节点QC_N中的数据传递到第二感测节点SO。第二锁存单元460包括锁存器464，被配置为存储数据；数据设置单元466 ；以及 数据传输单元462。数据设置单元466被配置为响应于数据设置信号MRST和MSET而将从 感测节点感测单元444接收的地电压传递给锁存器464。数据传输单元462被配置为将存 储在锁存器464的第一节点QM_N中的数据传递给第二感测节点S0。锁存器464包括第一反相器IV464和第二反相器IV465。第一反相器IV464的输出端耦合到第二反相器IV465的输入端，并且第二反相器IV465的输出端耦合到第一反相 器IV464的输入端。第一反相器IV464的输出端与第二反相器IV465的输入端之间的中间 节点称为第一节点QM_N。第二反相器IV465的输出端与第一反相器IV464的输入端之间 的中间节点称为第二节点QM。因此，在第一节点QM_N和第二节点QM中存储相反电平的数 据。
数据设置单元466包括NMOS晶体管N466和NMOS晶体管N467。NMOS晶体管N466 被配置为响应于第一数据设置信号MSET而将从感测节点感测单元444接收的地电压提供 给第一节点QM_N。NMOS晶体管N467被配置为响应于第二数据设置信号MRST而将从感测 节点感测单元444接收的地电压提供给第二节点QM。数据传输单元462包括NMOS晶体管N462，被配置为响应于数据传输信号TRANM而 将存储在锁存器464的第一节点QM_N中的数据传递到感测节点SO。因此，能够响应于数据 传输信号TRANM而将存储在第一节点QM_N中的数据传递到第二感测节点SO。第三锁存单元470包括锁存器474，被配置为存储数据；数据设置单元476 ；以及 数据传输单元472。数据设置单元476被配置为响应于数据设置信号TRST和TSET而将从 感测节点感测单元444接收的地电压传递给锁存器474。数据传输单元472被配置为将存 储在锁存器474的第一节点QT_N中的数据传递给第二感测节点SO。锁存器474包括第一反相器IV474和第二反相器IV475。第一反相器IV474的输 出端耦合到第二反相器IV475的输入端，并且第二反相器IV475的输出端耦合到第一反相 器IV474的输入端。第一反相器IV474的输出端与第二反相器IV475的输入端之间的节点 称为第一节点QT_N。第二反相器IV475的输出端与第一反相器IV474的输入端之间的节点 称为第二节点QT。因此，在第一节点QT_N和第二节点QT中存储相反电平的数据。数据设置单元476包括匪OS晶体管N476和匪OS晶体管N477。匪OS晶体管N476 被配置为响应于第一数据设置信号TSET而将从感测节点感测单元444接收的地电压提供 给第一节点QT_N。NMOS晶体管N477被配置为响应于第二数据设置信号TRST而将从感测 节点感测单元444接收的地电压提供给第二节点QT。数据传输单元472包括匪OS晶体管N472和匪OS晶体管N473。匪OS晶体管N472 被配置为响应于第一数据传输信号TRANT而将存储在锁存器474的第一节点QT_N中的数 据传递到第二感测节点SO。NMOS晶体管N473被配置为响应于第二数据传输信号TRANT_N 而将存储在锁存器474的第二节点QT中的数据传递到第二感测节点SO。因此，能够响应于 数据传输信号TRANT或TRANT_N而将存储在锁存器474的节点QT或QT_N中的数据传递到 第二感测节点S0。下面描述使用如上构造的非易失性存储装置的读取方法或验证方法。图5A和图5B是图解使用根据本发明的一个实施例的非易失性存储装置的读取方 法或验证方法的波形和曲线图。该读取方法和验证方法均包括确定存储单元的阈值电压是否大于参考电压，因此 它们具有基本相同的构造。(1)时段 Tl当操作首先开始时，电流提供单元410和位线之间的耦合被切断。这里，由位线开 关单元420将位线放电到低电平。同时，向电流提供单元410提供使能信号SENSE_EN，使得电流提供单元410能够 向位线提供电流。由于电流提供单元410与位线之间的耦合已经被切断，因此电流不流过。 然而，高电平电压被提供给第一感测节点VSEN。常规地，在将位线预充电到高电平的状态下，基于单元的阈值电压是否大于参考 电压来改变位线的电压，并且根据位线电压的改变程度来进行验证操作。然而在本实施例中，在不对位线进行预充电的情况下使用由电流提供单元410提供的电流进行验证操作。(2)时段 T2接下来，将电流提供单元410、位线和单元串耦合在一起，并且因此根据目标读取单元的阈值电压来改变流过单元串430的电流Icell和第一感测节点VSEN的电压。响应于高电平的位线选择信号SELBL而将电流提供单元410和位线耦合在一起。 虽然没有示出，但是响应于漏极选择信号DSL而将位线和单元串430耦合在一起，并且响应 于源极选择信号SSL而将公共源极线CSL和单元串430耦合在一起。接下来，将参考电压 Vread提供给目标读取单元的字线，并且将通过电压Vpass提供给其余的单元的字线。如果目标读取单元被编程为具有小于参考电压Vread的阈值电压，则因为被提供 以参考电压的目标读取单元也被导通，所以形成从电流提供单元410到单元串430的电流 路径。因此，流过单元串430的电流Icell上升。然而，如果目标读取单元被编程为具有大于参考电压Vread的阈值电压，则因为 被提供以参考电压Vread的目标读取单元被关断，所以从电流提供单元410到单元串430 的电流路径被切断。因此，流过单元串430的电流Icell减小。也就是，在目标读取单元已 经被编程为具有大于参考电压的阈值电压的情况下流过单元串的电流Icell小于在目标 读取单元已经被编程为具有小于参考电压的阈值电压的情况下流过单元串的电流Icell。同时，位线和第一感测节点VSEN具有相同的电压，因为它们被耦合在一起。另外， 参考图5B，如上参考图3A到图3C所描述的，流过单元串430的电流Icell与第一感测节点 VSEN的电压成比例。因此，如果目标读取单元被编程为具有大于参考电压Vread的阈值电 压(PGM)，则相比于目标读取单元被编程为具有小于参考电压的阈值电压(ERA)的情况，第 一感测节点VSEN的电压上升。(3)时段 T3感测位线的电压(S卩，第一感测节点VSEN的电压)，并且根据感测的结果将数据存 储在锁存器中。在时段T3的操作之前，提供低电平的感测节点预充电信号PRECH_N以由此将第二 感测节点SO预充电到高电平。接下来，在进行时段T3的操作时，停止施加感测节点预充电 信号PRECH_N，因此第二感测节点SO保持在高电平的浮动状态。接下来，提供特定电平V2的位线感测信号PBSENSE，使得根据第一感测节点VSEN 的电压改变第二感测节点SO的电压。特定电平V2起到如下作用在目标读取单元处于编程状态的情况下，使得目标读 取单元具有等于或低于提供给第一感测节点VSEN的电压的阈值电压；而在目标读取单元 处于擦除状态的情况下，使得目标读取单元具有大于提供给第一感测节点VSEN的电压的 阈值电压。这种功能是基于NMOS晶体管的开关特性。由于第二感测节点SO被预充电到高 电平，因此第一感测节点VSEN作为NMOS晶体管的源极。因此，只有当晶体管的栅极与源极 之间的电压差(Vg-VSEN)大于阈值电压Vt时晶体管能够被导通。也就是，在提供特定电平V2的位线感测信号PBSENSE的情况下，当目标读取单元 处于编程状态时，根据第一感测节点VSEN的电压，位线感测单元440的NMOS晶体管N440 不被导通。因此，第二感测节点SO的电压保持在高电平。在目标读取单元处于擦除状态的情况下，因为第一感测节点VSEN的电压处于低电平，所以位线感测单元440的NMOS晶体管N440被导通。因此，第二感测节点SO耦合到 第一感测节点VSEN，因此第二感测节点SO的电压移至低电平。在这种情况下，由于第二感 测节点SO的电压处于浮动状态，因此其根据第一感测节点VSEN的电压移至低电平。也就是，当目标读取单元的阈值电压大于参考电压时(即，编程状态)，第二感测 节点SO保持高电平的电压。然而，当目标读取单元的阈值电压小于参考电压时(即，擦除 状态)，低电平的电压被提供给第二感测节点so。如上所述，在本实施例中，使用将位线预充电至高电平的常规方法。在本实施例 中，在不进行位线预充电操作的情况下使用由电流提供单元410提供的电流进行验证操 作。图6是根据本发明的另一个实施例的非易失性存储装置的电路图。非易失性存储装置600包括电流提供单元610、位线开关单元620、单元串630、位 线感测单元640、感测节点预充电单元642、感测节点感测单元644、第一锁存单元650、第二 锁存单元660、第三锁存单元670、感测节点放电单元680和地电压提供单元690。
除了电流提供单元610、感测节点放电单元680和地电压提供单元690之外，本实 施例的非易失性存储装置600具有与图4中所示的非易失性存储装置400相同的构造，并 且为了简洁省略了对那些与图4相同的元件的描述。与图4的实施例不同，根据存储在第一锁存单元650的第二节点QS中的数据确定 是否将电流提供单元610的电流传递单元614导通。下面描述这种确定的背景。在本实施 例中，试图防止由源极线跳动导致的欠编程(under-program)现象。源极线跳动现象是这 样一种现象在验证操作或读取操作过程中必须处于接地状态的公共源极线具有大于地电 压的电压。在公共源极线CSL与地之间存在电阻部件。如果高电流流过单元串，则由于提 供给电阻器R的电压，因此公共源极线CSL的电压略微上升。具体地，在单元串包括处于擦 除状态的单元的情况下，因为单元串具有高电流，所以源极线跳动现象由这些单元产生。在 这种情况下，阈值电压一定程度上被提高的单元变得有问题。在虽然单元的阈值电压已经 由于编程操作而一定程度地升高，但是一些单元具有小于参考电压的阈值电压的情况下， 如果公共源极线的电压升高，则单元串的电流降低。因此，当进行验证操作时，存在相应单 元的阈值电压可能被读取为大于参考电压的可能性。因此，即便相应单元已经被编程为具 有小于参考电压的阈值电压，也可能确定为它们具有大于参考电压的阈值电压。因此，不对 相应的单元进行后续的编程操作。如上所述，即便被确定为已经被完全编程的单元具有小 于参考电压的阈值电压，它们也被称为欠编程单元。在本实施例中，为了将这种欠编程单元 减少到最少，试图将导致高单元电流的流过单元的电流最小化。优选地，电流提供单元610 防止将这种电流提供给这种编程抑制单元。为了这个目的，由第一锁存单元650的第二节点QS确定电流提供单元610的电流 传递单元614是否将被导通。作为参考，根据本实施例的第一锁存单元650的功能与图4中所示的第一锁存单 元450的功能略有不同。第一锁存单元650存储关于在编程操作之后进行验证操作时具有 高单元电流的单元的信息。当首先进行验证操作时，无论编程操作如何，在第二节点QS中 存储数据“1”，使得每个单元的电流传递单元614被导通。如果在后续的验证操作中存在 具有高单元电流的单元，则在第二节点QS中存储数据“0”，使得电流传递单元614被阻断。因此，第二锁存单元660或第三锁存单元670存储关于编程操作是否已完成的编程数据和 验证数据。感测节点放电单元680包括NMOS晶体管N680，其根据存储在第一锁存单元650的 第一节点QS_N中的数据而被导通，并且被配置为将地电压传递给第一感测节点VSEN。因 此，当数据“1”被存储在第一节点QS_N中时，感测节点放电单元680将第一感测节点VSEN 接地。地电压提供单元690包括NMOS晶体管N690，被配置为响应于重置信号PBRST而将 地电压提供给第一、第二和第三锁存单元650、660和670的数据设置单元656、666和676 中的每一个。因此，当接收到重置信号PBRST时，NMOS晶体管N690被导通，并且因此其将 地电压传递给每个数据设置单元。在本实施例中，第一锁存单元650的第一节点QS_N用于 存储特定数据。下面详细描述非易失性存储装置600的操作。图7是图解使用根据本发明的另一个实施例的非易失性存储装置的验证方法的 波形。(1)时段 Tl当操作首先开始时，电流提供单元610与位线之间的耦合被切断。这里，由位线开 关单元620将位线放电到低电平。同时，数据“1”被存储在耦合到单元的页缓冲器的第一锁存单元650的第二节点 QS中，使得电流传递单元614能够将电流源612的电流提供给位线。在这种情况下，由于电 流传递单元614与位线之间的耦合被切断，因此电流不流过。然而，只有高电平的电压被提 供给第一感测节点VSEN。下面描述在第二节点QS中存储数据“1”的方法。重置信号PBRST被提供给地电压提供单元690，并且因此地电压被传递给第一锁 存单元650的数据设置单元656。当提供第一数据设置信号CSET时，数据“1”被存储在第 二节点QS中。因此，所有单元的电流传递单元614被导通，并且电流源612能够提供电流。可选地，能够使用感测节点预充电单元642导通感测节点感测单元644，并且能够 使用由感测节点感测单元644传递的地电压将数据“1”存储在第二节点QS中。(2)时段 T2接下来，将电流提供单元610、位线和单元串耦合在一起，使得流过单元串的电流 Icell和第一感测节点VSEN的电压根据目标读取单元的阈值电压改变。时段T2的操作与 参考图5描述的时段T2的操作相同。也就是，在目标读取单元已经被编程为具有大于参考电压的阈值电压的情况下流 过单元串的电流Icell小于在目标读取单元已经被编程为具有小于参考电压的阈值电压 的情况下流过单元串的电流Icell。另外，在目标读取单元已经被编程为具有大于参考电压 的阈值电压的情况下第一感测节点VSEN的电压大于在目标读取单元已经被编程为具有小 于参考电压的阈值电压的情况下第一感测节点VSEN的电压。(3)时段 T3感测位线的电压(S卩，第一感测节点VSEN的电压)，并且因此在第一锁存单元650中存储关于具有单元电流的单元的信息。在后续的时段T6之前进行时段T3的操作，在时段T6中，感测第一感测节点VSEN的电压并且存储数据，使得如果存在具有高单元电流的单元则能够切断由电流提供单元610提供的电流。本实施例的时段Τ3中的操作方法与图5中示出的时段Τ3的操作方法相同。图5 和图7的时段Τ3之间的区别是，为了感测第一感测节点VSEN的电压而提供的位线感测信 号PBSENSE略有不同。换句话说，提供第一电压V2CLAMP的位线感测信号PBSENSE以减小 提供给字线的参考电压PV或增大参考电流Iclamp。也就是，在如后续的时段T6中提供第二电压V2的位线感测信号PBSENSE的情况 下，假设能够确定单元的阈值电压是否大于参考电压PV，当提供小于第二电压V2的第一电 压V2CLAMP的位线感测信号时，能够使用较低的参考电压PV’来感测单元的阈值电压。可 选地，能够基于大于原始参考电流的参考电流Iclamp来感测单元的阈值电压。因此，流过具有大于降低的参考电压PV’的阈值电压的单元的电流相对地减小，而 流过具有小于降低的参考电压PV’的阈值电压的单元的电流相对地增大。另外，耦合到具 有大于减小的参考电压PV’的阈值电压的单元的位线的电压相对地增大，而耦合到具有小 于减小的参考电压PV’的阈值电压的单元的位线的电压相对地降低。流过编程抑制单元或者虽然是目标编程单元却被编程为不具有大于参考电压的 阈值电压的单元的电流应该大于参考电流Iclamp。在本实施例中，将提供给这些单元的电 流切断，使得在使用第二电压V2的后续感测操作中不发生源极线跳动现象。为此，在下面 的时段中描述在第一锁存单元中存储关于具有大于参考电流的单元电流的单元的信息的 操作。(4)时段 T4首先，将数据“1”存储在第一锁存单元的全部第一节点QS_N中。以这样的方式进 行此操作通过向地电压提供单元690提供重置信号PBRST将地电压传递给数据设置单元 656，并且提供第二数据设置信号CRST。(5)时段 T5根据第二感测节点SO的电压水平在第一锁存单元650中存储关于单元电流的信 息。在先前的时段中，数据“1”已经被存储在单元的全部第一节点QS_N中。在单元具有大于参考电流的单元电流的情况下，第二感测节点SO的电压水平处 于低电平。因此，由于感测节点感测单元644不被驱动，因此存储在第一节点QS_N中的数 据保持不变。在单元具有小于参考电流的单元电流的情况下，第二感测节点SO的电压水平处 于高电平，并且因此感测节点感测单元644被驱动。在这种情况下，提供第一数据设置信号 CSET，使得数据“0”被存储在第一节点QS_N中。因此，感测节点放电单元680被驱动。也就是，在单元在第一节点QS_N中存储有 数据“1”的情况下，第一感测节点SO的电压水平移至低电平。(6)时段 T6通过进行诸如图3中的时段T2和T3的特定时段的操作来进行真正的验证操作。 在单元在第一节点QS_N中存储有数据“1” (即，单元在第二节点QS中存储有数据“0”)的 情况下，电流传递单元614不被操作。也就是，不将通过电流提供单元610的电流提供给由 于高单元电流而在先前的时段T6中在第一节点QS_N中存储有数据“1”的单元。
总之，在使用参考电压PV的验证操作之前，使用小于参考电压PV的电压PV’进行 验证操作。在这种情况下，在验证操作中，在第一锁存单元中存储关于具有高单元电流的单 元的信息。因此，在后续的使用参考电压PV的验证操作中，切断对相应单元的电流供应。图8是图解使用根据本实施例的非易失性存储装置的快速验证方法的波形，而图 9是图解使用该非易失性存储装置的MLC编程方法的图。首先，在图8的快速验证方法中，基于第一初始电压PV广和第一到第三参考电压 PV1、PV2和PV3连续地进行验证操作。在通常情况下，将位线预充电到高电平的操作被进 行一次，而使用相应参考电压的验证操作被连续地进行。因此，与位线每次都被预充电的方 法相比，验证操作能够被更快地进行。然而，由于发生在位线中的漏电流，因此位线不能保 持在高电平，直到发生使用第三 参考电压的验证操作。因此，存在单元可能被读取为具有与 实际状态不同的状态的可能性。在如本实施例中的位线不被预充电的构造中，能够进行用于连续进行验证操作的 快速验证操作而没有特殊问题。首先，如上参考图7所描述的，进行使用第一初始电压PV1*的验证操作(时段 T1)。这里，第一初始电压PV1*是用于双验证操作的电压。也就是，考虑到每个单元的编程 速度，进行使用第一初始电压PV1*的验证操作以减小由编程操作导致的单元的阈值电压 的偏移量，与其它单元相比，这些单元首先由大于第一初始电压PV1 *的电压编程。接下来，连续地进行使用第一参考电压PV1的验证操作、使用第二参考电压PV2的 验证操作和使用第三参考电压PV3的验证操作。在本实施例中，由发生在位线中的漏电流 导致的常规问题能够被解决，因为使用由电流提供单元410提供的电流感测单元是否已经 被编程。本实施例能够被应用到奇/偶同时编程方法，因为位线之间的耦合不影响感测精 度。另外，因为根据单元的状态选择性地驱动电流提供单元，所以源极线跳动现象能够被最 小化。另外，由于不进行位线的预充电操作，因此能够进一步改进快速验证方法的性能。
权利要求
一种非易失性存储装置，包括第一节点；电流源，被配置为具有根据所述第一节点的电压确定的电流值；以及耦合到所述第一节点的存储单元串，所述存储单元串包括至少一个存储单元；其中，基于所述第一节点的电压确定包括在所述存储单元串中的所述至少一个存储单元之一是否已被编程。
2.根据权利要求1所述的非易失性存储装置，其中，所述第一节点的电压与所要读取 的所述至少一个存储单元的存储单元的阈值电压的大小成比例地增大。
3.根据权利要求1所述的非易失性存储装置，还包括电压源，其中所述电流源包括MOS 晶体管，所述MOS晶体管具有耦合到所述电压源的栅极二极管。
4.一种非易失性存储装置，包括 多个数据锁存单元；存储单元串，其包括至少一个存储单元；电流提供单元，被配置为向所述存储单元串提供电流；位线开关单元，被配置为选择性地将所述存储单元串耦合到所述电流提供单元； 第一感测节点和第二感测节点；以及位线感测单元，被配置为将所述位线开关单元和所述电流提供单元所耦合到的所述第 一感测节点选择性地耦合到所述多个数据锁存单元所耦合到的所述第二感测节点，其中，基于所述第一感测节点的电压确定包括在所述存储单元串中的所述至少一个存 储单元之一是否已被编程。
5.根据权利要求4所述的非易失性存储装置，其中，所述电流提供单元包括 电流源；以及电流传递单元，被配置为响应于控制信号而将所述电流源的电流提供给所述第一感测 节点。
6.根据权利要求4所述的非易失性存储装置，其中，所述位线开关单元包括NMOS晶体 管，所述NMOS晶体管被配置为响应于位线选择信号而将所述存储单元串耦合到所述电流 提供单元。
7.根据权利要求6所述的非易失性存储装置，其中，所述位线开关单元还包括 可变电压输入端，被配置为提供可变电压；以及NMOS晶体管，被配置为响应于放电信号而将所述可变电压输入端耦合到所述存储单元 串的位线。
8.一种操作非易失性存储装置的方法，所述方法包括提供所述非易失性存储装置，所述非易失性存储装置包括存储单元串和选择性地耦合 到所述存储单元串的电流提供单元； 将位线放电到低电平；向耦合到目标读取单元的字线提供参考电压，并向耦合到其余的单元的字线提供通过 电压；将所述电流提供单元、所述位线和所述存储单元串耦合在一起；根据所述目标读取单元的阈值电压是否大于所述参考电压来改变由所述电流提供单元提供并流过所述存储单元串的电流的大小；根据由所述电流提供单元提供的电流的大小来确定向所述电流提供单元与所述存储 单元串之间的节点提供的电压；以及感测所述节点的电压并在锁存单元中存储所感测的电压。
9.根据权利要求8所述的方法，其中，根据所述目标读取单元的阈值电压是否大于所 述参考电压来改变由所述电流提供单元提供并流过所述存储单元串的电流的大小包括在所述目标读取单元的所述阈值电压大于所述参考电压的情况下提供第一电流；并且 在所述目标读取单元的所述阈值电压小于所述参考电压的情况下提供大于所述第一 电流的第二电流。
10.根据权利要求8所述的方法，其中，根据由所述电流提供单元提供的电流的大小确 定向所述电流提供单元与所述存储单元串之间的节点提供的电压包括在所述电流的大小 增大的情况下减小提供给所述节点的电压。
11.一种非易失性存储装置，包括 存储单元串，包括至少一个存储单元；电流提供单元，被配置为向所述存储单元串提供电流；位线开关单元，被配置为选择性地将所述存储单元串耦合到所述电流提供单元；以及 第一锁存单元，被配置为在进行验证操作的情况下存储关于流过所述存储单元串的电 流是否大于参考电流的数据； 第一感测节点；其中，基于在所述位线开关单元耦合到所述电流提供单元的情况下所述第一感测节点 的电压来确定包括在所述存储单元串中的所述至少一个存储单元之一是否已被编程，并且 其中，所述电流提供单元被配置为根据存储在所述第一锁存单元中的数据选择性地向 所述存储单元串提供所述电流。
12.根据权利要求11所述的非易失性存储装置，还包括感测节点放电单元，被配置为 根据存储在所述第一锁存单元中的数据将地电压传递给所述第一感测节点。
13.根据权利要求11所述的非易失性存储装置，还包括地电压提供单元，被配置为响 应于复位信号而向所述第一锁存单元提供地电压。
14.根据权利要求11所述的非易失性存储装置，其中所述电流提供单元包括 电流源；以及电流传递单元，被配置为根据存储在所述第一锁存单元中的数据将来自所述电流源的 电流提供给所述第一感测节点。
15.一种操作非易失性存储装置的方法，所述方法包括提供所述非易失性存储装置，所述非易失性存储装置包括多个页缓冲器，每个包括第 一锁存单元和第二锁存单元；存储单元串；以及电流提供单元，根据存储在所述第一锁存 单元中的数据选择性地耦合到所述存储单元串； 将位线放电到低电平；向耦合到所述存储单元串的目标读取单元的字线提供参考电压，并向耦合到所述存储 单元串的其余的单元的字线提供通过电压；将所述电流提供单元、所述位线和所述存储单元串耦合在一起；根据所述目标读取单元的阈值电压是否大于所述参考电压来改变由所述电流提供单元提供并流过所述存储单元串的电流的大小；提供第一电压的位线感测信号，并在所述第一锁存单元中存储关于具有大于参考电流 的电流的大小的单元的信息；所述电流提供单元根据存储在所述第一锁存单元中的数据选择性地提供电流； 根据所述目标读取单元的阈值电压是否大于所述参考电压来改变由所述电流提供单 元提供并流过所述存储单元串的电流的大小；以及提供第二电压的位线感测信号，并基于所述电流的大小在所述第二锁存单元中存储关 于每个单元的阈值电压的信息。
16.根据权利要求15所述的方法，其中，提供第一电压的位线感测信号并在所述第一 锁存单元中存储关于具有大于所述参考电流的电流的大小的单元的信息包括在所述电流 的大小大于所述参考电流的情况下，在所述第一锁存单元中存储关于切断所述电流提供单 元的电流供应的数据。
17.根据权利要求15所述的方法，其中，所述电流提供单元根据存储在所述第一锁存 单元中的数据选择性地提供所述电流包括在表明流过所述存储单元串的电流的大小大于 所述参考电流的信息被存储在所述第一锁存单元中的情况下切断所述电流提供单元的电 流供应。
全文摘要
本发明涉及非易失性存储装置及操作该存储装置的方法。所述非易失性存储装置包括第一节点；电流源，被配置为具有根据提供给所述第一节点的电压确定的电流值；以及耦合到所述第一节点的存储单元串，所述存储单元串包括至少一个存储单元。基于提供给所述第一节点的电压确定包括在所述存储单元串中的存储单元是否已被编程。
文档编号G11C16/24GK101819818SQ201010004059
公开日2010年9月1日 申请日期2010年1月18日 优先权日2009年2月26日
发明者安圣薰 申请人:海力士半导体有限公司