非易失性可重编程存储器件的制作方法

专利名称：：非易失性可重编程存储器件的制作方法
技术领域：
：本申请涉及非易失性可重编程存储器件。
背景技术：
：非易失性可重编程存储器通常基于半导体器件，并用于例如EEprom或闪速存储器中。对于基于半导体的存储器而言，每个存储单元可以包括多个晶体管，限制了可实现的尺寸减小。此外，晶体管是在前端工艺中被加入半导体中的。在很多情况下，非易失性可重编程存储器基于充电原理工作。使用存储的电荷限制了能够使用存储器件的环境，因为在较高温度下，电荷可能很快地泄漏。其它非易失性可重编程存储器件包括通过相变而改变电阻的电阻器。这些相变存储器是在晶片制造工艺的后段制作的。所使用的材料一般具有低熔点，相变可能发生在低至150°C处。相变的低温导致很难在较高温度下保持数据。这些以及其它问题给多种存储器应用和相关器件提出了挑战。
发明内容本公开的具体方面总地涉及非易失性可重编程存储器件，其中存储器状态与存储单元的电阻级别有关。通过SiCr辅助迁移(SiCr-facilitatedmigration)导致的电阻改变来改变存储单元的存储器状态。SiCr辅助迁移指的是电场驱动迁移和/或电迁移，其中至少一种元素(可能不同于电迁移离子)沿SiCr电阻器迁移。在本公开的某些实施例中提供了一种存储器件。该存储器件包括终止于第一节点的第一存储单元存取线和终止于第二节点的第二存取单元存取线。该存储器件包括存储单元电阻器，存储单元电阻器由电阻材料制成，连接到第一和第二节点中的每一个，并且连接在第一和第二节点之间，所述电阻材料通过SiCr辅助迁移而表现出可逆设置(reversibly-settable)电阻状态。存储单元电阻器例如可以是薄膜电阻器或垂直电阻器。在某些实施例中，所述电阻材料是硅铬合金(SiCr)、包括SiCr和/或至少主要是SiCr。在某些实施例中，存储器件包括基于SiCr的电阻器，该基于SiCr的电阻器配置为响应于写入电流而表现出第一电阻状态，响应于擦除电流而表现出第二电阻状态。写入电流和擦除电流方向相反，第一和第二电阻状态由SiCr辅助迁移来设置。存储器件包括编程电路，该编程电路配置为施加写入和擦除电流，以设置基于SiCr的电阻器的相应电阻状态。读取电路设置为对基于SiCr的电阻器施加读取电流，以辅助检测电阻的电阻状态，读取电流具有不足以改变基于SiCr的电阻器的电阻状态的值。在某些实施例中，SiCr辅助迁移过程的热激活能(thermal-activationenergy)很高，例如在2.5eV左右。在本公开的多个实施例中，一种保护存储在存储器件中的数据的方法包括提供可操作地耦合到控制电路的存储器件，所述控制电路配置并布置为存取在存储器件中存储的逻辑状态。生成用于保护存储器件不受潜在的环境不利条件影响的信号，其中，已知在所述环境不利条件下控制电路会发生故障，所述环境不利条件包括高温。响应于所生成的信号，控制电路进入保护模式，所述保护模式保护控制电路不受环境不利条件的影响。当存储器件处于环境不利条件下时，保持存储器件中存储的逻辑状态。响应于对环境不利条件已消除的指示，禁用保护模式，从而允许控制电路对存储器件中存储的逻辑状态进行存取。在本公开的某些实施例中，存储器件是基于SiCr的电阻器，所述基于SiCr的电阻器与互连金属线相连，并且被衬底上的金属间电介质(inter-metaldielectric)围绕。在多个实施例中，金属间电介质是氧化硅材料，例如集成电路中使用的氧化硅材料。在多个实施例中，基于SiCr的电阻器是薄膜电阻器。在多个实施例中，可以在晶片制造工艺的后段制程(BEOLJackendofline)部分中将SiCr膜涂敷到半导体器件。所述器件可以是单个器件存储单元。在多个实施例中，可以将存储单元与多种集成电路技术相集成。例如，基于SiCr的电阻器可以与硅或III-V族化合物(例如GaAs)—起使用。结合以下附图，考虑下面对本公开多个实施例的详细描述，可以更完全地理解本公开图IA示出了根据本公开实施例的存储单元；图IB示出了根据本公开实施例的集成电路中的存储电阻器；图2A示出了根据本公开实施例的一个晶体管和一个电阻器存储器件；图2B示出了根据本公开实施例的2X2NOR存储阵列；图3A示出了根据本公开实施例的由两个晶体管和一个电阻器元件构成的存储单元；图;3B示出了根据本公开实施例的2X2AND存储阵列；图4示出了根据本公开实施例的流程图。具体实施例方式尽管本公开适合于多种修改和替换形式，然而其示例在附图中以示例形式示出，并且将被详细描述。但是应当理解，这并非意图将本公开限制为所示和/或所描述的具体实施例。相反，其意在覆盖落入本公开精神和范围内的所有修改、等同物和替换物。本公开可用于提供抗热抗辐射的非易失性可重编程存储器件(heatandradiationresistantnon-valatilere-programmablememorydevice)，本公幵特另lj适用于与集成电路相关的装置和方法。虽然不必须将本公开限制为这些应用，但是可以通过使用这些上下文对多个示例的讨论来理解本公开的多个方面。本公开的多个实施例涉及电阻性存储器件。在某些实施例中，电阻器由基于SiCr的材料制成。单个电阻器充当存储单元，允许集成电路上的高存储器密度。可以在晶片制造工艺的后段(backend)部分将基于SiCr的电阻器添加到集成电路。在特定实施例中，这允许分层设置电阻器，以实现3D电阻器并提高存储密度。结合本公开，发现基于SiCr的材料的电阻器可以可逆地改变电阻级别。由于与电流和电场方向相同的Si迁移而发生该电阻改变。在某些其它特定实施例中，由于Si被部分正离子化而产生Si迁移。这里已经发现，基于SiCr的材料中存在的少量氧在与电流和迁移的Si材料相反的方向上(从而在与电子相同的方向上)迁移。如果氧原子被部分负离子化，则电迁移或电场可能导致这种迁移。已经发现由于焦耳加热，两个迁移过程都会被高温加速。在某些实施例中，所观察到的电阻改变是Si和氧二者迁移的结果。于是所观察到的材料迁移之一或两种材料迁移可以被认为是SiCr辅助迁移或电场驱动迁移和/或电迁移。在多个实施例中，通过SiCr辅助迁移而表现出可逆设置电阻状态的替换和补充材料包括多种合金，例如SiCr、Si2Cr,(可选地)基于SiCr的材料以及其它材料，其中，所述基于SiCr的材料掺有杂质，所述杂质集的浓度被设定为(concentratedto)实现特定于应用的结果(包括但不限于改变电迁移)，所述其它材料至少主要由SiCr构成并且还包括其它材料的更多物质，以实现特定于应用的结果，和/或与使用较大量的SiCr或纯SiCr作为材料的情况相比，改变SiCr辅助迁移的设置方式。在其它特定示例实施例中，基于SiCr的材料按重量具有如下成分70%的Si和的Cr，以及作为掺杂剂的约2%的氧和残余气体。在另一相关实施例中，掺杂剂是氧以外的材料，Si、Cr和掺杂剂之间的比例可以在很大范围内变化。例如，材料中存在的Cr量可以从约20%变化为约33%。基于SiCr的材料的成分的改变也可用于影响和/或控制材料的电阻温度系数(TCR)。在多个其它实施例中，在BEOL期间向半导体器件添加基于SiCr的薄膜电阻器。该添加方式允许在不涉及半导体衬底的情况下添加SiCr薄膜电阻器。在衬底上放置电介质材料层。在一个这样的实施例中，电介质材料是从多种前体(precursor)沉积的硅-氧相关材料，例如SiH4或TE0S。在相关变型中，电介质材料是掺杂的或未掺杂的，并且/或者电介质材料是氮化硅、氧化物和氮化物的混合物(氮氧化硅)、或在IC工业的晶片制造中使用的其它电介质材料。在特定应用中，例如使用溅射来沉积SiCr薄膜电阻器。蚀刻电阻器以获得所需布局。沉积第二电介质层，在与每个被蚀刻的电阻器的末端相对应的点处，在电介质层中蚀刻出过孔(通孔)。在所蚀刻的过孔中沉积金属互连材料(例如钨或铜)作为金属互连层。可以蚀刻该金属互连层，以便根据需要来连接电阻器。可以多次重复该过程，以设置多个基于SiCr的薄膜电阻器。可以将基于SiCr的薄膜电阻器连接到该电阻器之上或之下的金属互连层。该方法可以获得高密度的电阻器和高密度的存储单元。该后段工艺可以发生在较低温度处，例如低于350°C。此外，由于在晶片制造的后段部分添加电阻器，所以可以将存储器与多种集成电路技术集成，所述多种集成电路技术例如是硅、III-V族化合物(例如GaAs)，或其它半导体化合物(例如碳化硅)。在另一实施例中，BEOL工艺以基于Cu的互连技术为基础。BEOL工艺是“双嵌刻工艺(dueldamasceneprocess)”。将介质材料设置在衬底上。所使用的电介质可以是低K或超低K电介质，主要由p-Si02、SiOC,SiCOH或其它材料制成。使用例如溅射来沉积SiCr膜。将电阻膜(resistivefilm)构图为期望布局。沉积下一电介质层。形成将SiCr电阻器与SiCr电阻器上方的Cu互连相连接的过孔(通孔)。在电介质层表面上形成用于Cu互连的沟槽。通过镀Cu在过孔和沟槽中沉积Cu，然后进行CuCMP。在Cu互连上形成电介质材料的盖层(caplayer)。可以重复该过程，以获得具有基于SiCr的电阻器的多个层。在具有多于一个电阻器层的实施例中，可以蚀刻孔，以将Cu层上方或下方的SiCr电阻器连接到Cu互连。在本公开的某些实施例中，利用电流(电压)脉冲对存储器件的基于SiCr的电阻器进行编程，利用逆电流方向的相似电流脉冲对存储器件的基于SiCr的电阻器进行擦除。由于SiCr辅助迁移，电流脉冲改变存储器件的电阻。电流脉冲可以是在几毫秒时间内在几伏电压下具有几毫安的电流。电流充当沿SiCr电阻器来迁移元素的驱动力。电流的焦耳加热效应加速了电场驱动迁移和/或电迁移过程。在某些实施例中，SiCr膜的电阻率改变20%或更多。在某些实施例中，正电流脉冲减小SiCr膜的电阻率。在多个实施例中，施加反向电流使SiCr膜的电阻率返回其原始级别。在多个实施例中，由于SiCr辅助迁移，改变了单个电阻器的电阻。器件的基本结构是电阻膜，所述电阻膜与金属线相连，并且被金属间电介质(例如标准集成电路中的金属间电介质)围绕。通过改变电阻膜的电阻来对存储器件编程。可以利用在几毫秒时间内在几伏电压下具有几毫安的电流进行编程。电流充当沿膜来迁移元素的驱动力。施加电流的焦耳加热效应加速了电场驱动迁移和/或电迁移过程。在某些实施例中，施加电流脉冲将薄膜电阻器的电阻率改变(例如减小)10%，在其它实施例中，电阻率改变了20%、30%，或更多。在本公开的某些实施例中，当在逆电流方向施加与写入步骤所施加的相同或相似的电流脉冲时，可以实现存储器件的擦除。在该电流脉冲期间，编程步骤中的迁移元素迁移回原处，薄膜的电阻率返回其原始级别。可以多次重复写入-擦除过程。在多个实施例中，如果电流方向逆转，则电阻率改变过程可以逆转。在多个实施例中，可以改变电流脉冲强度和/或持续时间。在这些实施例中，单个基于SiCr的电阻器可以存储多个逻辑状态。例如，在持续时间内施加第一强度的脉冲可以将电阻器的电阻率相对于原始电阻级别改变大约10%。可以将第二脉冲施加到基于SiCr的电阻器，以将电阻率相对于原始电阻级别的改变增加到20%。可以通过不同强度脉冲、不同持续时间脉冲、或二者的组合，来获得不同的电阻改变量。在其它实施例中，单个强脉冲(而不是两个单个脉冲)可以将电阻改变大约20%。在另外的实施例中，可以施加附加脉冲，以将电阻级别的改变提高到大约30%。该大约10%的电阻级别差异允许区分在读取过程期间所存储的逻辑状态。在多个实施例中，可以通过施加反向电流将逻辑状态去除和/或降级(leveldown)0例如，在某些实施例中，可以施加单个大脉冲，以重置基于SiCr的电阻器的电阻级别，而不考虑存储单元中存储的最终级别。在其它实施例中，向电阻器施加的与上一个编程脉冲强度大致相等但方向相反的脉冲将以与前一脉冲大致相等的量来逆转电阻级别的改变。例如，如果施加脉冲以将基于SiCr的电阻器的电阻率改变两个级别，则强度相等方向相反的脉冲将使基于SiCr的电阻器返回该两级脉冲之前的电阻率。在其它实施例中，施加与编程脉冲方向相反的特定强度脉冲将把电阻率改变与将逻辑状态降低一级相对应的值。施加多种强度和持续时间的脉冲允许在更小的空间内存储更多信息，因为每隔基于SiCr的电阻器可以存储多于一个逻辑状态。在某些实施例中，以低电流进行对基于SiCr的电阻器中存储的数据的读取。基于SiCr的材料的特性使得与在写入步骤期间的电阻改变相比，以低电流级别进行的任何电阻率改变是极小的。例如，SiCr具有小于100ppm/°C的较低电阻温度系数(TCR)。SiCr也是熔点高于1300°C的硬合金。SiCr辅助迁移过程的热激活能和场/电流加速效应很高。这些以及其它特性允许在施加强电流的情况下改变电阻，而在低电流的情况下几乎不改变电阻级别。此外，暴露于高温不会改变基于SiCr的电阻器的电阻级别，这允许在持续高温的情况下维持逻辑状态的存储。例如，电阻性存储器件能够在300°C以上的温度下工作。此外，存储单元是抗辐射的。单元可以在存在高能粒子、X射线、UV光或可见光的情况下维持其存储的逻辑状态。在多个实施例中，将薄膜电阻器配置为在200°C以上维持其电阻状态。在其它实施例中，电阻器在300°C以上维持其电阻状态。可以与耐热衬底(例如碳化硅)一起使用电阻器。抗高温特性允许电阻器承受热冲击，这在闪速器件中特别有用。在多个实施例中，存储器件包括信号发生器、电阻器和编程电路。信号发生器向编程电路提供信号，以指示潜在的环境不利条件，其中，已知编程电路在所述环境不利条件下会发生故障，所述环境不利条件包括高温。编程电路包括响应于来自信号发生器的信号来指示保护模式的电路。在保护模式期间，电阻器通过维持其电阻级别来维持其存储的逻辑状态。在保护模式期间，编程电路不能存取在电阻器中存储的逻辑状态。返回图1A，公开了根据本公开实施例的在单个单元存储器件中使用的电阻器。将基于SiCr的电阻器106的每一端连接到过孔104，过孔104将金属互连10连接到基于SiCr的电阻器106的一端，将金属互连10连接到基于SiCr的电阻器106的另一端。根据本公开的实施例，当向金属互连10施加足够强度的电流脉冲时，电阻器106的电阻级别被改变。在某些实施例中，电流脉冲具有在几毫秒内在几伏电压下的几毫安强度。例如，可以在20-30毫秒内施加在几伏电压下施加约4mA的电流脉冲。在其它实施例中，可以施加l-2mA并且小于几伏的脉冲。在多个实施例中，在施加脉冲时使用电压泵。已经发现向基于SiCr的电阻器106施加强电流脉冲将基于SiCr的电阻器106的电阻级别改变20%或更多。通过SiCr辅助迁移过程来改变基于SiCr的电阻器106的电阻。可以向金属互连102b施加与第一电流脉冲具有相同或相似强度的电流脉冲，以使基于SiCr的电阻器106返回其原始电阻状态。通过施加幅度相同或相似但方向相反的电流脉冲，逆转了SiCr辅助迁移过程。在某些实施例中，电阻的改变是电阻的减小。当不再向基于SiCr的电阻器施加电流脉冲时，基于SiCr的电阻器的电阻的减小停止(stay)。在某些实施例中，当在存储器件中使用基于SiCr的电阻器106时，电阻的改变导致了逻辑状态的存储。在某些实施例中，减小的电阻对应于逻辑状态1。通过施加比改变电阻器的电阻以存储逻辑状态所需的电流小得多的电流，可以读取在基于SiCr的电阻器106中存储的逻辑状态。例如，可以在金属互连10处通过过孔104向基于SiCr的电阻器106的一端施加读取电流。在金属互连102b处接收该电流，并将该电流提供给输出电路(未示出)，该输出电路用于在已将读信号施加到基于SiCr的电阻器106之后接收读信号，并确定在基于SiCr的电阻器106中存储的逻辑状态。图IB示出了根据本公开实施例，在集成电路器件100中实现的基于SiCr的电阻器。该器件包括衬底108，衬底108包括半导体，可能还包括BEOL层堆叠的一部分。衬底108可以是硅基衬底。在其它实施例中，可以有另一硅基衬底，例如碳化硅或III-V族半导体化合物(例如GaAs)。在BEOL期间在衬底上沉积金属互联102、过孔104和基于SiCr的电阻器106。电介质材料110在相连的互连102、过孔104和基于SiCr的电阻器106之间。在某些实施例中，可以在后段工艺期间沉积多级互连102和多级基于SiCr的电阻器106。图2A示出了具有单个晶体管204和单个电阻器206的存储单元200，其中晶体管8204和电阻器206形成了根据本公开实施例的存储单元。电阻器206例如可以是薄膜电阻器或垂直电阻器。晶体管204的栅极附接到字线208、晶体管204的源极附接到源极线210，并且晶体管204的漏极附接到电阻器206的一端。基于SiCr的电阻器的另一端附接到位线212。为了对存储单元200编程，通过SiCr辅助迁移来改变电阻器206的电阻。通过以下操作来实现编程向位线212施加电压Vprog；将字线208的电压置高，从而晶体管的栅极开启，允许电流流动；以及将源极线210设置为0V。在该布置中，电流从位线212通过电阻器206朝向源极线210处的OV流动。通过以下操作来实现逆编程或擦除将位线212设置为0V，将字线208设置为高到足以使晶体管的栅极开启的电压，并且将源极线210设置为Vprog。通过将位线212设置为Vread，将字线208设置为Vwl-read，将源极线210接地，来读取在存储单元中存储的值。在本公开的多个实施例中，Vprog的值是将基于SiCr的电阻器206的电阻值改变至少10%所必需的电压。在某些实施例中，电阻器206被改变高达30%。相反，电压Vread较小，并且具有低电流级别。图2B示出了根据本公开实施例的2X2NOR存储阵列220中布置的四个存储单元。以与图2A所示类似的方式布置每个存储单元。如上所述实现每个个体存储单元的编程和逆编程。在多个实施例和实现中，可以期望仅对一些而非全部的互连存储单元编程。当对存储阵列220中的存储单元200编程时，针对未被选择的存储单元，位线212被浮置或设置为0V，并且/或者针对未被选择的存储单元200，字线208被设置为0V。类似地，在逆编程期间，针对未被选择的存储单元200，位线212被浮置或设置为Vprog，并且/或者针对未被选择的存储单元200，字线208被设置为0V。这允许单独对每个存储单元编程。如图2B所示，位线21和212b连接特定列的存储单元200，字线208a和208b连接特定行的存储单元200。这允许基于存储单元的列和行指定来选择存储单元。这还允许将阵列扩展为包括多于四个存储单元。在某些实施例中，将存储单元布置在AND存储阵列中。在这些实施例(未示出)中，阵列包括两条独立的源极线，每条源极线用于一列。图3A示出了根据本公开实施例的存储单元，所述存储单元具有单个基于SiCr的电阻器306和两个晶体管302和304。将V_ss线316设置为地，将V_pp线308设置为Vprog，而在读取所存储的逻辑状态期间除外，其中在读取所存储的逻辑状态期间，设置为Vdd。通过将Tp晶体管304的P_gate线310设置为高，并将Tn晶体管302的N_gate线312设置为高，来实现对存储单元300的编程。这使得晶体管302的N栅极开启，而晶体管304的P栅极关闭。将位线314设置为Vprog。这允许电流从位线314通过电阻器306流向接地。将Vprog选择得足够高，使得通过电阻器306的电流导致电阻器306的电阻改变例如至少10%。通过SiCr辅助迁移来实现电阻器306的电阻改变，当电流不再主动流经电阻器时，保持该电阻改变。通过幅度相同或相似但方向相反的电流来实现逆编程或擦除。通过将晶体管302的N_gate线312和晶体管304的P_gate线310设置为低，并将位线314设置为接地，来实现这一点。将晶体管栅极设置为低使得晶体管302的N_gate关闭，而晶体管304的P_gate开启。由于将V_pp线308设置为Vprog和位线314，电流从V_pp通过晶体管304和电阻器306流向位线314，该电流的方向与通过电阻器306的电流方向相反。为了读取存储在存储单元300中的逻辑值，将位线设置为V_bl_read，V_bl_read是低于Vprog的电压级别，并且与施加Vprog相比，V_bl_read不会以可注意到的水平影响电阻器306的电阻。此外，V_pp线308、N-gate和P-gate均设置为Vdd。在本公开的多个实施例中，这两个晶体管是不同的晶体管，一个是nMOS晶体管，一个是pMOS晶体管。图;3B示出了根据本公开实施例的由四个存储单元300构成的AND存储阵列320，存储单元300具有两个晶体管和一个电阻器。在AND阵列320中，通过位线314和V_ss线316二者来连接存储单元的列。在备选AND存储阵列(未示出)中，可以通过位线314和V_pp线308来连接每列的存储单元。在所示AND存储阵列中，通过V_pp线308a和308b连接存储单元。N_gate线31和312b以及P_gate线310a和310b还连接沿行的存储单元的部分。在其它实施例(未示出)中，可以将存储单元300布置在NOR存储阵列中。仅通过连接经过位线312的列的存储单元就可以实现这一点。在该实施例中，V_pp线和V_ss线均连接沿行的存储单元。与使用由单个电阻器和单个晶体管构成的存储单元200的存储阵列220类似，由于行/列连接，可以针对读取/写入/或擦除过程而隔离单个存储单元300。此外，在不同实施例中可以实现大于2X2的阵列。图4示出了根据本公开实施例操作存储器件的方法。在步骤402，将例如以上参考图1-3描述的存储单元或存储单元阵列可操作地耦合到控制电路，该控制电路配置并布置为存取在存储器件中存储的逻辑状态。在步骤404，控制电路发送信号到存储器件，所述信号包含要存储的信息。在某些实施例中，控制电路向存储阵列的位线、字线和源极线提供多种电流和电压，以在每个存储单元中存储多种逻辑状态。在步骤406，当检测到环境不利条件时，生成信号。当检测到已知会使控制电路发生故障的条件时生成该信号。在步骤408，响应于所生成的信号，控制电路处于保护模式，保护模式使控制电路不受环境不利条件的影响。在步骤410，当存储器件处于环境不利条件(例如温度激变)下时，维持存储器件中存储的逻辑状态。在步骤412，一旦指示环境不利条件已消除，就禁用保护模式。这允许控制电路存取在存储器件中存储的逻辑状态。在步骤414，控制电路存取存储器件中存储的逻辑状态。在某些实施例中，这是通过向期望从其获得信息的每个单元施加比用于对存储单元进行编程的电流小得多的电流来实现的。在步骤414，将存储器件重编程以存储新逻辑状态。这可以通过施加与步骤404中的编程所使用的电流和电压相似的电流和电压来实现。在多个实施例中，环境不利条件是高温条件。高温条件可以是200°C以上。在其它实施例中，高温条件可以是250°C以上或300°C以上。在多个实施例中，控制电路不能在保护模式期间存取存储的逻辑状态。利用适当的编程电路向每条线施加适当的电压来改变存储电阻器的电阻状态以便表示期望的逻辑状态，可以实现任何存储阵列。在多个实施例中，这种编程电路可以较大控制电路的一部分，所述较大控制电路包括用于确定存储在存储电阻器中的值的读取电路。可以在各种应用中使用存储阵列和控制电路。可以在需要非易失性可重编程存储器的将要经受高温或高级别辐射的应用中使用该存储阵列。例如，该存储器件可以用于易于过热的电子设备和计算机中。该存储器件还可以用于一般在没有气候控制的地方存储或使用的现场或其它设备。以上描述并图示的多个实施例可以一起实现和/或以其它形式实现。图示的一个或多个项目也可以以更分离或更集成的形式实现，或者根据特定应用的需要，在某些情况下被去除和/或被设置为不可操作。例如，具有大存储单元阵列的实施例可能对于某些实现而言是有用的。此外，可以以多种方式实现负责向每条字线、位线和源极线施加多种电压的编程电路。在阅读本文的描述之后，本领域技术人员将认识到可以对其作出很多改变而不脱离本公开的精神和范围。权利要求1.一种存储器件，包括第一存储单元存取线，终止于第一节点；第二存储单元存取线，终止于第二节点；存储单元电阻器，连接到第一和第二节点中的每一个并且连接在在第一和第二节点之间，存储单元电阻器包括电阻材料，用于存储不同电阻状态，所述不同电阻状态分别对应于响应于在第一和第二节点之间存在的能量，通过SiCr辅助迁移来设置的不同电阻值。2.根据权利要求1所述的器件，还包括半导体衬底，其中将存储单元电阻器实现为半导体衬底上的膜。3.根据权利要求1所述的器件，还包括半导体衬底，其中将存储单元电阻器实现为半导体衬底中的垂直电阻器。4.根据权利要求1所述的器件，其中施加到存储单元电阻器的第一节点的信号使得沿存储单元电阻器的材料的迁移设置存储单元电阻器的电阻值，并通过焦耳热效应来加热存储单元电阻器，以加速SiCr辅助迁移。5.根据权利要求1所述的器件，其中存储单元电阻器具有1300°C以上的高熔点。6.根据权利要求1所述的器件，其中将存储单元电阻器配置为在200°C以上的温度下维持所述存储单元电阻器的电阻状态。7.根据权利要求1所述的器件，其中存储单元电阻器是基于SiCr的电阻器。8.根据权利要求1所述的存储器件，还包括编程电路，配置为施加写入电流和擦除电流，以使得沿存储单元电阻器的材料的迁移设置存储单元电阻器的电阻状态。9.根据权利要求1所述的存储器件，其中SiCr辅助迁移包括电迁移和电场驱动迁移二者ο10.根据权利要求1所述的存储器件，其中SiCr辅助迁移包括除了电迁移输运离子以外的至少一种元素的电场驱动迁移，所述至少一种元素在与电场相同的方向上沿基于SiCr的电阻器迁移。11.根据权利要求1所述的存储器件，其中SiCr辅助迁移包括电迁移。12.—种存储器件，包括基于SiCr的电阻器，配置为响应于写入电流而表现出第一电阻状态，响应于擦除电流而表现出第二电阻状态，写入电流和擦除电流的方向相反，第一和第二电阻状态由SiCr辅助迁移来设置；编程电路，配置为施加写入电流和擦除电流，以设置基于SiCr的电阻器的相应电阻状态；以及读取电路，配置为向基于SiCr的电阻器施加读取电流，以辅助检测电阻器的电阻状态，读取电流具有不足以改变基于SiCr的电阻器的电阻状态的值。13.根据权利要求12所述的器件，其中编程电路包括写入电路，配置为向基于SiCr的电阻器施加写入电流，以通过将电阻器设置为第一电阻状态来对电阻器进行编程；擦除电路，配置为向基于SiCr的电阻器施加擦除电流，以通过将电阻器的电阻状态设置为第二电阻状态来对电阻器进行擦除。14.根据权利要求12所述的器件，还包括输出电路，配置为提供所施加的读取电流在通过电阻器时的输出，以辅助检测基于SiCr的电阻器的电阻状态，从而检测器件的相应逻辑状态。15.根据权利要求12所述的器件，其中基于SiCr的电阻器是薄膜电阻器，所述薄膜电阻器配置为在200°C以上的温度下维持所述薄膜电阻器的电阻状态。16.一种方法，包括-提供存储器件，所述存储器件可操作地耦合到控制电路，所述控制电路配置并布置为存取在存储器件中存储的逻辑状态；-生成用于保护存储器件不受潜在的环境不利条件影响的信号，其中已知在所述环境不利条件下控制电路会发生故障，所述环境不利条件包括高温；-响应于所生成的信号，将控制电路置于保护模式，保护模式保护控制电路不受环境不利条件的影响；-当存储器件处于环境不利条件下时，维持逻辑状态的存储；-响应于对环境不利条件已消除的指示，禁用保护模式，并使控制电路存取存储器件中的逻辑状态。17.根据权利要求16所述的方法，其中高温是200°C以上。18.根据权利要求16所述的方法，还包括在存储器件中存储逻辑状态，其中存储第一逻辑状态包括向基于SiCr的电阻器提供写入电流，写入电流通过SiCr辅助迁移将基于SiCr的电阻器的电阻级别从第一电阻级别改变为第二电阻级别。19.根据权利要求18所述的方法，其中存储逻辑状态还包括通过向基于SiCr的电阻器提供擦除电流来存储第二逻辑状态，擦除电流通过SiCr辅助迁移将基于SiCr的电阻器的电阻级别从第二电阻级别改变为第一电阻级别。20.根据权利要求16所述的方法，其中存取在存储器件中存储的逻辑状态包括施加读取电流，以辅助检测基于SiCr的电阻器的电阻状态，读取电流具有不足以改变基于SiCr的电阻器的电阻状态的值。全文摘要本发明提供了一种包括非易失性可重编程存储单元的存储器件。结合多个示例性实施例，存储单元是位于第一和第二节点之间的单个电阻器。电阻器存储与通过SiCr辅助迁移而设置的不同电阻值相对应的不同电阻状态。响应于第一和第二节点之间存在的能量而发生SiCr辅助迁移。向存储单元电阻器的第一节点施加信号使得元素沿存储单元电阻器迁移，以设置存储单元电阻器的电阻值。向第二节点施加近似等强度的第二信号将电阻的改变逆转，并使存储单元返回先前的电阻级别。在一些实现中，电阻器由SiCr制成。文档编号G11C16/10GK102332305SQ20111019536公开日2012年1月25日申请日期2011年7月12日优先权日2010年7月13日发明者李源,陶国桥申请人:Nxp股份有限公司