专利名称：记忆胞的检测方法
技术领域：
本发明涉及半导体装置的检测技术，且特别涉及动态随机存取记忆装置(dynamicrandom access memory device,DRAM device)的一种记忆胞(memory cell)的检测方法。
背景技术：
动态随机存取记忆装置(dynamicrandom access memory device,DRAM device)为一种挥发性记忆装置。在动态随机存取记忆装置内的数字数据的储存系通过充电与放电此动态随机存取记忆装置内的电容(capacitor)而执行。而当供应至动态随机存取记忆装置的电源关闭时，储存于动态随机存取记忆装置内的记忆胞内的数据将完全消失。动态随机存取记忆装置的记忆胞通常包括至少一场效晶体管(field effect transistor,FET)与电容。上述电容用于储存动态随机存取内存装置的记忆胞内的讯号。动态随机存取记忆装置的记忆胞内通常存在有漏电流(off-state currents)问题，因而影响了记忆胞的功能并降低了包括此记忆胞的动态随机存取记忆装置的良率。因此，通常会施行电性量测(electrical measurements)以检测动态随机存取记忆装置的记忆胞的多种电性特征(electrical characteristic)。然而,上述相关电性量测通常是在形成内连接触物(interconnecting contacts)与位线(bitlines)后施行,而这些内连接触物与位线是在晶体管与电容制作后才形成，因而并无法实时检测记忆胞的功能并可能增加相关制造成本。
发明内容
有鉴于此，便需要一种记忆胞的检测方法，以实时检测如动态随机存取记忆装置的记忆胞。依据一实施例，本发明提供了一种记忆胞的检测方法，包括提供半导体基板，该半导体基板具有形成于其内的电容以及形成于其上的晶体管，其中该晶体管电性连结于该电容；通过光学量测系统以检测该电容的顶面的尺寸及该电容与电性连结于该电容的该晶体管间的间距，进而得到第一量测值与第二量测值；以及比较该第一量测值及该第二量测值与该电容与该晶体管的设计规格，以判定包括该电容与该晶体管的记忆胞的功能。为让本发明上述目的、特征及优点能更明显易懂，下文特举较佳实施例并配合所附的图式作详细说明。
图1为俯视示意图，显示了依据本发明一实施例的动态随机存取记忆装置内的记忆胞数组的布局情形；图2显示了沿图1内线段2-2的剖面情形；图3为流程图，显示了依据本发明的一实施例的动态随机存取记忆装置内的一种记忆胞的检测方法；图4为俯视示意图，显示了依据本发明一实施例的动态随机存取记忆装置的记忆胞数组的布局情形；以及图5显示了沿图4内线段5-5的剖面情形。主要组件符号说明100 半导体基板；IO2 沟槽；104 N型掺杂多晶硅；106 N型掺杂区/埋入板；108 介电层；110 埋入N型井区；112 P型井区；114、116 扩散区；118 通道；120 节点扩散区；122 埋入带；124 浅沟槽隔离物；150 晶体管；168 绝缘环；C 电容；G 闸堆栈物；P1、P2 电容的相对较小的宽度；WU W2 电容与其电性相连的晶体管间的间距；S1、S2、S3、S4、S5 步骤。
具体实施例方式图1为俯视示意图，显示了依据本发明一实施例的动态随机存取记忆装置内的记忆胞数组的布局情形。如图1所示，在此记忆胞数组的布局情形包括了规则地设置于半导体基板100之内与之上的数个电容(capacitor) C与数个闸堆栈物(gate stack)G0这些电容C可为形成于半导体基板100内深沟槽电容(deep trench capacitor),而这些闸堆栈物则属于数个晶体管150 (请参见图2)的一部分，其形成于半导体基板100的顶面上且部分覆盖其邻近的这些电容C的顶面。此时，这些闸堆栈物G的整个顶面以及这些电容C的部分顶面为露出的，在其上并未形成有额外膜层。图2为沿图1内线段2-2的剖面情形，显示了这些电容C及分别形成于其上及相邻的两个闸堆栈物G等构件。如图2所示，半导体基板100例如为硅基板，且其可掺杂有如P型掺质的掺质。电容器C包括了蚀刻形成于半导体基板100内的沟槽102，而接着在沟槽102内填入N型掺杂多晶硅104。此N型掺杂多晶硅104做为上电极(储存电极)。沟槽102的底部则由N型掺杂区106所包覆，且其做为下电极。此N型掺杂区106也称为埋入板(buried plate)。介电层108则绝缘了此埋入板106与此N型掺杂多晶娃104。埋入N型井区110则分隔了 P型井区112与半导体基板100，其作为连结N型掺杂区106的导电桥接物(conduction bridge)。记忆胞则包括了如图2所示的晶体管150以及电容C。此晶体管150包括了位于左侧的闸堆栈物G以及扩散区114与116。这些闸堆栈物G则分别包括如闸介电层(未显示)、闸电极(未显示)与罩幕层(未显示)等多个膜层，而由布植如磷的N型掺质例所形成的扩散区114与116间则为通道118所分隔。节点扩散区(nodediffusion region) 120，也可称为节点接面，则耦接了此电容C与晶体管150。节点扩散区120由填入于沟槽102的N型掺杂多晶硅104内掺质经扩散穿过埋入带(buried strap) 122所形成。此外，还形成有绝缘环(insulating collar) 168以绝缘N型掺杂多晶娃104与其邻近的埋入板106、埋入N型井区110与P型井区112，以及形成有浅沟槽隔离物124以绝缘此记忆胞与另一记忆胞或装置。如图2所示，位于右侧的另一闸堆栈物G则形成于电容C的顶部的一部分上且经由浅沟槽隔离物124与的相隔离。图2内所示的位于右侧的闸堆栈物属于另一记忆胞且用作路过字符线(passing word line)。然而，由于当电容C与闸堆栈物G间的误对准情形发生或在记忆胞内的电容C存在有变形问题时，可能会对在动态随机存取记忆装置的记忆胞的如漏电流等电性特征造成影响。如此，本发明便提供了一种动态随机存取记忆装置内的记忆胞的检测方法，如图3的流程图所示。此检测方法起始于步骤SI，提供具有电容形成于其内以及晶体管形成于其上的半导体基板，其中此晶体管电性连结于此电容。在一实施例中，此半导体基板例如为图1-2所示的半导体基板100，而此电容则例如图1-2所示的数个电容C，而此晶体管例如为如图1-2所示的电性连结于电容C的晶体管150。此时，晶体管150的闸堆栈物G的整个顶面以及电容C的顶面的多数部分为露出的。接着，在步骤S2中，提供如电子显微镜的光学量测系统(未显示)，藉以检测电容C的顶面的尺寸以及形成于半导体基板100内的电容C与其电性相连的晶体管150间的间距，进而得到第一量测值与第二量测值。在一实施例中，此第一量测值代表了电容C的顶面的宽度尺寸，为如图1内的电容C的相对较小的宽度W1，而此第二量测值代表了电容C与其电性相连的晶体管150间的间距P1，其定义为电容C沟槽102的外侧边与其电性相连的晶体管150的闸堆栈物G的一侧间的间距，如图1-2所示。接着，在步骤S3中，接着比较此第一量测值与此第二量测值及电容C与晶体管150的设计规格，藉以判定包括此电容C与此晶体管150的记忆胞是否符合电容C与晶体管150的设计规格。当此第一量测值与此第二量测值符合电容C与该晶体管150的设计规格时，则接着标记包括此电容C与此晶体管150的此记忆胞为有效记忆胞,如步骤S5所示。而当此第一量测值与此第二量测值未能符合此电容与此晶体管的设计规格时，则标记包括此电容C与此晶体管150的此记忆胞为无效记忆胞,如步骤S4所示。在一实施例中，前述的设计规格为形成电容C与晶体管150时的微影制程的设计规格，例如为关于图案化电容C的沟槽及晶体管150的闸堆栈物G时的设计规格。通过前述检测方法，便可在形成记忆胞的电容C与晶体管150后及后续内连接触物与位线的形成前，达成动态随机存取记忆装置的记忆胞功能的实时检测。图4为俯视示意图，显示了依据本发明另一实施例的动态随机存取记忆装置的记忆胞数组内的布局情形。在此实施例中，图4所示的布局情形相似于如图1所示的布局情形，但由于记忆胞电容C的较小宽度W2以及电容C及与电性相连的晶体管150间的间距P2并不符合电容C与晶体管150的设计规格，故其记忆胞经检测后判定为无效记忆胞。上述问题是因为电容内的沟槽变形和/或电容C与晶体管150的闸堆栈物间的误对准情形，进而使得包括如图4所示的记忆胞内如漏电流的电性表现为有问题的。图5显示了沿图4内线段5-5的剖面情形，显示了电容C与其电性相连的晶体管150的闸堆栈物之间的误对准情形，进而使得电容C的沟槽102的外侧边与其电性相连的晶体管150的闸堆栈物G的一侧间的间距P2小于如图2所示的电容C的沟槽102的外侧边与其电性相连的晶体管150的闸堆栈物G的一侧的间距P1。虽然本发明已公开了上述较佳实施例，但是本发明并不限于此，本领域技术人员应当理解，在不脱离本发明的精神和范围内，可作些许的更动与润饰，因此本发明的保护范围应当以权利要求书限定的范围为准。
权利要求
1.一种记忆胞的检测方法，其特征在于，包括 提供半导体基板，所述半导体基板具有形成于其内的电容以及形成于其上的晶体管，所述晶体管电性连结于所述电容； 通过光学量测系统以检测所述电容的顶面的尺寸及所述电容与电性连结于所述电容的所述晶体管间的间距，进而得到第一量测值与第二量测值；以及 比较所述第一量测值及所述第二量测值与所述电容与所述晶体管的设计规格，以判定包括所述电容与所述晶体管的记忆胞的功能。
2.根据权利要求1所述的记忆胞的检测方法，其特征在于所述电容为深沟槽电容。
3.根据权利要求1所述的记忆胞的检测方法，其特征在于所述电容的所述顶面的所述尺寸为所述电容相对较小的尺寸。
4.根据权利要求1所述的记忆胞的检测方法，其特征在于所述电容与电性连结于所述电容的所述晶体管间的所述间距为介于所述电容的沟槽的外侧边与电性连结于所述电容的所述晶体管的一侧的间距。
5.根据权利要求1所述的记忆胞的检测方法，其特征在于所述光学量测系统为电子显微镜。
6.根据权利要求1所述的记忆胞的检测方法，其特征在于所述设计规格为形成所述电容与所述晶体管时的微影制程的设计规格。
7.根据权利要求1所述的记忆胞的检测方法，还包括 当所述第一量测值与所述第二量测值不符合所述电容与所述晶体管的所述设计规格时，标记包括所述电容与所述晶体管的所述记忆胞为无效记忆胞。
8.根据权利要求1所述的记忆胞的检测方法，还包括 当所述第一量测值与所述第二量测值符合所述电容与所述晶体管的所述设计规格时，标记包括所述电容与所述晶体管的所述记忆胞为有效记忆胞。
9.根据权利要求1所述的记忆胞的检测方法，其特征在于当所述光学量测系统在施行所述检测时，所述晶体管的闸堆栈物的整个顶面及所述电容的所述顶面的主要部份为露出的，且在其上未形成有额外膜层。
10.根据权利要求1所述的记忆胞的检测方法，其特征在于所述半导体基板为硅基板。
11.根据权利要求7所述的记忆胞的检测方法，其特征在于所述第一量测值是由于所述电容的沟槽变形而造成所述不符规格情形。
12.根据权利要求7所述的记忆胞的检测方法，其特征在于所述第二量测值是由于所述电容与所述晶体管的闸堆栈物间的误对准情形而造成所述不符规格情形。
全文摘要
一种记忆胞的检测方法，包括提供半导体基板，该半导体基板具有形成于其内的电容以及形成于其上的晶体管，其中该晶体管电性连结于该电容；通过光学量测系统以检测该电容的顶面的尺寸及该电容与电性连结于该电容的该晶体管间的间距，进而得到第一量测值与第二量测值；以及比较该第一量测值及该第二量测值与该电容与该晶体管的设计规格，以判定包括该电容与该晶体管的记忆胞的功能。
文档编号G11C29/08GK103065688SQ20111039503
公开日2013年4月24日 申请日期2011年11月28日 优先权日2011年10月19日
发明者蔡子敬, 陈逸男, 刘献文 申请人:南亚科技股份有限公司